JP2000294612A - チップレイアウト生成方法およびその装置 - Google Patents

Abstract

(57)【要約】 【課題】バッドマークや傷が付された半導体基板であっ
ても、パターン形成時の所望パターンをもつチップ配列
のチップレイアウトを確実に生成することができる。 【解決手段】良品チップのパターンの画像を基準として
良品チップのパターンマッチング結果を取得し、良品チ
ップのパターンの画像を基準としてＴＥＧのパターンマ
ッチング結果を取得し、この結果から良品チップおよび
バッドマークが付された不良チップと、ＴＥＧとを分別
する閾値を設定し、ウェハ１１上の各チップに対してパ
ターンマッチングを行い、その結果と閾値とから、各チ
ップが良品チップおよび不良チップの場合のみ所望のパ
ターンを有するチップと判定し、この判定結果を用いて
チップレイアウトを生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、パターン形成が
行われた半導体基板上のチップ配列のチップレイアウト
を生成するチップレイアウト生成方法およびその装置に
関する。

【０００２】

【従来の技術】半導体ＩＣ製造の後工程でＩＣをピック
アップ、ハンドリングするために値ぷ配列中のどのチッ
プが製品で、どのチップが製品でないかを正確に把握す
る必要がある。そこで、ウェハ等の半導体基板上にパタ
ーン、すなわちチップがどのような配列で形成されてい
るかを示すチップレイアウトが必要であり、従来では、
作業者が実際の半導体基板上のパターン配列に基づい
て、チップレイアウトの情報を手作業で入力していた。

【０００３】このような手作業によるチップレイアウト
の生成は、作業能率が悪いという問題点に加えて手入力
ミスが発生するという問題点があったので、広範囲の視
野をもつ撮像光学系を用い、半導体基板の全面を走査し
てパターンの有無を自動認識させることによってチップ
レイアウトを生成するものがある。

【０００４】また、このパターンの有無の自動認識では
全てのパターンを認識させるため、半導体基板全面の認
識処理が完了するまでの時間がかかるため、半導体基板
の外形とチップサイズとの関係からパターン配列の外側
のみを効率的に認識する簡易な方法によって短時間でチ
ップレイアウトを生成することができるものもある（特
開平１０−２８８５０３号公報および特開平７−２６３
４９９号公報参照）。

【０００５】

【発明が解決しようとする課題】しかしながら、ウェハ
の全体を走査してチップレイアウトを生成する従来の方
法では、所望パターンを用いて全面スキャンを行うので
チップレイアウト生成までに時間がかかるという問題点
があった。

【０００６】また、半導体基板の外形とチップサイズと
の関係からチップレイアウトを生成する従来のチップレ
イアウト生成方法は、チップ配列上の限定された周辺箇
所のチップを認識するようにしているので、このチップ
レイアウト生成方法も、チップ配列内に分散配置された
検査チップを除いた所望のパターンをもったチップ配列
のチップレイアウトを確実に生成することができないと
いう問題点があった。

【０００７】この検査チップがチップレイアウトに含ま
れると、この検査チップが常にその後の半導体製造プロ
セスにおける処理対象でないにもかかわらず、常に処理
対象とされることから、半導体製造プロセスを効率的に
行うことができないという問題点を生ずることにもな
る。

【０００８】なお、設計データを入手して、この設計デ
ータから検査チップの配置部分を除いたチップレイアウ
トを生成することも可能であるが、常に設計データを入
手できるとは限らない。

【０００９】さらに、個々のチップに対して画像認識を
行ってチップレイアウトを生成する場合、パターン形成
を行う前工程の最終段階では不良チップに対してバッド
マーキングが施されるため、このバッドマーキングが施
された半導体基板を用いてチップレイアウトを生成しよ
うとすると、個々の半導体基板によって異なるチップ位
置に施されるバッドマーキングを認識することによって
正確なチップレイアウトを生成することができない場合
が生ずるという問題点があった。

【００１０】なお、この場合、バッドマーキングが施さ
れる前の半導体基板（マスタウェハ）を用いることによ
って問題点を解消することができるが、パターン形成さ
れた半導体基板を購入していたり、パターン形成の前工
程とその後の後工程とが異なる場所で行われる場合等で
は、常にマスタウェハを用意できるとは限らず、このマ
スタウェハから正確なチップレイアウトを生成するのは
現実的ではない。

【００１１】そこで、本発明は、かかる問題点を除去
し、バッドマークや傷が付された半導体基板であって
も、パターン形成時の所望パターンをもつチップ配列の
チップレイアウトを確実に生成することができるチップ
レイアウト生成方法およびその装置を提供することを目
的とする。

【００１２】

【課題を解決するための手段および効果】この発明にか
かるチップレイアウト生成方法は、パターン形成が行わ
れた半導体基板上のチップ配列のチップレイアウトを生
成するチップレイアウト生成方法において、所望パター
ンの画像を基準として所望パターンが形成されたチップ
位置に対してパターン認識処理を行った第１処理値を算
出する第１算出工程と、前記所望パターンの画像を基準
として前記所望パターンと異なる他のパターンが形成さ
れたチップ位置に対してパターン認識処理を行った第２
処理値を算出する第２算出工程と、前記第１処理値と前
記第２処理値とを分別する閾値を設定する設定工程と、
前記半導体基板上の各チップ位置に対して前記所望パタ
ーンの画像を用いたパターン認識処理を行って前記閾値
を超えるチップ位置のチップ配列を求め、このチップ配
列をもとに前記所望パターンをもったチップ配列のチッ
プレイアウトを生成する生成工程と、を含むことを特徴
とする。

【００１３】この発明によれば、閾値を設定して、良品
チップあるいはバッドマークが付された不良チップに形
成された所望のパターンを有するチップと、検査回路
（ＴＥＧ）部の、所望のパターンと異なる他のパターン
を有するチップとをパターンマッチング等のパターン認
識処理によって確実に分別し、所望のパターンを有する
チップのみからチップレイアウトを生成し、ＴＥＧ等の
パターンをチップレイアウトから除外するようにしてい
るので、作業者の負担軽減および迅速化が図れることは
もちろん、不良チップを有する半導体基板を用いても確
実なチップレイアウトを生成することができるという作
用効果を有する。

【００１４】また、バッドマーク等が付された不良チッ
プもチップとして確実に分別されるので、マスタウェハ
を用いずとも、バッドマーキングが付いたウェハを用い
いて正確なチップレイアウトを生成することができると
いう作用効果を有する。

【００１５】さらに、ＴＥＧ等のチップを確実に除外す
ることができるので、設計データを用いる必要がないと
いう作用効果を有する。

【００１６】また、ＴＥＧ等のチップを確実に除外した
チップレイアウトを生成することができるので、このチ
ップレイアウトを用いて、ダイボンダ等の後工程の装置
の効率を向上させることができる。

【００１７】次の発明にかかるチップレイアウト生成装
置では、パターン形成が行われた半導体基板上のチップ
配列のチップレイアウトを生成するチップレイアウト生
成装置において、所望パターンの画像を基準としてチッ
プのパターン認識処理を行う処理手段と、所望パターン
が形成されたチップ位置に対する前記処理手段によるパ
ターン認識処理結果である第１処理値と該所望パターン
と異なる他のパターンが形成されたチップ位置に対する
前記処理手段によるパターン認識処理結果である第２処
理値とから前記所望パターンと前記他のパターンとを分
別する閾値を設定する設定手段と、前記半導体基板上の
各チップ位置に対して前記所望パターンの画像を用いた
パターン認識処理を行って前記閾値を超えるチップ位置
のチップ配列を求め、このチップ配列をもとに前記所望
パターンをもったチップ配列のチップレイアウトを生成
する生成手段と、を備えたことを特徴とする。

【００１８】この発明によれば、設定手段によって設定
された閾値を用いて、良品チップあるいはバッドマーク
が付された不良チップに形成された所望のパターンを有
するチップと、検査チップ（ＴＥＧ）等の、所望のパタ
ーンと異なる他のパターンを有するチップとをパターン
マッチング等のパターン認識処理によって確実に分別
し、所望のパターンを有するチップのみからチップレイ
アウトを生成し、ＴＥＧ等のパターンをチップレイアウ
トから除外するようにしているので、作業者の負担軽減
および迅速化が図れることはもちろん、不良チップを有
する半導体基板を用いても確実なチップレイアウトを生
成することができるという作用効果を有する。

【００１９】また、バッドマーク等が付された不良チッ
プもチップとして確実に分別されるので、マスタウェハ
を用いずとも、バッドマーキングが付いたウェハを用い
いて正確なチップレイアウトを生成することができると
いう作用効果を有する。

【００２０】さらに、ＴＥＧ等のチップを確実に除外す
ることができるので、設計データを用いる必要がないと
いう作用効果を有する。

【００２１】また、ＴＥＧ等のチップを確実に除外した
チップレイアウトを生成することができるので、このチ
ップレイアウトを用いて、後工程の装置の効率を向上さ
せることができる。

【００２２】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。図１は、この発明の実
施の形態であるチップレイアウト生成装置の構成を示す
図である。図１において、半導体基板としてのウェハ１
１は、ＸＹテーブル１２上に載置される。光源１３から
の照明光は、ハーフミラー１４で偏向され、レンズ１５
を介してウェハ１１に照射され、ウェハ１１からの反射
光は、レンズ１５、ハーフミラー１４を介してＣＣＤ等
の撮像素子１６に結像する。撮像素子１６からの画像信
号は、画像処理部３に出力される。

【００２３】制御部Ｃは、キーボード等によって実現さ
れる入力部１、液晶ディスプレイ等によって実現される
表示部２、画像処理部３、閾値処理部４、ＸＹテーブル
１２を駆動する駆動部５、チップレイアウト生成部６、
および各種のデータおよび生成されたチップレイアウト
を格納する格納部７を制御する。

【００２４】画像処理部３は、取得されたチップの画像
信号とチップ検出モデルとのパターンマッチング処理を
行う。閾値設定処理部４は、良品チップの基準パターン
（チップ検出モデル）と取得された良品チップのパター
ンとのパターンマッチング処理結果と、チップ検出モデ
ルとＴＥＧのパターンとのパターンマッチング処理結果
とから、良品チップおよび不良チップと、ＴＥＧとを確
実に分別し、ＴＥＧを確実に排除することができる閾値
を設定する。チップレイアウト生成部６は、画像処理部
３から送られる各チップのパターンマッチング処理結果
と、閾値設定処理部４によって設定された閾値とをもと
に、ウェハ１１上のチップが、チップ検出モデルに対応
したパターンを形成しているチップであるか否かを判断
し、この判断結果をもとにＴＥＧを除いたチップ配列の
チップレイアウトを生成する。

【００２５】ここで、図２を参照して、ウェハ１１上の
チップに形成されるパターンの一例について説明する。
ウェハ１１は、半導体製造プロセスの前工程によって各
チップにパターンが形成されることになる。そして、こ
の前工程のウェハ検査工程において、プローバを用いた
電気的な検査が行われ、正常動作しないチップに対して
はバッドマークと呼ばれる印が印刷され、あるいは傷が
つけられる。このバッドマークは、チップ上の所定位置
に印刷されるのが通常である。上述した良品チップと
は、このバッドマークが印刷されていなか、傷が付けら
れていないないチップのことをいい、不良チップとは、
このバッドマークが印刷されているか、傷かつけられた
チップのことをいう。また、ＴＥＧとは、上述したよう
に、検査チップで、半導体製造プロセスがウェハ１１上
の配置位置によって違った特性となっているかを検査す
るための回路を有したブロックであり、ウェハ１１上の
所定位置に分散配置され、良品チップとは異なるパター
ンを有することになる。図２において、ＴＥＧは、ウェ
ハ１１上に５つ分散配置されている。一方、不良チップ
は、ウェハ１１上に１３個存在するが、その個数と配置
は、製造された各ウェハ毎に異なるのは言うまでもな
い。

【００２６】ここで、上述したパターンマッチングにつ
いて説明すると、パターンマッチングとは、参照画像
（モデル画像）と対象画像の類似度を評価するための一
手法であり、評価関数としては、相関係数が良く用いら
れる。参照画像の各画素の明度値をＭｉｊ、対象画像の
各画素の明度値をＩｉｊとすれば、両画像間の相関係数
ｒは、次のように表せる。

【００２７】 ここで、ｉおよびｊは、画像内での画素のｘ座標および
ｙ座標を示し、Ｎは、画像内の全画素数（画像の幅、高
さをそれぞれｗ、ｈとするとＮ＝ｗ×ｈ）を表す。

【００２８】対象画像がモデル画像に類似しているほ
ど、この相関係数ｒの値は大きくなり、全く同一の画像
の場合に最大値１．０をとる。

【００２９】例えば、図３（ａ）に示すように、任意の
良品チップを予めモデル画像として登録し、各チップ位
置でパターンマッチングを実行すると、照明や回路パタ
ーンの仔細なゆらぎにともなう見え方の変化があって
も、各良品チップの位置では高い類似度、例えば相関係
数０．８以上が得られる（図３（ｂ）参照）。バッドマ
ークが打たれていると、局所的にパターンが異なるの
で、やや低い類似度、例えば相関係数０．６程度になる
（図３（ｃ）参照）。ＴＥＧチップの場合、一般的に良
品チップとは全く異なる回路パターンであるので、類似
度は極めて低い、例えば相関係数０．１となる（図３
（ｄ）参照）。この場合、良品チップとみなすための相
関係数の閾値を、例えば０．３に設定してチップレイア
ウトを生成することができる。

【００３０】次に、図４および図５のフローチャートを
参照してチップレイアウト生成処理手順について説明す
る。

【００３１】図４は、チップレイアウト生成処理手順の
全体フローチャートを示している。図４において、ま
ず、良品チップをチップ検出モデルとして、良品チップ
のパターンマッチング処理を画像処理部３に行わせる
（ステップＳ１）。このチップ検出モデルは、ウェハ１
１上のチップから良品チップを目視で選択し、この良品
チップの画像をそのまま用いる。なお、良品チップの画
像をそのまま用いなくてもよい。例えば、この良品チッ
プの特徴強調数値モデル等を用いることができる。次
に、このチップ検出モデルとＴＥＧとのパターンマッチ
ング処理を画像処理部３に行わせる（ステップＳ２）。
その後、ステップＳ１によるパターンマッチング処理結
果とステップＳ２によるパターンマッチング処理結果と
から、良品チップとＴＥＧとを確実に分別できるパター
ンマッチング処理結果の閾値を決定し、この決定した閾
値を設定する（ステップＳ３）。この良品チップには、
不良チップも含まれるように閾値を設定する。すなわ
ち、不良チップは、上述したように、各ウェハによって
不良チップの生成位置および個数が異なるからであり、
他のウェハでは、不良チップの位置が良品チップの位置
となる場合が生じるからである。換言すれば、半導体製
造プロセスにおいて、良品チップのパターンが形成され
たチップとＴＥＧとを分別するための閾値である。

【００３２】その後、ウェハ上の全てのチップに対して
パターンマッチング処理を行わせ、ステップＳ３で設定
された閾値を用いて、良品チップおよび不良チップと、
ＴＥＧとを分別したチップレイアウトを取得するチップ
レイアウト取得処理を行うが、このチップレイアウト取
得処理は、図５に示すフローチャートに従って行われ
る。

【００３３】すなわち、図５において、まず、ウェハ１
１中心を含む視野で画像を取り込む（ステップＳ１
１）。その後、チップ検出モデルを用いてパターンマッ
チング処理を行い、ウェハ１１中心チップの位置を検出
する（ステップＳ１２）。なお、ＴＥＧがウェハ１１の
中心にある場合、その周囲に存在するチップの位置を検
出し、これら検出したチップ位置から内挿してＴＥＧの
中心位置を検出する。また、ウェハ１１中心チップであ
る必要はなく、チップレイアウト内で、任意の１チップ
ああるいは複数のチップの座標を決定できればよい。

【００３４】その後、検出した中心チップ位置のチップ
サイズをもとにウェハ１１上の各チップの座標を算出す
る（ステップＳ１３）。その後、さらに、ウェハ１１の
全面、すなわち全てのチップに対する処理が終了したか
否かを判断する（ステップＳ１４）。

【００３５】ウェハ１１の全面の処理が終了していない
場合（ステップＳ１３，ＮＯ）には、視野を移動して画
像を取り込み（ステップＳ１５）、各チップの座標位置
で、チップのパターンとチップ検出モデルとのパターン
マッチング処理を実行する（ステップＳ１６）。そし
て、パターンマッチング処理結果が閾値を超えたか否か
によって、良品チップまたは不良チップ（チップ）であ
るか否かを判断し、チップでない場合には、そのまま、
ステップＳ１４に移行し、チップである場合には、チッ
プの座標を記憶した（ステップＳ１８）後にステップＳ
１４に移行する。

【００３６】ステップＳ１４においてウェハ１１の全面
の処理が終了した場合、チップでないと判定されたもの
について、レイアウト外周に位置するものはレイアウト
パターン領域外、レイアウトの内側に位置するものはＴ
ＥＧと判定する（ステップＳ１９）。そして、この判定
結果をもとに最終的なチップレイアウトとして格納部７
のファイルに出力し（ステップＳ２０）、ステップＳ４
にリターンする。

【００３７】このようにして生成されたチップレイアウ
トは、例えば、図２（ａ）に示すウェハ１１に対して
は、図２（ｂ）に示すようなチップレイアウトとなる。
図２（ｂ）に示すチップレイアウトでは、ＴＥＧは、良
品チップまたは不良チップでないものとしている。これ
により、本来の所望パターンが形成されるチップ領域の
みのチップレイアウトが生成されることになる。

【００３８】この実施の形態によれば、パターンマッチ
ング処理によって自動的かつ正確なチップレイアウトを
生成することができる。なお、パターンマッチング処理
はパターン認識処理の一例であり、その他のパターン認
識処理を用いてもよいが、パターンマッチング処理は処
理時間が短いため、このチップレイアウトの生成には好
適である。

【００３９】また、バッドマーク等が付された不良チッ
プもチップとして確実に分別されるので、マスタウェハ
を用いずとも、バッドマーキングが付いたウェハを用い
いて正確なチップレイアウトを生成することができる。
さらに、ＴＥＧ等のチップを確実に除外することができ
るので、設計データを用いるまでもない。

【００４０】さらに、ＴＥＧ等のチップを確実に除外し
たチップレイアウトを生成することができるので、この
チップレイアウトを用いて、良品チップ数を正確に把握
することが可能になる。

【図面の簡単な説明】

【図１】この発明の実施の形態であるチップレイアウト
生成装置の構成を示す図である。

【図２】良品チップ、不良チップ、およびＴＥＧを有し
たウェハのチップレイアウト処理を説明する図である。

【図３】パターンマッチング処理を説明する図である。

【図４】チップレイアウト生成処理の全体フローチャー
トである。

【図５】チップレイアウト生成処理におけるチップレイ
アウト取得処理手順を示す詳細フローチャートである。

【符号の説明】

１…入力部 ２…表示部 ３…画像処理部 ４…閾値設
定処理部 ５…駆動部 ６…チップレイアウト生成部 ７…格納部
１１…ウェハ １２…ＸＹテーブル １３…光源 １４…ハーフミラー
１５…レンズ １６…撮像素子

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M106 AA01 BA20 CA39 DH01 DJ17 DJ18 DJ40 5B057 AA03 DA08 DB02 DC34 5F064 BB31 DD14 HH10 HH12 HH15

Claims (2)

【特許請求の範囲】
1. 【請求項１】 パターン形成が行われた半導体基板上の
   チップ配列のチップレイアウトを生成するチップレイア
   ウト生成方法において、 所望パターンの画像を基準として所望パターンが形成さ
   れたチップに対してパターン認識処理を行った第１処理
   値を算出する第１算出工程と、 前記所望パターンの画像を基準として前記所望パターン
   と異なる他のパターンが形成された位置に対してパター
   ン認識処理を行った第２処理値を算出する第２算出工程
   と、 前記第１処理値と前記第２処理値とを分別する閾値を設
   定する設定工程と、 前記半導体基板上の各チップ位置に対して前記所望パタ
   ーンの画像を用いたパターン認識処理を行って前記閾値
   を超えるチップ位置のチップ配列を求め、このチップ配
   列をもとに前記所望パターンをもったチップ配列のチッ
   プレイアウトを生成する生成工程と、 を含むことを特徴とするチップレイアウト生成方法。
2. 【請求項２】 パターン形成が行われた半導体基板上の
   チップ配列のチップレイアウトを生成するチップレイア
   ウト生成装置において、 所望パターンの画像を基準としてチップのパターン認識
   処理を行う処理手段と、 所望パターンが形成されたチップに対する前記処理手段
   によるパターン認識処理結果である第１処理値と該所望
   パターンと異なる他のパターンが形成された位置に対す
   る前記処理手段によるパターン認識処理結果である第２
   処理値とから前記所望パターンと前記他のパターンとを
   分別する閾値を設定する設定手段と、 前記半導体基板上の各チップ位置に対して前記所望パタ
   ーンの画像を用いたパターン認識処理を行って前記閾値
   を超えるチップ位置のチップ配列を求め、このチップ配
   列をもとに前記所望パターンをもったチップ配列のチッ
   プレイアウトを生成する生成手段と、 を備えたことを特徴とするチップレイアウト生成装置。