JP2976550B2 - パターン欠陥検出方法 - Google Patents

パターン欠陥検出方法

Info

Publication number
JP2976550B2
JP2976550B2 JP3041605A JP4160591A JP2976550B2 JP 2976550 B2 JP2976550 B2 JP 2976550B2 JP 3041605 A JP3041605 A JP 3041605A JP 4160591 A JP4160591 A JP 4160591A JP 2976550 B2 JP2976550 B2 JP 2976550B2
Authority
JP
Japan
Prior art keywords
cell
pattern
comparison
chip
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3041605A
Other languages
English (en)
Other versions
JPH04279041A (ja
Inventor
高志 広井
仁志 窪田
俊二 前田
坦 牧平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3041605A priority Critical patent/JP2976550B2/ja
Publication of JPH04279041A publication Critical patent/JPH04279041A/ja
Application granted granted Critical
Publication of JP2976550B2 publication Critical patent/JP2976550B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えばLSIウエハや
TFTなどのパターンの欠陥を比較検出する際の比較対
象の選択方法に関する。
【0002】
【従来の技術】従来の方法は、特開昭57−19637
7号公報に記載のように、パターンを検出する手段と同
一であるはずのパターン同士を比較する手段によってパ
ターンの欠陥を検出するようになっていた。
【0003】即ち、検出対象は、図2に示すように、メ
モリ用LSIなどの半導体ウエハのパターンや、TFT
(Thin Film Transister)のパターンや、プリント配線板
のパターンや、セラミック基板のパターンや、それらを
製造する工程で用いるマスクやレチクルなどのパターン
である。ここでは一例として半導体ウエハのパターンに
ついて説明するが、他のパターンに対しても同じ事が成
り立つ。半導体ウエハのパターンは最終的に切り離され
て個別製品となるチップが数十個一枚のウエハに載って
いて、それらは互いに同じパターンを持っているチップ
内はメモリセル部分などのように一定の周期で繰り返し
性を持った部分と周辺回路などのように周期性の乏しい
部分がある。(ここでセルとは、一つの機能チップの中
で繰返しパターンを持つ部分のこと)このようなパター
ンの欠陥を検出する原理を図2を用いて説明する。即
ち、各チップが全く同一のパターンを持っており、また
は各セルが一定の周期で繰り返し性を持っている事に着
目し、パターンを検出して記憶しておき、それと同一で
あるはずの別のチップのパターンを次に検出して比較す
る。いずれのパターンにも欠陥が存在しない場合にはパ
ターンの差はほとんど生じないが、いずれかのパターン
に欠陥が存在する場合には欠陥部分でパターンに差を生
じるため、パターンの比較により差を生じる場所を検出
することによりパターン欠陥を検出することができる。
【0004】このとき、比較して差があればいずれかの
パターンに欠陥があると言えるが、いずれのパターンに
欠陥があるかを判別することはできない。
【0005】なお、以降の説明では検出したパターンと
別のチップのパターンを検出して比較する場合の比較方
法を二チップ比較方式と呼び、検出したパターンと別の
セルのパターンを検出して比較する場合の比較方法を二
セル比較方式と呼ぶ。
【0006】
【発明が解決しようとする課題】一般に、二セル比較は
二チップ比較と比べて正常部誤差が小さいため欠陥部と
正常部の弁別は容易である。このことを図3を用いて説
明する。図は検出したパターンの任意の線上の検出信号
波形を示したものである。即ち、二セル比較は同一チッ
プ内で、しかも、近接した位置のものと比較するため正
常部の各種誤差要因は小さいため、二セル比較では二チ
ップ比較と比べて正常部検出信号誤差は小さい。これに
対して欠陥部の検出信号差は二セル比較と二チップ比較
で同一であると考えられる。これらにより、検出信号差
を二値化して正常部と欠陥部を弁別する比較方式をとっ
た場合の閾値余裕ΔVは二チップ比較より二セル比較の
方が大きく、弁別は容易となる。
【0007】さて、以降の説明のために、ウエハのパタ
ーンを比較方式の観点で二つに分類する。即ち、第一の
分類はメモリセルが決められたピッチで周期的に配列し
ており、二セル比較可能部と名づける。また、第二の分
類は周辺回路で周期性に乏しく二チップ比較しかできな
い部分で二セル比較可能部と名づける。
【0008】上記従来技術には次の比較方式のいずれか
を用いている。すなわち、第一の方式は二チップ比較の
みでウエハ全面の欠陥検出を行なう。第二の方式は二セ
ル比較可能部の座標を指定して、二セル比較可能部では
二セル比較不可能部では二チップ比較を行なう。
【0009】そして、第一の方法は二セル比較可能部に
おいて二チップ比較を行なっているため閾値余裕が少な
く、第二の方式はウエハ毎に異なる二セル比較可能部の
座標を予め指定しておく必要があり、多大な工数が必要
である点に関する考慮がかけていた。
【0010】本発明の目的は二セル比較と二チップ比較
を座標の指定無しで自動的に切り替える方式を提供する
ことにある。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、基板上に多数形成されたチップ内のパタ
ーンを検査する方法において、多数形成されたチップの
うち一個または複数個のチップを撮像し、この撮像して
得たチップ内の繰り返しパターンの画像を相互に比較す
るセル比較を行ってパターン差を抽出し、この抽出した
パターンの画像の差があらかじめ設定した基準値よりも
小さければセル比較可能部、パターンの画像の差があら
かじめ設定した基準値よりも大きければセル比較不可能
部として設定し、多数形成されたチップに対して設定さ
れたセル比較可能部ではセル比較を行い、設定されたセ
ル比較不可能部では複数のチップ間で対応するパターン
同士を比較するチップ比較を行ってパターンの欠陥を検
出するパターン欠陥検出方法とした。
【0012】即ち、パターン欠陥検査法方は、図4に示
すように、ウェハのパターンをセル比較で検査する前検
査機能1、およびセル比較での検査結果を元にセル比較
可能部とセル比較不可能部を判断し、記憶しておく判断
機能2、及び判断機能2よりの指示でセル比較とチップ
比較とを切り替えて検査する欠陥検査機能3よりなる。
【0013】
【作用】まず、欠陥検査機能1で1個又は複数個のチッ
プをセル比較で前検査してパターンの差を抽出し、判断
機能2で欠陥判定の結果より、例えば、一定のサイズよ
り大きい差異が一つでもあればパターン差があると判断
し、一つも無ければパターン差がないと判断し、パター
ン差がある場合はセル比較不可能部、パターン差がない
場合はセル比較可能部と判断する。
【0014】次に、欠陥検査機能3で実際の検査を行
う。検査を行うチップと前検査機能で検査した特定のチ
ップの対応する座標は同一のパターンを持ち、二セル比
較が可能であるか不可能であるかは同一である。このこ
とより、実際の検査では特定のチップの対応する座標が
二セル比較可能部であれば二セル比較を行い、二セル比
較不可能部であれば二チップ比較を行う。これにより二
セル比較と二チップ比較を座標の指定無しで自動的に切
り替えることができる。
【0015】
【実施例】以下、本発明の第一の実施例を図1により説
明する。本実施例ではLSIウエハのパターンを例に説
明するが、TFTなどのパターンにも適用することがで
きる。図1はLSIウエハのパターン検査装置(以下の
説明では単に検査装置と呼ぶ)の構成図である。検査装
置はウエハ4を走査するXYステージ5とウエハを照明
する光源6と照明光学系7と照明されたウエハの光学像
を検出する対物レンズ8と一次元イメージセンサ9より
なる検出部、及び、一次元イメージセンサ9の信号をデ
ジタル化して記憶するためのA/D変換機10と画像メ
モリ部11よりなる画像入力部12、及び画像入力部に
入力された検出画像13と二チップ比較すべき座標の二
チップ比較用画像14を画像メモリ部11より取り出す
二チップ画像取り出し部15,二セル比較用画像を画像
メモリ部11より取り出す二チップ画像取り出し部1
5,二セル比較用画像を画像メモリ部11より取り出す
二セル比較用画像取出部17,二チップ比較用画像14
と二セル比較用画像16を切り替えて比較画像18を出
力する画像選択部19,検出画像13と比較画像18の
パターン差を抽出して欠陥判定する欠陥判定部20より
なる画像処理部21、及びXYステージ5の制御、画像
処理部21より出力されるパターン差や欠陥情報の記憶
や表示と全体シーケンスの管理を行う全体制御部22よ
りなる。
【0016】装置の各部は以下のように動作してパター
ン欠陥を検出する。即ち、全体制御部22よりの指令で
各部のイニシャライズ後、以下の動作を繰り返して検査
する。XYステージ5を特定のチップに移動し、画像選
択部19を二セル比較用画像を取り出すように設定し、
欠陥判定部20には前検査用のパラメータを設定してお
く。XYステージの走査に同期して、光源6で照明され
たウエハ4のパターンを対物レンズ8を介して一次元イ
メージセンサ9で光電変換することにより二次元のパタ
ーンを検出し、A/D変換機11でデジタル化した二次
元の検出画像13とし、得られた検出画像は画像メモリ
部11に記憶する。
【0017】二チップ画像取り出し部15は図5に示し
たウエハの斜視図のように二チップ比較すべき座標と検
出画像の差がチップのピッチと等しいことに着目して画
像メモリ部11の特定のアドレスを参照することにより
二チップ比較用画像を取り出す。また、二セル画像取り
出し部17は、図5に示したように、二セル比較すべき
座標と検出画像の差がセルのピッチと等しい事に着目し
て画像メモリ部11の特定のアドレスを参照することに
より二セル比較用画像を取り出す。
【0018】画像選択部19は比較画像18に二セル比
較用画像14を取り出し、検出画像13と比較画像18
より欠陥判定部20でブロック単位で、順次、パターン
差を抽出する。全体制御部22はブロックの中に一定の
大きさ以上のパターン差があればそのブロックは二セル
比較不可能部と判断し、そうでなければ二セル比較可能
部と判断し、この情報を記憶しておく。
【0019】このことを図6の実際の実験結果で説明す
る。図6は検出画像13と比較画像18(二セル比較用
画像14)とそれらの比較結果(黒で差の無い場所、白
で差のある場所)を示したもので、(a)にメモリセル繰
り返し部(二セル比較可能部)と(b)に周辺回路(二セ
ル比較不可能部)の場合を示している。(a)のメモリセ
ル繰り返し部では検出画像と比較画像は同じで比較結果
は全面で差が無い。これに対し、(b)の周辺回路では検
出画像と比較画像は異なっており、比較結果には大きな
差がある。この差の有無を用いて二セル比較可能部であ
るか二セル比較不可能部であるかを判断する。
【0020】次に、全体制御部22よりの指令で実際の
検査をするチップにXYステージ5を移動してXYステ
ージを走査して検査を行う。検査しているブロックと記
憶しておいた対応するブロックの二セル比較可能部であ
るか二セル比較不可能部であるかの情報を、順次、読み
だす。二セル比較可能部の場合は、画像選択部19を二
セル比較用画像を取り出すように設定し、欠陥判定部2
0に二セル比較に最適なパラメータを設定する。また、
二セル比較不可能部の場合は、画像選択部19を二チッ
プ比較用画像を取り出すように設定し、欠陥判定部20
に二チップ比較に最適なパラメータを設定して検査す
る。これにより二セル比較可能部では二セル比較用画像
と検出画像に対して二セル比較に最適なパラメータで検
査でき、二セル比較不可能部では二チップ比較用画像と
検出画像に対して二チップ比較に最適なパラメータで検
査できる。
【0021】本発明によれば二セル比較可能部と二セル
比較不可能部でそれぞれ二セル比較と二チップ比較とを
最適なパラメータで行うことができる。
【0022】本発明の第一の変形は一次元イメージセン
サ9とXYステージ5の走査により二次元パターンを検
出する代りにTVカメラとXYステージ5のステップ&
リピートで二次元パターンを検出する。本変形によれ
ば、ステージの走査がないため必要な場所だけ検査でき
る特徴がある。
【0023】本発明の第二の変形は、特定の一チップの
みで前検査を行うのではなく、複数のチップを前検査
し、ブロック中に一定の大きさのパターンの差異がある
チップが一定個数以上ある場合を二セル比較不可能部と
する。本変形によれば、複数チップのデータを用いてい
るのでより正確に二セル比較可能部と二セル比較不可能
部の判定ができる。
【0024】本発明の第三の変形は前検査するときは判
定のパラメータを通常の検査の場合より緩く設定してお
き、大きなパターン差しか検出しないようにする。本変
形によれば、パターン欠陥が前検査の二セル比較可能部
にあったときより大きいパターン欠陥であっても二セル
比較可能部であると判断できる可能性が高い特徴があ
る。
【0025】次に、本発明の第二の実施例を図7により
説明する。図7はLSIウエハのパターン検査装置の構
成図である。検査装置はウエハ4を走査するXYステー
ジ5とウエハを照明する光源6と照明光学系7と照明さ
れたウエハの光学像を検出する対物レンズ8と一次元イ
メージセンサ9よりなる検出部、及び、一次元イメージ
センサ9の信号をデジタル化して二チップ比較用と二セ
ル比較用の画像を記憶するためのA/D変換器10と二
チップ比較用画像メモリ部23と二セル比較用画像メモ
リ部24よりなる画像入力部12、及び二チップ比較用
画像メモリ部23よりの二チップ比較用画像14と二セル
比較用画像メモリ部24よりの二セル比較用画像16を
選択して比較画像18を出力する画像選択部19と検出
画像13と比較画像18のパターン差を抽出して欠陥判
定する欠陥判定部20よりなる画像処理部21、及びX
Yステージ5の制御,画像処理部21より出力されるパ
ターン差や欠陥情報の記憶や表示と全体シーケンスの管
理を行う全体制御部22よりなる。
【0026】装置の各部は以下のように動作してパター
ン欠陥を検出する。即ち、全体制御部22よりの指令で
各部のイニシャライズ後、図8に示す順番で以下の動作
を繰り返して検査する。図8はウエハの平面図で検査す
る順番を説明する。ウエハの端より順番に往復走査しな
がら、しかも、なるべく同一のパターンを連続して検査
する。
【0027】XYステージ5を最初のチップに移動し、
画像選択部19を二セル比較用画像を取り出すように設
定し、欠陥判定部20には前検査用のパラメータを設定
しておく。XYステージの走査に同期して、光源6で照
明されたウエハ4のパターンを対物レンズ8を介して一
次元イメージセンサ9で光電変換することにより二次元
のパターンを検出し、A/D変換機11でデジタル化し
た二次元の検出画像13とし、得られた検出画像は二チ
ップ比較用画像メモリ部23と二セル比較用画像メモリ
部24に記憶する。画像選択部19は比較画像18に二
セル比較用画像14を取り出し、検出画像13と比較画像
18より欠陥判定部20でブロック単位で順次パターン
差を抽出する。全体制御部22はブロックの中に一定の
大きさ以上のパターン差があればそのブロックは二セル
比較不可能部と判断し、そうでなければ二セル比較可能
部と判断し、この情報を記憶しておく。
【0028】続いて次のチップにXYステージ5を移動
して検査を行う。検査しているブロックと記憶しておい
た対応するブロックの二セル比較可能部であるか二セル
比較不可能部であるかの情報を順次読みだす。二セル比
較可能部の場合は画像選択部19を二セル比較用画像を
取り出すように設定し、欠陥判定部20に二セル比較に
最適なパラメータを設定する。また、二セル比較不可能
部の場合は画像選択部19を二チップ比較用画像を取り
出すように設定し、欠陥判定部20に二チップ比較に最
適なパラメータを設定して検査する。これにより二セル
比較可能部では二セル比較用画像と検出画像に対して二
セル比較に最適なパラメータで検査でき、二セル比較不
可能部では二チップ比較用画像と検出画像に対して二チ
ップ比較に最適なパラメータで検査できる。
【0029】本発明によれば効率よく検査できる特徴が
ある。即ち、二チップ比較をする場合は二チップ比較用
画像メモリ23に一つ前のチップのパターンが入ってい
る必要がある。しかし、いちばん最初のチップでは一つ
前がないため検査できない。この検査ができないチップ
を利用して二セル比較可能部であるか二セル比較不可能
部であるかを判定しているため、必要最低限のXYテー
ブルの走査で検査を完了することができる。
【0030】本実施例の変形として全体制御部でパター
ン差を元に二セル比較可能部であるか二セル比較不可能
部であるかを判断する場合に次の基準を用いる。
【0031】1)パターン差の面積が高い閾値より大き
ければ無条件に二セル比較不可能部 2)パターン差の面積が低い閾値より小さければ無条件
に二セル比較可能部 3)1)でも2)でもない場合は前後もブロックが両方
とも二セル比較可能部の場合は二セル比較可能部、そう
でない場合は二セル比較不可能部 本変形例によれば、前後の状況を考慮しているので判定
の信頼性が高い特徴がある。
【0032】本実施例の変形として画像選択部19を無
くし、二セル比較専用と二チップ比較専用の欠陥判定部
20をそれぞれ一式持ち、それら二式の欠陥判定部より
の結果を全体制御部22で受け取り等価な処理を実現す
る。本変形によれば、既存の装置を改造する時には変更
点が最小となる特徴がある。
【0033】
【発明の効果】本発明によれば、二セル比較可能部の座
標を予め指定しておくことなく欠陥検出ができる。この
ため、ウエハ毎に設定する二セル比較可能部の座標指定
の工数が低減する。また、二セル比較可能部では二セル
比較,二セル比較不可能部では二チップ比較を行なうこ
とができる。このため、ウエハ毎に設定する二セル比較
可能部の座標指定の工数が低減する。
【図面の簡単な説明】
【図1】本発明の一実施例のブロック図。
【図2】一般的なパターン比較方式による欠陥検出方法
の原理説明図。
【図3】二セル比較と二チップ比較の時の検出波形とそ
の差波形を示した説明図。
【図4】本発明の解決手段の説明図。
【図5】検出対象のLSIウエハのパターン説明図。
【図6】二セル比較と二チップ比較の判断の実験結果の
説明図。
【図7】本発明の第二の実施例のブロック図。
【図8】図7の検査順を示したウエハの平面図。
【符号の説明】
1…前検査機能、2…判断機能、3…欠陥検査機能、4
…ウエハ、5…XYステージ、6…光源、7…照明光学
系、8…対物レンズ、9…一次元イメージセンサ、10
…A/D変換器、11…画像メモリ部、12…画像入力
部、13…検出画像、14…二チップ比較用画像、15
…二チップ画像取り出し部、16…二セル比較用画像、
17…二セル画像取出部、18…比較画像、19…画像
選択部、 20…欠陥判定部、21…画像処理部、22…全体制御
部、23…二チップ比較用画像メモリ、24…二セル比
較用画像メモリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 牧平 坦 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所生産技術研究所内 (58)調査した分野(Int.Cl.6,DB名) H01L 21/66

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】基板上に多数形成されたチップ内のパター
    ンを検査する方法であって、前記多数形成されたチップ
    のうち一個または複数個のチップを撮像し、該撮像して
    得た前記チップ内の繰り返しパターンの画像を相互に比
    較するセル比較を行ってパターン差を抽出し、該抽出し
    たパターンの画像の差があらかじめ設定した基準値より
    も小さければセル比較可能部、前記パターンの画像の差
    があらかじめ設定した基準値よりも大きければセル比較
    不可能部として設定し、前記多数形成されたチップに対
    して前記設定されたセル比較可能部ではセル比較を行
    い、前記設定されたセル比較不可能部では複数のチップ
    間で対応するパターン同士を比較するチップ比較を行っ
    てパターンの欠陥を検出することを特徴とするパターン
    欠陥検出方法。
  2. 【請求項2】前記パターンの画像の 差より前記セル比較
    可能部であるか前記セル比較不可能部であるかを決める
    ときはその着目場所以外の場所が前記セル比較可能部で
    あるか前記セル比較不可能部であるかを考慮することを
    特徴とする請求項1記載のパターン欠陥検出方法。
  3. 【請求項3】前記セル比較可能部とセル比較不可能部と
    を設定するために行う前記セル比較は、前記セル比較可
    能部とセル比較不可能部とを設定した状態で前記多数形
    成されたチップに対して行う前記セル比較に比べて、大
    きなパターンの差を検出することを特徴とする請求項1
    記載のパターン欠陥検出方法。
  4. 【請求項4】前記セル比較可能部とセル比較不可能部と
    を設定した状態で前記多数形成されたチップに対して行
    う前記セル比較と前記チップ比較とを、異なった基準値
    を用いて行うことを特徴とする請求項1記載のパターン
    欠陥検出方法。
  5. 【請求項5】基板上に多数形成されたチップ内のパター
    ンを検査する方法であって、前記多数形成されたチップ
    を順次検査するときに、第1番目のチップにおいて該チ
    ップ内の繰り返しパターンを相互に比較するセル比較を
    行ってパターン差を抽出して、該パターン差があらかじ
    め設定した基準値よりも大きければセル比較不可能部、
    前記パターン差があらかじめ設定した基準値よりも小さ
    ければセル比較可能部として設定し、第2番目以降のチ
    ップを検査するときに前記セル比較不可能部では複数の
    チップ間で対応するパターン同士を比較するチップ比
    較、前 記セル比較可能部ではセル比較を行うことを特徴
    とするパターン欠陥検出方法。
  6. 【請求項6】前記最初に検査するチップを前記セル比較
    で前検査するときは前記基準値を2番目以降のチップの
    検査の場合より緩く設定しておき、前記セル比較で大き
    なパターン差を検出することを特徴とする請求項5記載
    パターン欠陥検出方法。
  7. 【請求項7】2番目以降のチップを検査するときに、前
    記セル比較と前記チップ比較とを異なった基準値で検査
    することを特徴とする請求項5記載のパターン欠陥検出
    方法。
  8. 【請求項8】基板上に多数形成されたチップ内のパター
    ンを検査する方法であって、前記多数形成されたチップ
    を順次検査するときに、該チップ内の繰り返しパターン
    を相互に比較するセル比較と異なるチップ間で対応する
    パターン同士を比較するチップ比較とを、前記チップを
    撮像して得た画像情報を用いて切り替えることを特徴と
    するパターン欠陥検出方法 。
  9. 【請求項9】前記セル比較とチップ比較との切り替え
    を、座標の指定を行うことなく前記画像情報を用いて自
    動的に切り換えることを特徴とする請求項8記載のパタ
    ーン欠陥検出方法。
  10. 【請求項10】基板上に多数形成されたチップ内のパタ
    ーンを検査する方法であって、前記多数形成されたチッ
    プについて順次チップ内のパターンを撮像して画像信号
    を得、該画像信号を用いてチップ内の繰り返しパターン
    を相互に比較するセル比較と複数のチップ間で対応する
    パターン同士を比較するチップ比較とを行い、前記セル
    比較の結果からパターン差を抽出して、該パターン差が
    あらかじめ設定した基準値よりも小さければセル比較の
    データを用い、前記パターン差があらかじめ設定した基
    準値よりも大きければチップ比較のデータを用いて検査
    することを特徴とするパターン欠陥検出方法。
JP3041605A 1991-03-07 1991-03-07 パターン欠陥検出方法 Expired - Fee Related JP2976550B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3041605A JP2976550B2 (ja) 1991-03-07 1991-03-07 パターン欠陥検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3041605A JP2976550B2 (ja) 1991-03-07 1991-03-07 パターン欠陥検出方法

Publications (2)

Publication Number Publication Date
JPH04279041A JPH04279041A (ja) 1992-10-05
JP2976550B2 true JP2976550B2 (ja) 1999-11-10

Family

ID=12613002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3041605A Expired - Fee Related JP2976550B2 (ja) 1991-03-07 1991-03-07 パターン欠陥検出方法

Country Status (1)

Country Link
JP (1) JP2976550B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005274172A (ja) * 2004-03-23 2005-10-06 Hitachi High-Technologies Corp パターン検査方法及びその装置
US7113629B2 (en) 2001-04-11 2006-09-26 Dainippon Screen Mfg. Co., Ltd. Pattern inspecting apparatus and method
WO2012035852A1 (ja) * 2010-09-15 2012-03-22 株式会社日立ハイテクノロジーズ 欠陥検査方法及びその装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005001456A1 (ja) * 2003-06-30 2005-01-06 Tokyo Seimitsu Co., Ltd. パターン比較検査方法およびパターン比較検査装置
US20060171593A1 (en) 2005-02-01 2006-08-03 Hitachi High-Technologies Corporation Inspection apparatus for inspecting patterns of a substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7113629B2 (en) 2001-04-11 2006-09-26 Dainippon Screen Mfg. Co., Ltd. Pattern inspecting apparatus and method
JP2005274172A (ja) * 2004-03-23 2005-10-06 Hitachi High-Technologies Corp パターン検査方法及びその装置
JP4564768B2 (ja) * 2004-03-23 2010-10-20 株式会社日立ハイテクノロジーズ パターン検査方法及びその装置
WO2012035852A1 (ja) * 2010-09-15 2012-03-22 株式会社日立ハイテクノロジーズ 欠陥検査方法及びその装置

Also Published As

Publication number Publication date
JPH04279041A (ja) 1992-10-05

Similar Documents

Publication Publication Date Title
US6198529B1 (en) Automated inspection system for metallic surfaces
US4893346A (en) Apparatus for automatically inspecting objects and identifying or recognizing known and unknown portions thereof, including defects and the like, and method
KR930008773B1 (ko) 검사대상 패턴용 결함 검출방법 및 그 장치
JPS62269279A (ja) パタ−ン認識システム
JP3409670B2 (ja) 外観検査方法およびその装置
JP2000088563A (ja) 外観検査方法および外観検査装置
JP2976550B2 (ja) パターン欠陥検出方法
US20020021837A1 (en) ID recognition apparatus and ID recognition sorter system for semiconductor wafer
JP2822937B2 (ja) 半導体装置の製造システム及び欠陥検査方法
JPH01174948A (ja) 表面検査装置
JP2836835B2 (ja) 外観検査方法および装置
JP3047881B2 (ja) 半導体装置の製造システム及び半導体装置の製造方法
JPH03102846A (ja) パターン欠陥検出方法
JP3201396B2 (ja) 半導体デバイスの製造方法
JP3233205B2 (ja) 回路検査方法および装置
JPH05129397A (ja) 異物検出方法及び装置
JP3370315B2 (ja) パターン検査方法および装置
JP2000294466A (ja) チップマップ生成方法およびその装置
JP3271622B2 (ja) 半導体デバイスの製造方法
JP2000294612A (ja) チップレイアウト生成方法およびその装置
JP2005292048A (ja) 外観検査方法及び外観検査装置
JP2003057193A (ja) 異物検査装置
JP3198105B2 (ja) 自動外観検査装置
JP3479528B2 (ja) パターン検査方法および装置
JP2745763B2 (ja) 配線パターン検査装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070910

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees