JP2836835B2 - 外観検査方法および装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体ウエハ、フォトマスク、磁気ディス
ク、光ディスク等におけるパターンの欠陥検査、あるい
は異物検査等に適用して有効な技術に関する。

〔従来の技術〕

従来のこの種のパターン欠陥検査技術としては、第８
図〜第10図に示す方式のものが知られている。以下、こ
れらの従来技術を図面を基に説明する。

第８図は、いわゆる２眼２チップ比較方式と呼ばれる
ものであり、同図においてXYステージ１上に載置された
Ｚθステージ２上には被検査物体としての半導体ウエハ
３が載置されている。この半導体ウエハ３の上方には、
一対の対物レンズ５およびハーフミラー６を経て同じく
一対の１次元受光素子７が配置されている。上記ハーフ
ミラー６の側方にはハロゲンランプ等の照明光源４が配
置されており、この照明光源４からの照明光は、上記ハ
ーフミラー６で屈折されて対物レンズ５を経て半導体ウ
エハ３上に達した後、検出光として上記ハーフミラー６
を通過して１次元受光素子７に達する構造となってい
る。双方の１次元受光素子７で受光された検出光は検出
信号として各信号処理回路８を通じて信号比較回路９に
おいて比較され、パターンの比較が行われる。このと
き、双方の検出信号が不一致となりパターンに差異の生
じた場合にはいずれかのパターンに欠陥を生じているこ
とが判定できるものである。

第９図は、設計データ比較方式と呼ばれる技術であ
り、半導体ウエハ３より得られたパターンを、あらかじ
め設計データパターン発生回路10に記憶されていた設計
データと比較することによって半導体ウエハ３上のパタ
ーン欠陥を検出するものである。

なお、第９図において第８図と同じ符号を付したもの
は第８図の説明と同様の機能を有する機構である。

第10図は、TVカメラ13を用いたものである。該方式で
はTVカメラ13によって認識された画像データを一旦、TV
画像記憶回路11に記憶しておき、引き続いて、XYステー
ジ１の移動により半導体ウエハ３上の隣接されたチップ
領域を撮像し、この画像データを上記とは別のTV画像記
憶回路12に記憶し、両TV画像記憶回路11および12からの
画像データを信号比較回路９で比較することによって、
画像パターンの差異を検出し、パターン欠陥を判定する
ものである。

〔発明が解決しようとする課題〕

ところが、上記第８図〜第10図に示された従来技術で
は、下記のような難点のあることが本発明者によって明
らかにされた。

まず、第８図に示された２眼２チップ比較方式は、同
時に２つのチップ領域の比較が可能であるために、検査
効率が良好であるとされているが、半導体ウエハ３上に
おいて、２系統の独立した光学系の特性を揃えることが
難しく、比較的離れた位置にあるチップ領域同士を比較
する際に、各領域で検査条件を一致させることが困難で
あった。さらに、半導体ウエハ上に特性分布の微妙なば
らつき等を生じている場合には、精度の高いパターン比
較が困難であった。

第９図に示された方式では、あらかじめ膨大な設計デ
ータを用意しておく必要があり、かつこの設計データを
基に予想される基本パターンを作成しておかなくてはな
らず、検査の前段階における処理が増大し、現実的では
なかった。

第10図のTVカメラによる方式では、所定のチップ領域
上のパターンをTVカメラ13によって撮像した後、XYステ
ージ１を所定量だけ移動させてTVカメラ13が隣接するチ
ップ領域の直上となる位置で停止し、このチップ領域の
パターンを撮像するという処理を繰り返すために、XYス
テージの移動・停止が頻繁となり、検査に時間を費や
し、高速な検査処理が難しかった。

このような観点から、隣接するステップ領域の画像を
メモリ（記憶手段）内に順次記憶して比較する本出願人
による特開昭62−267649号公報に記載された技術なども
あるが、走査処理の効率化については充分に配慮されて
いるとはいえなかった。

本発明は、上記課題に着目してなされたものであり、
その目的は外観検査における検査効率を向上することの
できる技術を提供することにある。

本発明の上記ならびにその他の目得と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、概ね次のとおりである。

すなわち、本発明の外観検査方法は、被験物体上に行
列方向に繰返し配置された複数の同一パターンの領域
を、撮像手段を用いて行または列方向に順次走査しなが
ら、各領域の走査によって得られた検出信号を記憶手段
に書き込み、該書き込んだ先の領域の検査信号を読み出
して、後の領域の走査によって得られた検出信号と比較
する外観検査方法において、走査された先の領域が行方
向または列方向の走査の最終領域である場合には、次の
行または列の走査方向を該最終領域の走査方向とは逆と
し、かつ該次の行または列の走査の先頭領域を走査して
得られた検出信号と、前記記憶手段に書き込まれている
前記最終領域の検出信号を書き込み方向とは逆の方向に
読み出した検出信号とを比較するものである。

また、本発明の外観検査装置は、被検査物体上に行方
向および列方向に繰返し配置された複数の同一パターン
の領域を走査して撮像し先に得られた画像信号を後に得
られた画像信号と比較してパターンの差異を判定する外
観検査装置であって、前記被検査物体上を前記行方向ま
たは列方向に相対的に走査し前記行方向または列方向の
最終領域を走査した後に次の行または列を前記走査した
行方向または列方向とは逆の方向に走査することを順次
繰り返しながら前記被検査物体を撮像して順次前記被検
査物体の画像信号を得る撮像手段と、該撮像手段により
得た前記画像信号を順次記憶すると共に該記憶した画像
信号を前記記憶した順および逆の順に読み出し可能な記
憶手段と、前記先に得られて前記記憶手段に記憶された
画像信号が前記行方向または列方向の走査の最終領域で
ある場合には前記記憶手段に記憶された画像信号を前記
記憶した順とは逆の順に読み出して前記後に得られた前
記逆の方向に相対的に走査して得た画像信号と比較し、
前記先に得られて前記記憶手段に記憶された画像信号が
前記行方向または列方向の走査の最終領域でない場合に
は前記記憶手段に記憶した前記画像信号を前記記憶した
順に読み出して前記後に得られた画像信号と比較する比
較手段とを備えたものである。

〔作用〕

上記した手段によれば、撮像手段の走査に際して、一
つの行あるいは列の走査が完了した場合にも、記憶手段
より前の行または列の最終領域の検出信号を逆方向に読
み出すことによって、次の行または列の走査の先頭領域
は上記最終領域に最も近い領域とすることができるた
め、走査効率を高めることができ、外観検査の検査速度
を向上させることが可能となる。

また、上記撮像手段の走査を、被検査物体に対して連
続的に移動させることによって、上記検査速度をさらに
高めることができる。

〔実施例〕

第１図は本発明の一実施例である外観検査における走
査軌跡を示す説明図、第２図は本発明の一実施例である
外観検査装置を示すブロック構成図、第３図は本実施例
の画像記憶回路の信号処理系統を示すブロック図、第４
図は検査チップ上における領域分けの状態を示す説明
図、第５図は第１図に対応した従来技術における走査軌
跡を示す説明図、第６図は欠陥判定のための説明図、第
７図は被検査物体である半導体ウエハ上のチップ配列を
示す平面図である。

本実施例の外観検査装置は、第２図に示すようにXYス
テージ１上に載置されたＺθステージ２を有しており、
該Ｚθステージ２上に被検査物体としての半導体ウエハ
３が載置されている。この半導体ウエハ３の上方には、
対物レンズ５およびハーフミラー６を経て撮像手段（光
学的認識手段）としてのラインセンサ71が配置されてい
る。このようなラインセンサ71は、たとえば２相または
４相のクロックパルスで駆動される1024画素のCCD（Cha
rge Coupled Device）で構成されている。上記ハーフミ
ラー６の側方にはハロゲンランプ等の照明光源４が配置
されており、この照明光源４からの照明光は、上記ハー
フミラー６で屈折されて対物レンズ５を経て半導体ウエ
ハ３上に達した後、検出光として上記ハーフミラー６を
通過してラインセンサ71に達する構造となっている。

上記ラインセンサ71は信号処理回路８において２値化
あるいは多値化された画像信号に変換され画像記憶回路
14に入力された後、信号比較回路９に検出信号として出
力される。

上記画像記憶回路14は、第３図のブロック図で示すよ
うに入力画像レジスタ15、記憶手段としての画像メモリ
16、当該画像メモリ16に対してアドレスを与えるアドレ
ス発生回路17aおよび17b、読み出し（Read）および書込
み（Write）のタイミングを与えるタイミング発生回路1
8、および出力画像レジスタ19等で構成されている。

信号処理回路８から入力された画像信号は、一旦入力
画像レジスタ15に保持され、アドレス発生回路17aによ
って指示されたアドレスに基づいて画像メモリ16に書き
込まれる。

またこのようにして画像メモリ16に書き込まれた画像
信号（画像データ）は、アドレス発生回路17bによって
指示されたアドレスに基づいて読み出された後、出力画
像レジスタ19に保持される。

なお、上記に説明した書込み、読み出しのタイミング
およびアドレス発生回路17a,17bの制御はともにタイミ
ング発生回路18によって行われる。ここで、アドレス発
生回路17a,17bは、共に可逆のカウンタで構成されてお
り、後述の走査方向によって反転されるup/down信号に
より制御されるようになっている。

次に、上記画像メモリ16においてデータを可逆に読み
書きする必要性について説明する。

第４図に示すように半導体ウエブ３上にチップ（領
域）Ａ〜Ｃが配列されている場合、１行分の走査で画像
認識できるチップの縦方向の幅ｍはラインセンサ71の認
識可能な幅長によって制限される。したがってこのよう
なラインセンサ71を用いた場合には、チップＡ〜Ｃを走
査方向に短冊状の領域（分割領域）ａ〜ｈに分割して、
この領域ａ〜ｈ毎に走査することが効率的である。

これを実際の半導体ウエハ３上で行列方向に配列され
ているチップ上で走査した場合を示したものが第５図で
ある。同図では説明の簡略化のため６個分のチップのみ
を示している。上記走査を当該各チップＡ〜Ｆ上で行う
場合、まず下段のチップＡの領域ａを同図中右から左方
向にXYステージ１の移動によりラインセンサ71で走査し
た後、隣接するチップＢの領域ａを連続的に左方向に走
査し、このチップＢの領域ａから得られた検出信号Ｂ−
ａを先のチップＡの検出信号Ａ−ａと比較する。次に、
チップＣの領域ａを走査して得られた検出信号Ｃ−ａを
上記検出信号Ｂ−ａと比較する。このように順次隣接す
るチップ間の領域ａ同士のパターン比較を行う。

このようにして下段の行方向における各チップの全て
の領域ａの走査を完了した後、上段のチップＤ〜Ｆの走
査を行うことになるが、このときに下段の最終チップＣ
と上段の先頭チップＤとの比較を行う場合には、検出信
号の方向を一致させるために走査方向も同図中右から左
方向にする必要がある。そのために、XYステージ１を同
図中一点鎖線で示すように大きく移動させる必要があっ
た。したがって、半導体ウエハ３上に高密度で多数のチ
ップが配列されている場合には、装置の無駄な動作が多
くなり、効率的な外観検査に支障を来たしていた。

さらに、上記では下段から上段に走査行が移る際に、
半導体ウエハ３上で離れた位置にあるチップＣとチップ
Ｄとを比較することとなるため、半導体ウエハ３上にお
ける特性分布のばらつき状態によっては検出信号の比較
が困難となる場合もあった。すなわち、走査行が移る場
合にも近接したチップ間でのパターン比較を行うことが
要請されていた。

この点において、本実施例では前述のように画像メモ
リ16へのデータの読み書きがアドレス発生回路17a,17b
の制御によって正方向（書き込み方向と同方向）と、逆
方向（書き込み方向と逆方向）のいずれの方向へ読み出
しも可能となっているため、第１図に示すようなライン
センサ71の走査が可能である。すなわち、チップＣのａ
領域を走査した後（→）、上段の行に移る際には、
このチップＣの近接位置にあるチップＦを先頭チップと
して走査するものである（→）。このときチップＦ
の領域ａは同図中、右から左方向に走査される。これと
比較されるチップＣの検出信号Ｃ−ａは同図中、左から
右方向に走査されたものであるため、画像メモリ16から
検出信号Ｃ−ａは書き込み時とは逆法に読み出される。
これによってチップＦより得られた検出信号Ｆ−ａと上
記検出信号Ｃ−ａとの比較が可能となる。このようにし
て上段のチップＦ〜Ｄの全ての領域ａの走査を完了した
後（→）、再度下段の行に走査が移り、今度は領域
ｂの走査が各チップＡ〜Ｃ〜Ｆ〜Ｄについて一点鎖線で
示される順序で開始される（→→→）。

なお、走査のためのXYステージ１の移動は、必ずしも
等速である必要はなく、同図中の〜は検査のために
一定速度で移動した後、〜は高速移動を行い、〜
は一定速度移動、〜は高速移動、〜は一定速
度移動というように、ラインセンサ71による画像取り込
みを行わない走査範囲については高速移動させるように
してもよい。

次に、本実施例における欠陥判定の原理について第６
図によって説明する。

第６図におけるチップＢの領域ｃに欠陥Ｘがあるもの
と仮定する。まず、ラインセンサ71は先の領域であるチ
ップＡの領域ｃにおける走査をXYステージ１の移動によ
り行い、該ラインセンサ71で認識された領域ｃに関する
画像信号（検出信号Ａ−ｃ）は信号処理回路８において
２値化あるいは多値化されたデジタル信号として入力画
像レジスタ15を経て、アドレス発生回路17aによって指
示されたアドレスに基づいて画像メモリ16に書き込まれ
る。

続いて、ラインセンサ71が後の領域であるチップＢの
領域ｃを走査すると、この後に領域ｃに関する画像信号
（検出信号Ｂ−ｃ）は、信号処理回路８を経て信号比較
回路９および画像記憶回路14に出力される。このとき、
信号比較回路９では、先に画像メモリ16に書き込まれた
検出信号Ａ−ｃが読み出されている。この信号比較回路
９において検出信号Ａ−ｃと検出信号Ｂ−ｃとが比較さ
れる。このとき、第６図ではチップＢの領域ｃには欠陥
Ｘが存在しているため、検出信号Ａ−ｃと検出信号Ｂ−
ｃとは一致しないため、図示しない欠陥判定手段等にお
いて不一致の情報が記録される。具体的には図示しない
制御手段等においてフラグを立てる等してもよい。

続いて、上記と同様にして、チップＣの領域ｃが走査
されこれによって得られた検出信号Ｃ−ｃが上記検出信
号Ｂ−ｃと比較される。この場合にも本実施例では両信
号は不一致となるため、上記と同様に不一致の情報が記
録される。このようにして検出信号Ａ−c,B−c,C−ｃが
連続的に不一致となっている場合には、第２番目のチッ
プＢの領域ｃに欠陥Ｘのあることが検出される。なお、
上記のように連続的に不一致の情報が得られた場合に
は、不一致となった座標が各比較時毎に同一の位置にあ
るか否か等がさらに検出されて最終的にチップＢにおけ
るｃ領域の欠陥Ｘが判定される。

以上を半導体ウエハ３の全チップ領域について行った
場合に、その走査順を示したものが第７図である。同図
中チップ内に記載された番号は走査の順序を示してい
る。すなわち同図中、S1〜S26の順に全チップが検査さ
れる。ここで、最初のチップS1と最後のチップS26にお
いては比較対象となるチップが一個ずつ（S1はS2,S26は
S25）しか存在しないため、第６図で説明した欠陥判定
ができない。そして、当該ウエハ３における検査の開始
に先だって、まずチップS1に隣接するS2以外のチップ、
たとえばチップS9を走査しておき、最後のチップS26の
走査後にはチップS26に隣接するS25以外のチップ、たと
えばチップS18を走査すればよい。

以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、撮像手段
（光学的認識手段）としてはCCDによるラインセンサを
用いた場合で説明したが、高速な画像取り込みが可能で
あれば他のイメージセンサ、さらにはTVカメラを用いる
ことを妨げない。

以上の説明では主として本発明者によってなされた発
明をその利用分野である、いわゆる半導体ウエハの外観
検査、特にパターン欠陥検査に適用した場合について説
明したが、これに限定されるものではなく、たとえば半
導体ウエハ上における異物検査、さらには上記以外の外
観検査にも適用可能である。

〔発明の効果〕

本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。

本発明によれば、撮像手段の走査に際して、一つの行
あるいは列の走査が完了した場合にも、記憶手段より前
の行または列の最終領域の検出信号を逆方向に読み出す
ことによって、次の行または列の走査の先頭領域は上記
最終領域に最も近い楼幾とすることができるため、走査
効率を高めることができ、外観検査の検査速度を向上さ
せることができる。

【図面の簡単な説明】 第１図は本発明の一実施例である外観検査における半導
体ウエハのチップ上における走査軌跡を示す説明図、 第２図は本発明の一実施例である外観検査装置を示すブ
ロック構成図、 第３図は実施例の画像記憶回路における信号処理系統を
示すブロック図、 第４図は実施例の検査チップ上における領域分けの状態
を示す説明図、 第５図は本実施例の説明のための従来技術における走査
軌跡を示す説明図、 第６図は実施例における欠陥判定のための説明図、 第７図は実施例に用いられる被検査物体である半導体ウ
エハを示す平面図、 第８図〜第10図は各々従来技術におけるパターン検査装
置を示すブロック構成図である。 １……XYステージ、２……Ｚθステージ、３……半導体
ウエハ、４……照明光源、５……対物レンズ、６……ハ
ーフミラー、７……次元受光素子、８……信号処理回
路、９……信号比較回路、10……設計データパターン発
生回路、11……画像記憶回路、12……画像記憶回路、13
……カメラ、14……画像記憶回路、15……入力画像レジ
スタ、16……画像メモリ、17a……アドレス発生回路、1
7b……アドレス発生回路、18……タイミング発生回路、
19……出力画像レジスタ、71……ラインセンサ、Ａ〜Ｆ
……チップ、S1〜S26……チップ、ａ〜ｈ……領域。

フロントページの続き (72)発明者 牧平 坦 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 佐藤 修 東京都小平市上水本町５丁目20番１号 株式会社日立製作所武蔵工場内 (72)発明者 堀 義一 東京都青梅市藤橋３丁目３番地２ 日立 東京エレクトロニクス株式会社内 (56)参考文献 特開 昭62−130343（ＪＰ，Ａ) 特開 昭62−286375（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G01N 21/88

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】被検査物体上に行列方向に繰返し配置され
   複数の同一パターンの領域を、撮像手段を用いて行また
   は列方向に順次操作しながら、各領域の走査によって得
   られた検出信号を記憶手段に書き込み、該書き込んだ先
   の領域の検査信号を読み出して、後の領域の走査によっ
   て得られた検出信号と比較する外観検査方法において、 走査された先の領域が行方向または列方向の走査の最終
   領域である場合には、次の行または列の走査方向を該最
   終領域の走査方向とは逆とし、かつ該次の行または列の
   走査の先頭領域を走査して得られた検出信号と、前記記
   憶手段に書き込まれている前記最終領域の検出信号を書
   き込み方向とは逆の方向に読み出した検出信号とを比較
   することを特徴とする外観検査方法。
2. 【請求項２】上記撮像手段は、短冊状に区画された分割
   領域の一部につて全領域を連続的に走査した後、他の分
   割領域についても同様の走査を繰り返し、被検査物体の
   前面にわたる走査を行うことを特徴とする請求項１記載
   の外観検査方法。
3. 【請求項３】被検査物体上に行方向および列方向に繰返
   し配置された複数の同一パターンの領域を走査して撮像
   し先に得られた画像信号を後に得られた画像信号と比較
   してパターンの差異を判定する外観検出装置であって、 前記被検査物体上を前記行方向または列方向に相対的に
   走査し前記行方向または列方向の最終領域を走査した後
   に次の行または列を前記走査した行方向または列方向と
   は逆の方向に走査することを順次繰り返しながら前記被
   検査物体を撮像して順次前記被検査物体の画像信号を得
   る撮像手段と、 該撮像手段により得た前記画像信号を順次記憶すると共
   に該記憶した画像信号を前記記憶した順および逆の順に
   読み出し可能な記憶手段と、 前記先に得られて前記記憶手段に記憶された画像信号が
   前記行方向または列方向の走査の最終領域である場合に
   は前記記憶手段に記憶された画像信号を前記記憶した順
   とは逆の順に読み出して前記後に得られた前記逆の方向
   に相対的に走査して得た画像信号と比較し、前記先に得
   られて前記記憶手段に記憶された画像信号が前記行方向
   または列方向の走査の最終領域でない場合には前記記憶
   手段に記憶した前記画像信号を前記記憶した順に読み出
   して前記後に得られた画像信号と比較する比較手段と を備えたことを特徴とする外観検査装置。
4. 【請求項４】前記撮像手段が、CCDからなるラインセン
   サであることを特徴とする請求項３記載の外観検査装
   置。