JP2745763B2 - 配線パターン検査装置 - Google Patents

配線パターン検査装置

Info

Publication number
JP2745763B2
JP2745763B2 JP2052130A JP5213090A JP2745763B2 JP 2745763 B2 JP2745763 B2 JP 2745763B2 JP 2052130 A JP2052130 A JP 2052130A JP 5213090 A JP5213090 A JP 5213090A JP 2745763 B2 JP2745763 B2 JP 2745763B2
Authority
JP
Japan
Prior art keywords
wiring pattern
image
feature information
feature
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2052130A
Other languages
English (en)
Other versions
JPH03252546A (ja
Inventor
祐二 丸山
淳晴 山本
秀実 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2052130A priority Critical patent/JP2745763B2/ja
Publication of JPH03252546A publication Critical patent/JPH03252546A/ja
Priority to US07/936,324 priority patent/US5272763A/en
Application granted granted Critical
Publication of JP2745763B2 publication Critical patent/JP2745763B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、プリント基板やホトマスク等における配線
パターンの不良を検査するための配線パターン検査装置
に関するものである。
従来の技術 従来、プリント基板等の不良の検査は人間による目視
検査に頼っていた。ところが、製品の小型化や軽量化が
進むにつれ、プリント基板の配線パターン細密化や複雑
化がより一層進んでいる。このような状況の中で、人間
が高い検査精度を保ちつつ非常に細密な配線パターン
を、しかも長時間続けることが難しくなってきており、
検査の自動化が強く望まれている。
配線パターンの欠陥検出方式として、ジョージエル・
シー・サンとアニル ケー.ジェイン(Jorge L.C.Sanz
and Anil K.Jain:"“Machine−vision techniques for
inspection of printed wiring boards and thick−fi
lem circuits",Optical Society of America,Vol.3,No.
9/september,pp1465〜1482,1986)らにより数多くの方
式が紹介されており、これらは主にデザインルーム法と
比較法の2つの方式に分類することができる。しかし、
これらの方法は一長一短がある。
中でも、将来有望な興味深い方式としては、ジョン
アール.マンデビル(Jon R.Mandevile:“Novel method
for analysis of printed circuit images",IBM J.Re
s.DEVELOP.,VOL.29,NO.1,JANUAPY,1985)のものがあ
り、2値化した画像データを収縮または膨張させたのち
細線化し、配線パターンの欠陥を検出する方法を提案し
ており、以下にその例を説明する。
第6図に、欠陥検出の処理の流れを示す。(a)〜
(d)は、断線の検出のを示し、(e)〜(h)はショ
ートの検出を示している。
(a)は、欠陥画像を示しており、b点およびc点が
線幅異常や断線の致命的欠陥とし、a点は欠陥としない
ものとする。第1ステップとして(b)では、画像の収
縮処理(周辺から一画素づつ削り取る処理)を行う。こ
の処理により、bの欠陥が断線となる。第2ステップと
して(c)では、細線化処理(周辺から一本の線になる
まで一画素づつ削り取る処理)を行う。これにより、配
線パターンは一本の線となる。第3ステップとして
(d)では、3×3論理マスクを走査させLUT(ルック
・アップ・テーブル)を参照しながら欠陥の検出を行
い、b点およびc点が断線として検出(□印)できる。
さらに、端子部と配線パターンとの接合点も検出(○
印)している。
次に、ショートおよび線間異常について(e)〜
(h)の処理の流れに沿って説明する。
(e)は、欠陥画像を示し、b点およびc点を線間異
常とショートの致命的欠陥としている。第1ステップと
して(f)では、画像の膨張処理(周辺画素から一画素
づつ膨らませる)を行い、これによりb点がショート状
態になる。第2ステップとして(g)では、細線化処理
を行い、一本の線にする。第3ステップとして(h)で
は、3×3論理マスクを走査させLUT(ルック・アップ
・テーブル)を参照しながら欠陥の検出を行い、b点お
よびc点がT分岐としてつまりショートとして検出(□
印)できる。以上のようにして、断線や線幅異常および
ショートや線間異常が検出できる。
なお、細線化処理および膨張処理等の画像処理手法に
ついては、森俊二、板倉栂子著:“画像認識の基礎
〔I〕”、オーム社に詳しく記載されているので詳細な
説明は省略した。
発明が解決しようとする課題 さて、2値化画像を収縮や膨張し、欠陥を助長した上
で細線化し3×3の論理マスクを走査し欠陥を検出する
方式について説明した。この方法は、確実に欠陥が検出
でき有望な方法と言えよう。
しかし、この方法だとT分岐において、ショートによ
るものか設計によるものかの区別ができない等課題があ
る。また、T分岐の座標を予め良品基板で学習し、被検
査基板で良品基板との比較で、ショートによるものか設
計によるT分岐かを区別することも提案されている。し
かし、基板の取りつけ方法にもよるが、基板間の配線パ
ターンの位置誤差が±0.3〜0.6mmとも言われており良品
基板との位置合わせも大きな課題となっている。
本発明は上記課題に鑑み、簡単な構成で、複雑な位置
合わせをせずに各種の線異常を分類・検出できる配線パ
ターン検査装置を提供するものである。
課題を解決するための手段 上記課題を解決するため本発明の技術的解決手段は、
プリント基板上に形成された配線パターンを光電変換す
る画像入力手段と、前記画像入力手段からの濃淡画像を
2値画像に変換する2値化手段と、配線パターンの背景
から1画素づつ削りながら全画素に対して定めた回数を
繰り返し細線化処理し、スケルトン画像を出力する細線
化処理手段と、前記スケルトン画像にn×mの走査窓を
走査しルックアップテーブルを参照することにより配線
パターンの終端・T分岐および端子等の配線パターンの
特徴を抽出するともに抽出した特徴情報に番号付け(ラ
ベリング)する特徴抽出手段と、前記特徴抽出手段から
の番号付けされた特徴情報をあらかじめ良品プリント基
板で抽出し記憶する特徴情報記憶手段と、被検査プリン
ト基板からの番号付けされた特徴情報を前記特徴情報記
憶手段からの番号付けされた特徴情報との相対位置とし
て参照しながら真の欠陥だけを出力する判定処理手段と
を設けたものである。
作用 本発明は、第1にプリント基板上に形成された配線パ
ターンを光電変換し、得られた濃淡画像を2値化手段に
より2値画像とする。2値画像を用いて、配線パターン
の各画素の背景から1画素づつ削り取るような細線化処
理をn回繰り返し細線化画像(スケルトン画像)を得
る。注目画素がスケルトン画像位置にあるとき、n×m
の走査窓を走査し、ルックアップテーブルを参照するこ
とにより配線パターンの終端・T分岐および端子等の配
線パターンの特徴を抽出すると共に検出した特徴情報に
番号付けし、予め良品基板で学習した特徴情報記憶手段
からの番号付けされた特徴情報のそれぞれの相対位置で
位置合わせすることにより、基板間の位置ずれに対して
複雑な位置補正のための処理が不要となる。
実 施 例 以下、第1図を参照しながら本発明の第1の実施例に
ついて説明する。
第1図は本発明の配線パターン検査装置の第1の実施
例を示すブロック図である。第1図において、101はプ
リント基板、102はリング状のライトガイドなどの拡散
照明装置104とCCDカメラのような撮像装置103を備えた
画像入力手段、105は濃淡画像を2値画像に変換する2
値化手段、106は2値画像を用いて背景から1画素づつ
削り取る細線化処理手段、107は細線化処理手段106の細
線化処理画像(スケルトン画像)から配線パターンの特
徴を抽出するとともに番号付けする特徴抽出手段、108
は良品基板の特徴情報(学習データ)を記憶する特徴情
報記憶手段、109は被検査基板の特徴情報と特徴情報記
憶手段108の学習データとから真の欠陥を判定する判定
処理手段を示す。
第1図に基づき、以下にその動作を説明する。
プリント基板101上に形成された配線パターンを、リ
ング状のライトガイドなどの拡散照明装置104で照明
し、CCDカメラ(1次元または2次元)などの撮像装置1
03を備えた画像入力手段102で濃淡画像とし入力する。
本実施例では、ラスタスキャンのイメージで以後説明す
るので撮像装置103は1次元のCCDカメラを用いた例を示
す。画像入力手段102で得られた濃淡画像から背景と配
線パターンとを分離するために、2値化手段105である
任意閾値と比較し2値画像に変換する。細線化処理手段
106は、2値化手段105からの2値画像を用いて、配線パ
ターンを背景側から1画素づつ削る細線化処理をn回実
施し、細線化画像(スケルトン画像)を出力する。特徴
抽出手段107は、細線化処理手段106からのスケルトン画
像をn×mの走査窓で走査し、注目画素の周辺8画素の
状態から配線パターンの終端・T分岐および端子等の特
徴情報を抽出するとともに番号付け(ラベリング)す
る。特徴情報記憶手段108は良品基板において特徴抽出
手段107からの番号付けされた特徴情報を記憶し、被検
査基板の検査の際に読み出される。判定処理手段109
は、特徴抽出手段107からの配線パターンの終端・T分
岐および端子等の番号付けされた特徴情報と特徴情報記
憶手段108からの良品基板の番号付けされた特徴情報と
のそれぞれの相対位置から真の欠陥を判定するものであ
る。
以上の動作を繰り返し、順次行うことによりプリント
基板101の全面について検査することができる。この一
連の動作は、適当な信号により同期して行うものであ
る。
次に、細線化処理手段106、特徴抽出手段107、特徴情
報記憶手段108および判定処理手段109についてさらに詳
しく説明する。
細線化処理は、配線パターンを外側から1画素削る処
理をn回繰り返すことにより細線化画像(スケルトン画
像)得るものであり、細線化処理の一般的な手法を第2
図(b)〜(f)を用いて以下に説明する。
2値画像を第2図(b)に示すような3×3の走査窓
で走査し、注目画素(窓の中央画素*)が1のとき、近
傍8画素d1〜d8の状態に応じて、注目画素を0(つま
り、削る)に変換するかどうかをLUTを用いて判定し、
注目画素の消去判定を4回に分けて処理する。この理由
は、偶数画素幅のパターンの消去を防ぐためのもの、第
2図(c)〜(f)に示すLUT(A)〜LUT(D)には上
下左右から削るパターンをそれぞれ登録するものであ
る。
第2図(a)は、配線パターンの背景側から1画素削
る細線化処理手段の詳細ブロック図を示し、以下に説明
する。
2値化手段105からの2値画像201を、1ライン遅延用
のラインメモリ202および3×3走査窓203に入力し、図
には記載していないが画素同期信号のタイミングを取り
ながら転送していくものである。3×3走査窓203の出
力をルックアップテーブルであるLUT(A)204に入力
し、注目画素を消去するかどうかを判断する。同様のこ
とを、カスケード接続し4回繰り返し1画素削れたスケ
ルトン画像215を出力するもので、削りたい任意画素数
分同一の処理をすれば細線化画像(スケルトン画像)を
得ることができる。
次に、第3図に特徴抽出手段107の詳細ブロック図を
示し、以下に説明する。
特徴抽出手段107は、細線化処理手段106からのスケル
トン画像を用いて配線パターンの終端・T分岐および端
子等の特徴を検出するもので、n×mの走査窓を走査さ
せ注目画素の周辺8画素の状態から検出するものであ
る。本実施例では、走査窓を3×3として説明する。同
図において、細線化処理手段106からのスケルトン画像3
01をラインメモリ302および3×3走査窓303に入力し、
3×3走査窓303からの注目画素および周辺8画素の状
態をLUTで判定するとともに検出した特徴の種別308を出
力するものである。LUTは、例えば第3図(b)〜
(i)に示すような参照テーブルを用意することによ
り、配線パターンの終端つまり断線・T分岐および端子
等を区別することができる。さらに、特徴を抽出した
際、番号付けカウンタ305によりその注目画素の例えば
発生順のラベル番号309を付与する。特徴抽出により、
同期信号307などを入力し座標データ発生器306により注
目画素の座標データ310を出力する。
次に、第4図には判定処理手段109の処理フローを示
し、下表の第1表、第2表は特徴情報記憶手段108およ
び被検査基板で抽出された特徴情報の例を示すととも
に、第5図に特徴情報および欠陥検出例を示し以下に説
明する。
判定処理手段109は、第4図に示す処理フローに従っ
て、判定処理を行い真の欠陥を判定するものである。第
1ステップは、被検査基板のラベル番号の付与された特
徴情報の検出のタイミングで特徴情報記憶手段108から
の同ラベル番号の特徴情報を読み込む。第2ステップ
は、特徴情報の種類の一致と被検査基板の相対座標と良
品基板の相対座標との差がある任意の許容値以内である
かを判定する。判定結果Yの場合は登録された特徴情報
であることから欠陥としない。第3ステップとして、判
定結果Nの場合は真の欠陥として通知するとともにラベ
ル番号のオフセット値を更新する。これは、被測定基板
からのラベル番号を、良品基板のラベル番号と揃えるた
めである。
なお、上記第1表、第2表はそれぞれ特徴情報記憶手
段108の特徴抽出情報と被検査基板の特徴抽出情報のフ
ォマット例を示す。特徴情報記憶手段108の特徴情報
は、良品基板を対象に欠陥を含まない配線パターンの終
端・T分岐および端子等の特徴情報を記憶し、被検査基
板の検査時に読み出すものである。
第5図に良品基板の特徴点と被検査基板の特徴点の配
線パターンを示す。第5図(a)は良品基板の特徴点を
示し、特徴情報記憶手段108には第1表に示すような情
報が記憶されている。第5図(b)は被検査基板で欠陥
を含む配線パターンを示し、特徴抽出手段107から第2
表に示すような特徴情報が検出される。
発明の効果 以上述べてきたように本発明の効果は、2値画像を用
いて配線パターンの背景側から1画素づつ削る処理をn
回繰り返してスケルトン画像を得て、スケルトン画像を
n×mの走査窓で走査し終端・T分岐および端子等の特
徴情報を抽出するとともに、発生順にラベル番号を付与
する。良品基板で予め学習しておき特徴情報記憶手段に
記憶する。被検査基板で発生したラベル番号付けされた
特徴情報を特徴情報記憶手段からのラベル番号付けされ
た特徴情報のそれぞれの相対位置で判定することによ
り、基板間の位置ずれに対して複雑な位置合わせを必要
とせずに真の欠陥を検出することが可能となる。
【図面の簡単な説明】
第1図は本発明の実施例における配線パターン検査装置
のブロック結線図、第2図(a)は同装置における細線
化処理手段の詳細ブロック結線図、第2図(b)〜
(f)は細線化処理の状態を示した図、第3図(a)は
同装置における特徴抽出手段の詳細ブロック結線図、第
3図(b)〜(i)は特徴抽出の状態を示した図、第4
図は同装置における欠陥検出手段の処理フロー図、第5
図(a),(b)は本発明の処理を示した図、第6図
(a)〜(h)は従来の配線パターン検査装置の処理の
状態を示した図である。 101……プリント基板、102……画像入力手段、103……
撮像装置、105……2値化手段、106……細線化処理手
段、107……特徴抽出手段、108……特徴情報記憶手段、
109……判定処理手段、202……ラインメモリ、203……
3×3走査窓、204……LUT。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−184579(JP,A) 特開 昭63−58582(JP,A) 特開 平1−106180(JP,A) 特開 昭62−197752(JP,A)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】プリント基板上に形成された配線パターン
    を光電変換する画像入力手段と、前記画像入力手段から
    の濃淡画像を2値画像に変換する2値化手段と、前記2
    値画像の配線パターンの背景から1画素づつ削りながら
    全画素に対して定めた回数を繰り返し細線化処理し、ス
    ケルトン画像を出力する細線化処理手段と、前記スケル
    トン画像にn×mの走査窓を走査しルックアップテーブ
    ルを参照することにより配線パターンの終端・T分岐お
    よび端子の配線パターンの特徴を抽出するとともに抽出
    した特徴情報にラベル番号付けする特徴抽出手段と、前
    記特徴抽出手段からのラベル番号付けされた特徴情報を
    あらかじめ良品プリント基板で抽出し記憶する特徴情報
    記憶手段と、被検査プリント基板からのラベル番号付け
    された特徴情報と前記特徴情報記憶手段からの良品基板
    の特徴情報とをそれぞれの相対位置を参照しながら真の
    欠陥だけを出力する判定処理手段を具備した配線パター
    ン検査装置。
JP2052130A 1990-03-02 1990-03-02 配線パターン検査装置 Expired - Fee Related JP2745763B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2052130A JP2745763B2 (ja) 1990-03-02 1990-03-02 配線パターン検査装置
US07/936,324 US5272763A (en) 1990-03-02 1992-08-28 Apparatus for inspecting wiring pattern formed on a board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2052130A JP2745763B2 (ja) 1990-03-02 1990-03-02 配線パターン検査装置

Publications (2)

Publication Number Publication Date
JPH03252546A JPH03252546A (ja) 1991-11-11
JP2745763B2 true JP2745763B2 (ja) 1998-04-28

Family

ID=12906288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2052130A Expired - Fee Related JP2745763B2 (ja) 1990-03-02 1990-03-02 配線パターン検査装置

Country Status (1)

Country Link
JP (1) JP2745763B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004509325A (ja) * 2000-09-10 2004-03-25 オルボテック リミテッド Pcb検査における誤った警報の低減
TWI475187B (zh) * 2010-10-27 2015-03-01 Hitachi High Tech Corp Image processing devices and computer programs

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62184579A (ja) * 1986-02-10 1987-08-12 Toshiba Corp パターン検出方法
JPS62197752A (ja) * 1986-02-25 1987-09-01 Sumitomo Metal Ind Ltd プリント基板結線検査方法

Also Published As

Publication number Publication date
JPH03252546A (ja) 1991-11-11

Similar Documents

Publication Publication Date Title
US5272763A (en) Apparatus for inspecting wiring pattern formed on a board
EP0195161B1 (en) Apparatus for automatically inspecting objects and identifying or recognizing known and unknown portions thereof, including defects and the like and method
EP0437273B1 (en) Method of matching patterns and apparatus therefor
US5214712A (en) Pattern inspection system for inspecting defect of land pattern for through-hole on printed board
JPS6332666A (ja) パタ−ン欠陥検出方法
JPH05256796A (ja) 検査システム
JP2502875B2 (ja) 配線パタ―ン検査装置
JP2000163579A (ja) 外観検査方法およびその装置
US5459795A (en) Wiring pattern inspection apparatus for printed circuit board
JP2745763B2 (ja) 配線パターン検査装置
JP3320164B2 (ja) 印刷検査装置
JP2745778B2 (ja) 配線パターン検査装置
JP2676990B2 (ja) 配線パターン検査装置
JP2737484B2 (ja) 配線パターン検査装置
JP2712803B2 (ja) 配線パターン検査装置
JP2794924B2 (ja) 配線パターン検査装置
JP2502854B2 (ja) 配線パタ―ン検査装置
JP2819905B2 (ja) 配線パターン検査装置
JP2523989B2 (ja) 配線パタ―ン検査装置
JP2003203218A (ja) 外観検査装置および方法
JPH0519938B2 (ja)
JPH05108799A (ja) 配線パターン検査装置
JP2529505B2 (ja) 配線パタ―ン検査装置
JPH063541B2 (ja) パターン検査装置
JPH0750037B2 (ja) 配線パターン検査装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees