JP2737484B2 - 配線パターン検査装置 - Google Patents
配線パターン検査装置Info
- Publication number
- JP2737484B2 JP2737484B2 JP3265890A JP26589091A JP2737484B2 JP 2737484 B2 JP2737484 B2 JP 2737484B2 JP 3265890 A JP3265890 A JP 3265890A JP 26589091 A JP26589091 A JP 26589091A JP 2737484 B2 JP2737484 B2 JP 2737484B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- wiring pattern
- thinning
- pixel
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Processing Or Creating Images (AREA)
- Closed-Circuit Television Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、プリント基板やホトマ
スク等における配線パターンの不良を検査するための配
線パターン検査装置に関するものである。
スク等における配線パターンの不良を検査するための配
線パターン検査装置に関するものである。
【０００２】
【従来の技術】従来、プリント基板等の不良の検査は人
間による目視検査に頼っていた。ところが、製品の小型
化や軽量化が進むに連れ、配線パターンの細密化や複雑
化がより一層進んでいる。このような状況の中で、人間
が高い検査精度を保ちつつ非常に細密な配線パターンを
しかも長時間続ける事が難しくなっており、検査の自動
化が強く望まれている。
間による目視検査に頼っていた。ところが、製品の小型
化や軽量化が進むに連れ、配線パターンの細密化や複雑
化がより一層進んでいる。このような状況の中で、人間
が高い検査精度を保ちつつ非常に細密な配線パターンを
しかも長時間続ける事が難しくなっており、検査の自動
化が強く望まれている。
【０００３】配線パターンの欠陥検出方式としては、ジ
ョージ エル．シー．サンとアニル．ジェイン（Jorge
L.C.Sanz and Anil K.Jain :"Machine-vision techniqu
es for inspection of printed wiring boards and thi
ck-film circuits",OpticalSociety of America,Vol.3,
No.9,september,pp1465-1482,1986）らにより数多くの
方式が紹介されており、主にデザインルール法と比較法
の２つの方式に大別することができる。しかし、これら
の方法は一長一短がある。
ョージ エル．シー．サンとアニル．ジェイン（Jorge
L.C.Sanz and Anil K.Jain :"Machine-vision techniqu
es for inspection of printed wiring boards and thi
ck-film circuits",OpticalSociety of America,Vol.3,
No.9,september,pp1465-1482,1986）らにより数多くの
方式が紹介されており、主にデザインルール法と比較法
の２つの方式に大別することができる。しかし、これら
の方法は一長一短がある。
【０００４】中でも、将来有望で興味深い方式として、
ジョン アール．マンデビル（JonR.Mandevile:"Novel
method for analysis of printed circuit images",IBM
J.Res.DEVELOP.,VOL.29,NO.1,JANUARY,1985）のものが
あり、２値化した画像データを収縮または膨張させたの
ち細線化し、配線パターンの欠陥を検出する方法を提案
しており、以下に従来例として説明する。
ジョン アール．マンデビル（JonR.Mandevile:"Novel
method for analysis of printed circuit images",IBM
J.Res.DEVELOP.,VOL.29,NO.1,JANUARY,1985）のものが
あり、２値化した画像データを収縮または膨張させたの
ち細線化し、配線パターンの欠陥を検出する方法を提案
しており、以下に従来例として説明する。
【０００５】上記引用文献で説明されている欠陥検出の
処理の流れでは、（ａ）〜（ｄ）は、断線の検出処理を
示し、（ｅ）〜（ｈ）はショートの検出処理を示してい
る。
処理の流れでは、（ａ）〜（ｄ）は、断線の検出処理を
示し、（ｅ）〜（ｈ）はショートの検出処理を示してい
る。
【０００６】（ａ）は、欠陥を含む画像データを示して
おり、ｂ点およびｃ点が線幅異常と断線の致命的欠陥と
し、ａ点は欠陥としないものとしている。第１ステップ
として（ｂ）では、画像の収縮処理（周辺から一画素づ
つ削り取る処理）を行う。この処理により、ｂ点の欠陥
が断線となり欠陥を誇張することになる。第２ステップ
として（ｃ）では、細線化処理（一本の線になるまで周
辺から一画素づつ削り取る処理を繰り返す）を行う。こ
れにより、配線パターンは一本の線となる。第３ステッ
プとし（ｄ）では、３×３論理マスクを走査させＬＵＴ
（ルック・アップ・テーブル）を参照しながら欠陥検出
を行い、ｂ点およびｃ点が断線として検出（□印）でき
る。さらに、端子部と配線パターンとの接合点も検出
（○印）している。
おり、ｂ点およびｃ点が線幅異常と断線の致命的欠陥と
し、ａ点は欠陥としないものとしている。第１ステップ
として（ｂ）では、画像の収縮処理（周辺から一画素づ
つ削り取る処理）を行う。この処理により、ｂ点の欠陥
が断線となり欠陥を誇張することになる。第２ステップ
として（ｃ）では、細線化処理（一本の線になるまで周
辺から一画素づつ削り取る処理を繰り返す）を行う。こ
れにより、配線パターンは一本の線となる。第３ステッ
プとし（ｄ）では、３×３論理マスクを走査させＬＵＴ
（ルック・アップ・テーブル）を参照しながら欠陥検出
を行い、ｂ点およびｃ点が断線として検出（□印）でき
る。さらに、端子部と配線パターンとの接合点も検出
（○印）している。
【０００７】次に、ショートおよび線間異常について
（ｅ）〜（ｈ）の処理の流れに沿って説明する。
（ｅ）〜（ｈ）の処理の流れに沿って説明する。
【０００８】（ｅ）は、欠陥を含む画像データを示して
おり、ｂ点およびｃ点を線間異常とショートの致命的欠
陥とし、ａ点は欠陥としないものとしている。
おり、ｂ点およびｃ点を線間異常とショートの致命的欠
陥とし、ａ点は欠陥としないものとしている。
【０００９】第１ステップとして（ｆ）では、画像の膨
張処理（周辺画素から一画素づつ膨らませる）を行い、
これによりｂ点がショート状態になる。第２ステップと
して（ｇ）では、細線化処理を行い、一本の線にする。
第３ステップとして（ｈ）では、３×３論理マスクを走
査させＬＵＴ（ルック・アップ・テーブル）を参照しな
がら欠陥検出を行い、ｂ点およびｃ点がＴ分岐としてシ
ョートが検出（□印）できる。さらに、端子部と配線パ
ターンとの接合点も検出（○印）している。
張処理（周辺画素から一画素づつ膨らませる）を行い、
これによりｂ点がショート状態になる。第２ステップと
して（ｇ）では、細線化処理を行い、一本の線にする。
第３ステップとして（ｈ）では、３×３論理マスクを走
査させＬＵＴ（ルック・アップ・テーブル）を参照しな
がら欠陥検出を行い、ｂ点およびｃ点がＴ分岐としてシ
ョートが検出（□印）できる。さらに、端子部と配線パ
ターンとの接合点も検出（○印）している。
【００１０】以上のようにして、断線や線幅異常および
ショートや線間異常が検出できる。なお、細線化処理・
膨張処理および収縮処理等の画像処理手法については、
「森俊二、板倉栂子著：”画像認識の基礎［Ｉ］”、オ
ーム社」に詳しく記載されているので詳細な説明は省略
した。
ショートや線間異常が検出できる。なお、細線化処理・
膨張処理および収縮処理等の画像処理手法については、
「森俊二、板倉栂子著：”画像認識の基礎［Ｉ］”、オ
ーム社」に詳しく記載されているので詳細な説明は省略
した。
【００１１】
【発明が解決しようとする課題】以上説明したように、
２値化画像を収縮や膨張し、欠陥を誇張した上で細線化
し３×３の論理マスクを走査し欠陥を検出する方式につ
いて説明した。この方法は、デザインルール法に基づく
もので確実に欠陥が検出できる有望な方法と言えよう。
２値化画像を収縮や膨張し、欠陥を誇張した上で細線化
し３×３の論理マスクを走査し欠陥を検出する方式につ
いて説明した。この方法は、デザインルール法に基づく
もので確実に欠陥が検出できる有望な方法と言えよう。
【００１２】この方法は、デザインルール法に基づくも
ので、ピンホールや銅残りについても検出が可能であ
る。しかし、その欠陥が、他の欠陥である線幅の異常や
断線（またはショート）との区別ができない。
ので、ピンホールや銅残りについても検出が可能であ
る。しかし、その欠陥が、他の欠陥である線幅の異常や
断線（またはショート）との区別ができない。
【００１３】本発明は、上記課題に鑑み簡単な構成で、
ピンホールや銅残りを孤立点として検出し、さらに線幅
異常と断線（またはショート）とを区別して検査のでき
る配線パターン検査装置を提供することを目的とする。
ピンホールや銅残りを孤立点として検出し、さらに線幅
異常と断線（またはショート）とを区別して検査のでき
る配線パターン検査装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】この目的を達成するため
に本発明は、第１にプリント基板上に形成された配線パ
ターンを光電変換する画像入力手段と、前記画像入力手
段からの濃淡画像を２値画像に変換する２値化手段と、
配線パターンの背景側から任意画素細線化する細線化
手段と、前記細線化手段からの細線化画像を任意画素の
縮退により孤立点とする縮退手段と、前記縮退手段から
の縮退画像から孤立点を欠陥として検出する欠陥検出手
段の構成を有している。
に本発明は、第１にプリント基板上に形成された配線パ
ターンを光電変換する画像入力手段と、前記画像入力手
段からの濃淡画像を２値画像に変換する２値化手段と、
配線パターンの背景側から任意画素細線化する細線化
手段と、前記細線化手段からの細線化画像を任意画素の
縮退により孤立点とする縮退手段と、前記縮退手段から
の縮退画像から孤立点を欠陥として検出する欠陥検出手
段の構成を有している。
【００１５】第２に、請求項１記載の配線パターン検査
装置の欠陥検出手段において、２値化手段からの２値画
像を収縮膨張しさらに任意画素膨張したものをマスク画
像としてマスク画像を生成するマスク画像生成手段と、
孤立点を検出する際前記マスク画像と論理積をとり配線
パターンに近い欠陥のみを検出する欠陥検出手段とを有
する構成としたものである。
装置の欠陥検出手段において、２値化手段からの２値画
像を収縮膨張しさらに任意画素膨張したものをマスク画
像としてマスク画像を生成するマスク画像生成手段と、
孤立点を検出する際前記マスク画像と論理積をとり配線
パターンに近い欠陥のみを検出する欠陥検出手段とを有
する構成としたものである。
【００１６】第３に、請求項１記載の配線パターン検査
装置の構成に加え、細線化手段の前処理として、２値化
手段からの２値画像を収縮膨張しさらに任意画素膨張し
たものをマスク画像としてマスク画像を生成するマスク
画像生成手段と、前記マスク画像と元の２値画像との論
理積をとりマスク画像領域以外の銅残り（またはピンホ
ール）を除去する論理積手段とを有する構成としたもの
である。
装置の構成に加え、細線化手段の前処理として、２値化
手段からの２値画像を収縮膨張しさらに任意画素膨張し
たものをマスク画像としてマスク画像を生成するマスク
画像生成手段と、前記マスク画像と元の２値画像との論
理積をとりマスク画像領域以外の銅残り（またはピンホ
ール）を除去する論理積手段とを有する構成としたもの
である。
【００１７】
【作用】本発明は上記構成によって、第１に２値化され
た配線パターンの２値画像を配線パターンの背景側から
細線化処理により細線化し、細線化画像を縮退処理によ
り孤立点とするもので、この孤立点を検出することによ
り他の欠陥と分離することができる。
た配線パターンの２値画像を配線パターンの背景側から
細線化処理により細線化し、細線化画像を縮退処理によ
り孤立点とするもので、この孤立点を検出することによ
り他の欠陥と分離することができる。
【００１８】第２に、欠陥検出において、２値画像を収
縮膨張処理を施し微小欠陥を削除し、さらに任意画素膨
張したものをマスク画像とし、孤立点を検出する際先の
マスク画像と論理積をとり配線パターンに近い欠陥のみ
を検出するものである。
縮膨張処理を施し微小欠陥を削除し、さらに任意画素膨
張したものをマスク画像とし、孤立点を検出する際先の
マスク画像と論理積をとり配線パターンに近い欠陥のみ
を検出するものである。
【００１９】第３に、細線化手段の前処理として、２値
画像を収縮膨張しさらに任意画素膨張したものをマスク
画像とし、前記マスク画像と元の２値画像との論理積を
とりマスク画像領域以外の銅残り（またはピンホール）
を削除し配線パターンに近い欠陥のみを検出するもので
ある。
画像を収縮膨張しさらに任意画素膨張したものをマスク
画像とし、前記マスク画像と元の２値画像との論理積を
とりマスク画像領域以外の銅残り（またはピンホール）
を削除し配線パターンに近い欠陥のみを検出するもので
ある。
【００２０】
（実施例１）以下、本発明の第１の実施例について、図
面を参照しながら説明する。
面を参照しながら説明する。
【００２１】図１は本発明の一実施例における配線パタ
ーン検査装置の構成図である。図１において、１０１は
検査対象物であるプリント基板、１０２はＣＣＤカメラ
等を用いた画像入力手段、１０３は画像入力手段からの
濃淡画像を２値画像に変換する２値化手段、１０４は配
線パターンの背景から一画素づづ細めていく細線化手
段、１０５は細線化手段によって得られた芯線を詰めて
いく縮退手段、１０６は縮退手段からの孤立点を検出す
る欠陥検出手段である。
ーン検査装置の構成図である。図１において、１０１は
検査対象物であるプリント基板、１０２はＣＣＤカメラ
等を用いた画像入力手段、１０３は画像入力手段からの
濃淡画像を２値画像に変換する２値化手段、１０４は配
線パターンの背景から一画素づづ細めていく細線化手
段、１０５は細線化手段によって得られた芯線を詰めて
いく縮退手段、１０６は縮退手段からの孤立点を検出す
る欠陥検出手段である。
【００２２】以上のように構成された配線パターン検査
装置について、その動作を説明する。まず、検査対象で
あるプリント基板１０１を、ＣＣＤカメラ等を用いた画
像入力手段１０２で撮像し濃淡画像を得る。本実施例で
は、画像入力手段１０２としてＣＣＤラインセンサカメ
ラを用いた例について説明する。照明系は特に限定しな
いが、基材（ガラスエポキシ等）と銅パターンとの反射
輝度差の大きい６００ｎｍ付近の波長を用いると容易に
２値化できることは良く知られている。また、最近で
は、超高輝度ＬＥＤ（例えばＧａＡｌＡｓ ６６０ｎｍ
またはＩｎＧａＡｌＰ ６２０ｎｍ）が商品化され、ラ
イン上に並べるのも有効な照明方法と言える。得られた
濃淡画像を２値化手段１０３で、予め濃度ヒストグラム
等で求めた閾値レベルで２値画像に変換する。ここで、
銅残りを検出する場合は配線パターン側を”１”に、基
材側を”０”に、ピンホールを検出する場合は配線パタ
ーン側を”０”に、基材側を”１”に２値化するものと
する。変換された２値画像を、細線化手段１０４で任意
画素（孤立点として検出する銅残りまたはピンホールの
画素サイズ）細め芯線とする。つぎに、縮退手段１０５
により細線化手段１０４によって得られた芯線で比較的
短い芯線のみ孤立点になるまで詰める。欠陥検出手段１
０５により、縮退手段で得られた孤立点を検出するもの
である。検出された欠陥情報は、図１に記載されていな
いが座標と共に端末やプリンタ等を介してオペレータに
通知されるものである。
装置について、その動作を説明する。まず、検査対象で
あるプリント基板１０１を、ＣＣＤカメラ等を用いた画
像入力手段１０２で撮像し濃淡画像を得る。本実施例で
は、画像入力手段１０２としてＣＣＤラインセンサカメ
ラを用いた例について説明する。照明系は特に限定しな
いが、基材（ガラスエポキシ等）と銅パターンとの反射
輝度差の大きい６００ｎｍ付近の波長を用いると容易に
２値化できることは良く知られている。また、最近で
は、超高輝度ＬＥＤ（例えばＧａＡｌＡｓ ６６０ｎｍ
またはＩｎＧａＡｌＰ ６２０ｎｍ）が商品化され、ラ
イン上に並べるのも有効な照明方法と言える。得られた
濃淡画像を２値化手段１０３で、予め濃度ヒストグラム
等で求めた閾値レベルで２値画像に変換する。ここで、
銅残りを検出する場合は配線パターン側を”１”に、基
材側を”０”に、ピンホールを検出する場合は配線パタ
ーン側を”０”に、基材側を”１”に２値化するものと
する。変換された２値画像を、細線化手段１０４で任意
画素（孤立点として検出する銅残りまたはピンホールの
画素サイズ）細め芯線とする。つぎに、縮退手段１０５
により細線化手段１０４によって得られた芯線で比較的
短い芯線のみ孤立点になるまで詰める。欠陥検出手段１
０５により、縮退手段で得られた孤立点を検出するもの
である。検出された欠陥情報は、図１に記載されていな
いが座標と共に端末やプリンタ等を介してオペレータに
通知されるものである。
【００２３】さらに、細線化手段１０４、縮退手段１０
５および欠陥検出手段１０６について詳しく説明する。
５および欠陥検出手段１０６について詳しく説明する。
【００２４】細線化手段１０４を、図２および図３を用
いて詳細に説明する。図２は、細線化手段１０４のブロ
ック図である。一般的に細線化処理は、一面分のフレー
ムメモリを用いて配線パターンの背景側から１画素づづ
細めていく処理を複数回または全ての配線パターンが１
画素幅になるまで繰り返し行うものである。また、この
方法では処理時間がかかるために、一画素処理の細線化
ユニットを後述するハードウエアで構成し、これを任意
段パイプラインで処理することによりリアルタイム処理
を可能としている。よって、図２は、２値画像２０１を
入力し、一画素処理の細線化ユニット２０２〜２０６で
ｎ段のパイプライン処理を施し、細線化画像２０７をリ
アルタイムで得るものである。
いて詳細に説明する。図２は、細線化手段１０４のブロ
ック図である。一般的に細線化処理は、一面分のフレー
ムメモリを用いて配線パターンの背景側から１画素づづ
細めていく処理を複数回または全ての配線パターンが１
画素幅になるまで繰り返し行うものである。また、この
方法では処理時間がかかるために、一画素処理の細線化
ユニットを後述するハードウエアで構成し、これを任意
段パイプラインで処理することによりリアルタイム処理
を可能としている。よって、図２は、２値画像２０１を
入力し、一画素処理の細線化ユニット２０２〜２０６で
ｎ段のパイプライン処理を施し、細線化画像２０７をリ
アルタイムで得るものである。
【００２５】一画素処理の細線化ユニットについて、以
下に簡単に説明する。細線化処理については、線図形処
理の画像処理手法と良く知られた方式で、例えば「田
村：図形の細線化についての比較研究、情報処理学会イ
メージプロセッシング研資、１−１（１９７５）」で各
方法の比較検討を行っている。図３に一例として良く知
られている細線化処理方式を示し説明する。図３は、入
力された２値画像３０１を、ラインメモリ３０６、３×
３の走査窓３０７およびＬＵＴｎ３０８で構成されたマ
スク処理を４つのサブサイクル３０２〜３０５に分けて
処理を行い細線化画像３０９を出力するもので、各サブ
サイクルとも同一構成でＬＵＴ（ルックアップテーブ
ル）の内容のみが異なるものである。
下に簡単に説明する。細線化処理については、線図形処
理の画像処理手法と良く知られた方式で、例えば「田
村：図形の細線化についての比較研究、情報処理学会イ
メージプロセッシング研資、１−１（１９７５）」で各
方法の比較検討を行っている。図３に一例として良く知
られている細線化処理方式を示し説明する。図３は、入
力された２値画像３０１を、ラインメモリ３０６、３×
３の走査窓３０７およびＬＵＴｎ３０８で構成されたマ
スク処理を４つのサブサイクル３０２〜３０５に分けて
処理を行い細線化画像３０９を出力するもので、各サブ
サイクルとも同一構成でＬＵＴ（ルックアップテーブ
ル）の内容のみが異なるものである。
【００２６】次に、縮退手段１０５について、図４およ
び図５を用いて説明する。縮退処理は、１画素づづ詰め
ていく処理を複数回または孤立点（１画素の点）になる
まで繰り返しておこなうもので、細線化手段１０４と同
様に１画素づづ詰めていく縮退処理ユニットを後述する
ハードウエアで構成し、これをｎ段のパイプライン処理
をすることによりリアルタイム処理を実現している。ま
た、縮退処理では、（２ｎ＋１）画素の芯線まで孤立点
にすることができる。図４に縮退手段１０５のブロック
図を示す。図４は、入力された細線化画像４０１を、１
画素づづ詰めていく縮退処理ユニット４０２〜４０６で
ｎ段のパイプライン処理を施し、縮退画像４０７をリア
ルタイムで得るものである。次に、１画素づづ詰めてい
く縮退処理ユニットについて図５を用いて説明する。図
５は、入力された細線化画像５０１を、ラインメモリ５
０５、３×３の走査窓５０６およびＬＵＴｎ５０７で構
成されたマスク処理を２つのサブサイクル５０２〜５０
３に分けて処理を行い縮退画像５０４を出力するもの
で、各サブサイクルとも同一構成でＬＵＴ（ルックアッ
プテーブル）の内容のみが異なるものである。縮退の判
定を、ＬＵＴを用いて行っているが図６にその詰める時
のパターンを示す。
び図５を用いて説明する。縮退処理は、１画素づづ詰め
ていく処理を複数回または孤立点（１画素の点）になる
まで繰り返しておこなうもので、細線化手段１０４と同
様に１画素づづ詰めていく縮退処理ユニットを後述する
ハードウエアで構成し、これをｎ段のパイプライン処理
をすることによりリアルタイム処理を実現している。ま
た、縮退処理では、（２ｎ＋１）画素の芯線まで孤立点
にすることができる。図４に縮退手段１０５のブロック
図を示す。図４は、入力された細線化画像４０１を、１
画素づづ詰めていく縮退処理ユニット４０２〜４０６で
ｎ段のパイプライン処理を施し、縮退画像４０７をリア
ルタイムで得るものである。次に、１画素づづ詰めてい
く縮退処理ユニットについて図５を用いて説明する。図
５は、入力された細線化画像５０１を、ラインメモリ５
０５、３×３の走査窓５０６およびＬＵＴｎ５０７で構
成されたマスク処理を２つのサブサイクル５０２〜５０
３に分けて処理を行い縮退画像５０４を出力するもの
で、各サブサイクルとも同一構成でＬＵＴ（ルックアッ
プテーブル）の内容のみが異なるものである。縮退の判
定を、ＬＵＴを用いて行っているが図６にその詰める時
のパターンを示す。
【００２７】次に、欠陥検出手段１０６について、図７
を用いて説明する。図７（ａ）は、欠陥検出手段１０６
の詳細ブロック図を示すが、縮退手段１０５からの縮退
画像７０１を入力し、ラインメモリ７０２、３×３の走
査窓７０３およびＬＵＴ７０４で構成されたマスク処理
で孤立点を検出し孤立点検出信号７０５を出力するもの
で、ＬＵＴには孤立点検出テーブルを格納しているがそ
の検出パターンを図７（ｂ）に示す。
を用いて説明する。図７（ａ）は、欠陥検出手段１０６
の詳細ブロック図を示すが、縮退手段１０５からの縮退
画像７０１を入力し、ラインメモリ７０２、３×３の走
査窓７０３およびＬＵＴ７０４で構成されたマスク処理
で孤立点を検出し孤立点検出信号７０５を出力するもの
で、ＬＵＴには孤立点検出テーブルを格納しているがそ
の検出パターンを図７（ｂ）に示す。
【００２８】欠陥検出手段１０６おいて、本実施例では
孤立点検出に限定して説明したが、従来例で説明したよ
うに細線化手段１０４からの細線化画像を３×３のマス
ク処理によって分岐や端点を同時に検出し、ショートや
断線を検査することも容易にできることを付け加えてお
く。
孤立点検出に限定して説明したが、従来例で説明したよ
うに細線化手段１０４からの細線化画像を３×３のマス
ク処理によって分岐や端点を同時に検出し、ショートや
断線を検査することも容易にできることを付け加えてお
く。
【００２９】また、本実施例では、配線パターン側につ
いて説明したが、２値画像を反転した画像に対して同一
処理を施すことにより配線パターン側の孤立点は銅残り
として、反転画像の孤立点はピンホールとして検出する
ことができる。図８（ａ）〜（ｃ）に処理例を示し以下
に説明する。図８（ａ）は、銅残り８０２および断線８
０３を含んだ２値画像例を示す。図８（ｂ）は、細線化
処理により１画素幅となった様子を示している。ここで
は、芯線８０４から断線による端点８０５と銅残りによ
る端点とが検出される。図８（ｃ）は、縮退処理によっ
て、銅残り芯線が詰められ孤立点８０７として検出され
るものである。
いて説明したが、２値画像を反転した画像に対して同一
処理を施すことにより配線パターン側の孤立点は銅残り
として、反転画像の孤立点はピンホールとして検出する
ことができる。図８（ａ）〜（ｃ）に処理例を示し以下
に説明する。図８（ａ）は、銅残り８０２および断線８
０３を含んだ２値画像例を示す。図８（ｂ）は、細線化
処理により１画素幅となった様子を示している。ここで
は、芯線８０４から断線による端点８０５と銅残りによ
る端点とが検出される。図８（ｃ）は、縮退処理によっ
て、銅残り芯線が詰められ孤立点８０７として検出され
るものである。
【００３０】さらに、孤立点として検出できる銅残りお
よびピンホールのサイズは、細線化処理および縮退処理
を１０回づつ処理した場合で、銅残りおよびピンホール
の形状によらず最低でも長径２１画素以内まで孤立点に
することができる。ただし、形状により２１画素以上の
銅残りおよびピンホールも検出可能である。
よびピンホールのサイズは、細線化処理および縮退処理
を１０回づつ処理した場合で、銅残りおよびピンホール
の形状によらず最低でも長径２１画素以内まで孤立点に
することができる。ただし、形状により２１画素以上の
銅残りおよびピンホールも検出可能である。
【００３１】（実施例２）以下、本発明の第２の実施例
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
【００３２】図９（ａ）は本発明の第２の実施例におけ
る構成図を示しており、１１０は２値化手段からの２値
画像、１０４は配線パターンの背景から１画素づづ細め
ていく細線化手段、１０５は細線化手段によって得られ
た芯線を詰めていく縮退手段、１０７は２値画像を収縮
膨張し銅残り（またはピンホール）を除去する収縮膨張
手段、１０８は収縮膨張手段からの２値画像を任意画素
膨張しマスク画像１０９を出力する膨張手段、１０６は
縮退手段からの孤立点を検出し、マスク画像１０９によ
り配線パターンに近い銅残り（または配線パターンの背
景に近いピンホール）のみを検出する欠陥検出手段から
構成され、以下にその動作について説明する。
る構成図を示しており、１１０は２値化手段からの２値
画像、１０４は配線パターンの背景から１画素づづ細め
ていく細線化手段、１０５は細線化手段によって得られ
た芯線を詰めていく縮退手段、１０７は２値画像を収縮
膨張し銅残り（またはピンホール）を除去する収縮膨張
手段、１０８は収縮膨張手段からの２値画像を任意画素
膨張しマスク画像１０９を出力する膨張手段、１０６は
縮退手段からの孤立点を検出し、マスク画像１０９によ
り配線パターンに近い銅残り（または配線パターンの背
景に近いピンホール）のみを検出する欠陥検出手段から
構成され、以下にその動作について説明する。
【００３３】まず、２値化手段１０３からの２値画像１
１０を細線化手段１０４と収縮膨張手段１０７に入力す
る。細線化手段１０４では、配線パターンの背景から１
画素づづ細めていく細線化処理を施し、得られた細線化
画像を縮退手段１０５により１画素づづ詰めて欠陥検出
手段１０６に出力する。また、収縮膨張手段１０７によ
り、２値画像１１０を収縮膨張し銅残り（またはピンホ
ール）を除去する。さらに、膨張手段１０８により配線
パターンからの距離に相当する任意の設定画素膨張しマ
スク画像１０９とする。欠陥検出手段１０６は、縮退手
段１０５からの縮退画像と膨張手段１０８からのマスク
画像を入力し、配線パターンに近い銅残り（または配線
パターンの背景に近いピンホール）のみを検出するよう
にしたものである。これにより、配線パターンから遠く
にある銅残りは電気回路の性能に影響を与えないために
検出をしないようにするものである。また、収縮処理お
よび膨張処理は、従来例でも触れると共に線図形処理で
は良く知られた画像処理手法であるので説明を省くもの
とする。図９（ｂ）は、欠陥検出手段１０６のブロック
図を示すもので、基本的には図７と同様であるが、マス
ク画像１０９によってＬＵＴを制御しマスク領域内のみ
孤立点検出信号７０５を出力するものである。遅延メモ
リ１１１は、縮退画像７０１や走査窓７０３等のタイミ
ングを調整するためのものである。
１０を細線化手段１０４と収縮膨張手段１０７に入力す
る。細線化手段１０４では、配線パターンの背景から１
画素づづ細めていく細線化処理を施し、得られた細線化
画像を縮退手段１０５により１画素づづ詰めて欠陥検出
手段１０６に出力する。また、収縮膨張手段１０７によ
り、２値画像１１０を収縮膨張し銅残り（またはピンホ
ール）を除去する。さらに、膨張手段１０８により配線
パターンからの距離に相当する任意の設定画素膨張しマ
スク画像１０９とする。欠陥検出手段１０６は、縮退手
段１０５からの縮退画像と膨張手段１０８からのマスク
画像を入力し、配線パターンに近い銅残り（または配線
パターンの背景に近いピンホール）のみを検出するよう
にしたものである。これにより、配線パターンから遠く
にある銅残りは電気回路の性能に影響を与えないために
検出をしないようにするものである。また、収縮処理お
よび膨張処理は、従来例でも触れると共に線図形処理で
は良く知られた画像処理手法であるので説明を省くもの
とする。図９（ｂ）は、欠陥検出手段１０６のブロック
図を示すもので、基本的には図７と同様であるが、マス
ク画像１０９によってＬＵＴを制御しマスク領域内のみ
孤立点検出信号７０５を出力するものである。遅延メモ
リ１１１は、縮退画像７０１や走査窓７０３等のタイミ
ングを調整するためのものである。
【００３４】図９（ｃ）に処理例を示すが、９０１は配
線パターン、９０２は配線パターンを膨張したマスク画
像、９０３および９０４は銅残りを示しており、配線パ
ターンに近い銅残り９０３のみを検出するものである。
線パターン、９０２は配線パターンを膨張したマスク画
像、９０３および９０４は銅残りを示しており、配線パ
ターンに近い銅残り９０３のみを検出するものである。
【００３５】（実施例３）以下、本発明の第３の実施例
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
【００３６】図１０（ａ）は本発明の第３の実施例にお
ける構成図を示しており、１１０は２値化手段からの２
値画像、１０４は配線パターンの背景から１画素づづ細
めていく細線化手段、１０７は２値画像を収縮膨張し銅
残り（またはピンホール）を除去する収縮膨張手段、１
０８は収縮膨張手段からの２値画像を任意画素膨張しマ
スク画像１０９を出力する膨張手段、１１２はタイミン
グを調整するための遅延メモリ、１１３は論理積回路か
ら構成され、以下にその動作について説明する。
ける構成図を示しており、１１０は２値化手段からの２
値画像、１０４は配線パターンの背景から１画素づづ細
めていく細線化手段、１０７は２値画像を収縮膨張し銅
残り（またはピンホール）を除去する収縮膨張手段、１
０８は収縮膨張手段からの２値画像を任意画素膨張しマ
スク画像１０９を出力する膨張手段、１１２はタイミン
グを調整するための遅延メモリ、１１３は論理積回路か
ら構成され、以下にその動作について説明する。
【００３７】まず、収縮膨張手段１０７により、２値画
像１１０を収縮膨張し銅残り（またはピンホール）を除
去する。さらに、膨張手段１０８により配線パターンか
らの距離に相当する任意の設定画素膨張しマスク画像１
０９とする。この時、２値画像１１０および収縮膨張さ
れた画像は遅延メモリ１１２でタイミングを調整する。
膨張手段１０８からのマスク画像１０９とタイミング調
整のために遅延させた２値画像とを論理積回路１１３で
論理積をとりマスク領域内の画像のみを次の処理工程で
ある細線化手段１０４に出力する。
像１１０を収縮膨張し銅残り（またはピンホール）を除
去する。さらに、膨張手段１０８により配線パターンか
らの距離に相当する任意の設定画素膨張しマスク画像１
０９とする。この時、２値画像１１０および収縮膨張さ
れた画像は遅延メモリ１１２でタイミングを調整する。
膨張手段１０８からのマスク画像１０９とタイミング調
整のために遅延させた２値画像とを論理積回路１１３で
論理積をとりマスク領域内の画像のみを次の処理工程で
ある細線化手段１０４に出力する。
【００３８】
【発明の効果】以上のように本発明は、第１に２値化さ
れた配線パターンを配線パターンの背景側から１画素づ
つ細める細線化処理を施し、細線化画像を縮退処理によ
り１画素づつ詰めて孤立点とするもので、配線パターン
側を”１”とした場合は、孤立点を銅残りとして検出
し、基材側を”１”とした場合は孤立点をピンホールと
して検出することができるもので、断線によって検出さ
れた端点等の他の欠陥とは区別して検出することができ
る。これは、プリント基板の製造工程を管理する上で重
要なことである。
れた配線パターンを配線パターンの背景側から１画素づ
つ細める細線化処理を施し、細線化画像を縮退処理によ
り１画素づつ詰めて孤立点とするもので、配線パターン
側を”１”とした場合は、孤立点を銅残りとして検出
し、基材側を”１”とした場合は孤立点をピンホールと
して検出することができるもので、断線によって検出さ
れた端点等の他の欠陥とは区別して検出することができ
る。これは、プリント基板の製造工程を管理する上で重
要なことである。
【００３９】第２に、２値画像を収縮膨張し銅残り（ま
たはピンホール）を除去しさらに膨張処理を施しマスク
画像とし、欠陥検出をする際マスク画像と論理積をとり
配線パターンに近い欠陥のみを検出することにより配線
パターンから遠くにある銅残りは電気回路の性能に影響
を与えないために検出をしないようにするものである。
たはピンホール）を除去しさらに膨張処理を施しマスク
画像とし、欠陥検出をする際マスク画像と論理積をとり
配線パターンに近い欠陥のみを検出することにより配線
パターンから遠くにある銅残りは電気回路の性能に影響
を与えないために検出をしないようにするものである。
【００４０】第３に、細線化手段の前処理として２値化
手段からの２値画像を収縮膨張しさらに任意画素膨張し
たものをマスク画像とし、前記マスク画像と元の２値画
像との論理積をとりマスク画像領域以外の銅残り（また
はピンホール）を削除した２値画像で処理することによ
り配線パターンから遠くにある銅残りは電気回路の性能
に影響を与えないために検出をしないようにするもので
ある。
手段からの２値画像を収縮膨張しさらに任意画素膨張し
たものをマスク画像とし、前記マスク画像と元の２値画
像との論理積をとりマスク画像領域以外の銅残り（また
はピンホール）を削除した２値画像で処理することによ
り配線パターンから遠くにある銅残りは電気回路の性能
に影響を与えないために検出をしないようにするもので
ある。
【図１】本発明の第１の実施例における配線パターン検
査装置のブロック結線図
査装置のブロック結線図
【図２】同第１の実施例における配線パターン検査装置
の要部である細線化手段のブロック結線図
の要部である細線化手段のブロック結線図
【図３】同第１の実施例における配線パターン検査装置
の要部である細線化ユニットの詳細ブロック結線図
の要部である細線化ユニットの詳細ブロック結線図
【図４】同第１の実施例における配線パターン検査装置
の要部である縮退手段のブロック結線図
の要部である縮退手段のブロック結線図
【図５】同第１の実施例における配線パターン検査装置
の要部である縮退ユニットの詳細ブロック図
の要部である縮退ユニットの詳細ブロック図
【図６】（ａ）同第１の実施例における配線パターン検
査装置の縮退第１サイクルの判定パターンを示す図 （ｂ）同第１の実施例における配線パターン検査装置の
縮退第２サイクルの判定パターンを示す図 （ｃ）同第１の実施例における配線パターン検査装置の
縮退の詰めるパターンを示した図
査装置の縮退第１サイクルの判定パターンを示す図 （ｂ）同第１の実施例における配線パターン検査装置の
縮退第２サイクルの判定パターンを示す図 （ｃ）同第１の実施例における配線パターン検査装置の
縮退の詰めるパターンを示した図
【図７】（ａ）同第１の実施例における配線パターン検
査装置の欠陥検出手段のブロック結線図 （ｂ）同第１の実施例における配線パターン検査装置の
孤立点検出パターンを示す図
査装置の欠陥検出手段のブロック結線図 （ｂ）同第１の実施例における配線パターン検査装置の
孤立点検出パターンを示す図
【図８】同第１の実施例における配線パターン検査装置
の処理を示す概念図
の処理を示す概念図
【図９】（ａ）本発明の第２の実施例における配線パタ
ーン検査装置のブロック結線図 （ｂ）同第２の実施例における配線パターン検査装置の
要部である欠陥検出手段のブロック結線図 （ｃ）同第２の実施例における配線パターン検査装置の
処理を示す概念図
ーン検査装置のブロック結線図 （ｂ）同第２の実施例における配線パターン検査装置の
要部である欠陥検出手段のブロック結線図 （ｃ）同第２の実施例における配線パターン検査装置の
処理を示す概念図
【図１０】（ａ）本発明の第３の実施例における配線パ
ターン検査装置のブロック結線図 （ｂ）同第３の実施例における配線パターン検査装置の
２値画像を示す図 （ｃ）同第３の実施例における配線パターン検査装置の
論理積後の２値画像を示す図
ターン検査装置のブロック結線図 （ｂ）同第３の実施例における配線パターン検査装置の
２値画像を示す図 （ｃ）同第３の実施例における配線パターン検査装置の
論理積後の２値画像を示す図
１０１ プリント基板 １０２ 画像入力手段 １０３ ２値化手段 １０４ 細線化手段 １０５ 縮退手段 １０６ 欠陥検出手段 １０７ 収縮膨張手段 １０８ 膨張手段 １０９ マスク画像 １１０ ２値画像 １１１ 遅延メモリ １１２ 遅延メモリ １１３ 論理積回路 １１５ 細線化画像 ２０１ ２値画像 ２０２〜２０６ 細線化処理ユニット ２０７ 細線化画像 ３０１ ２値画像 ３０２〜３０５ 細線化サブサイクル ３０６ ラインメモリ ３０７ 走査窓 ３０８ ＬＵＴ（ルックアップテーブル） ３０９ 細線化画像 ４０１ 細線化画像 ４０２〜４０６ 縮退ユニット ４０７ 縮退画像 ５０１ 細線化画像 ５０２〜５０３ 縮退サブサイクル ５０４ 縮退画像 ５０５ ラインメモリ ５０６ 走査窓 ５０７ ＬＵＴ（ルックアップテーブル） ７０１ 縮退画像 ７０２ ラインメモリ ７０３ 走査窓 ７０４ ＬＵＴ（ルックアップテーブル） ７０５ 孤立点検出信号 ８０１ 配線パターン ８０２ 銅残り ８０３ 断線 ８０４ 芯線 ８０５〜８０６ 端点 ８０７ 孤立点 ９０１ 配線パターン ９０２ マスク画像 ９０３〜９０４ 銅残り
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 3/00 Ｇ０６Ｆ 15/62 Ａ (72)発明者 川上 秀彦 神奈川県川崎市多摩区東三田３丁目10番 １号 松下技研株式会社内 (56)参考文献 特開 平３−189782（ＪＰ，Ａ) 特開 昭63−280379（ＪＰ，Ａ) 特開 平３−48707（ＪＰ，Ａ) 特開 昭62−156547（ＪＰ，Ａ) 特開 平３−252876（ＪＰ，Ａ) 特開 昭63−118884（ＪＰ，Ａ) 特開 昭63−8982（ＪＰ，Ａ) 特開 昭63−83881（ＪＰ，Ａ) 特開 平３−53383（ＪＰ，Ａ) 特開 平３−154808（ＪＰ，Ａ) 特公 平７−104955（ＪＰ，Ｂ２)
Claims (3)
- 【請求項１】 プリント基板上に形成された配線パター
ンを光電変換する画像入力手段と、前記画像入力手段か
らの濃淡画像を２値画像に変換する２値化手段と、 配
線パターンの背景側から任意画素細線化する細線化手段
と、前記細線化手段からの細線化画像を任意画素の縮退
により孤立点とする縮退手段と、前記縮退手段からの縮
退画像から孤立点を欠陥として検出する欠陥検出手段と
を具備した配線パターン検査装置。 - 【請求項２】 欠陥検出手段において、２値化手段から
の２値画像を収縮膨張しさらに任意画素膨張したものを
マスク画像としてマスク画像を生成するマスク画像生成
手段と、孤立点を検出する際前記マスク画像と論理積を
とり配線パターンに近い欠陥のみを検出する欠陥検出手
段とを有することを特徴とする請求項１記載の配線パタ
ーン検査装置。 - 【請求項３】 細線化手段の前処理として、２値化手段
からの２値画像を収縮膨張しさらに任意画素膨張したも
のをマスク画像としてマスク画像を生成するマスク画像
生成手段と、前記マスク画像と元の２値画像との論理積
をとりマスク画像領域以外の銅残り，またはピンホール
を削除する論理積手段とを有することを特徴とする請求
項１記載の配線パターン検査装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3265890A JP2737484B2 (ja) | 1991-10-15 | 1991-10-15 | 配線パターン検査装置 |
| US08/219,759 US5459795A (en) | 1991-02-26 | 1994-03-29 | Wiring pattern inspection apparatus for printed circuit board |
| US08/467,442 US5787191A (en) | 1991-02-26 | 1995-06-06 | Wiring pattern inspection apparatus for printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3265890A JP2737484B2 (ja) | 1991-10-15 | 1991-10-15 | 配線パターン検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0618432A JPH0618432A (ja) | 1994-01-25 |
| JP2737484B2 true JP2737484B2 (ja) | 1998-04-08 |
Family
ID=17423525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3265890A Expired - Fee Related JP2737484B2 (ja) | 1991-02-26 | 1991-10-15 | 配線パターン検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737484B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012001793A1 (ja) * | 2010-06-30 | 2012-01-05 | 富士通株式会社 | 画像処理プログラムおよび画像処理装置 |
| CN102721695B (zh) * | 2012-05-18 | 2015-01-07 | 深圳大学 | 一种检测印刷电路板缺陷的方法 |
| US9143674B2 (en) * | 2013-06-13 | 2015-09-22 | Mitutoyo Corporation | Machine vision inspection system and method for performing high-speed focus height measurement operations |
| CN105371888B (zh) * | 2015-11-27 | 2017-11-07 | 航天东方红卫星有限公司 | 一种基于机器视觉的卫星电连接器插接检验系统及方法 |
| CN106569755B (zh) * | 2016-10-26 | 2020-06-05 | 深圳盒子信息科技有限公司 | 一种用于移动支付终端的打印方法及打印装置 |
| CN110285760A (zh) * | 2019-06-27 | 2019-09-27 | 重庆矢崎仪表有限公司 | 一种fpc组装检测系统和方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62156547A (ja) * | 1985-12-27 | 1987-07-11 | Sumitomo Special Metals Co Ltd | 表面欠陥検出方法 |
| JPH0827836B2 (ja) * | 1987-05-13 | 1996-03-21 | 日本電装株式会社 | 穴状欠陥画像の処理装置 |
| JPH0348707A (ja) * | 1989-07-18 | 1991-03-01 | Fujitsu Ltd | プリント板の孔自動抽出装置 |
| JP2554943B2 (ja) * | 1989-12-19 | 1996-11-20 | シャープ株式会社 | 文書画像の傾き検出方法および傾き検出装置 |
-
1991
- 1991-10-15 JP JP3265890A patent/JP2737484B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0618432A (ja) | 1994-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5272763A (en) | Apparatus for inspecting wiring pattern formed on a board | |
| JPH05256796A (ja) | 検査システム | |
| JPS6332666A (ja) | パタ−ン欠陥検出方法 | |
| JP2502875B2 (ja) | 配線パタ―ン検査装置 | |
| JP2737484B2 (ja) | 配線パターン検査装置 | |
| US5459795A (en) | Wiring pattern inspection apparatus for printed circuit board | |
| JP2502854B2 (ja) | 配線パタ―ン検査装置 | |
| JP2710527B2 (ja) | 周期性パターンの検査装置 | |
| JPH06288738A (ja) | 配線パターン検査装置 | |
| JP2819905B2 (ja) | 配線パターン検査装置 | |
| JP2715634B2 (ja) | 配線パターン検査装置 | |
| JP2712803B2 (ja) | 配線パターン検査装置 | |
| JP2524000B2 (ja) | パタ―ン検査装置 | |
| JP2676990B2 (ja) | 配線パターン検査装置 | |
| JPH06288739A (ja) | 配線パターン検査装置 | |
| JP2794924B2 (ja) | 配線パターン検査装置 | |
| JP2529505B2 (ja) | 配線パタ―ン検査装置 | |
| JP2003203218A (ja) | 外観検査装置および方法 | |
| JP2819916B2 (ja) | 配線パターン検査装置 | |
| JP2745763B2 (ja) | 配線パターン検査装置 | |
| JPH06147855A (ja) | 画像検査方法 | |
| JP2850601B2 (ja) | プリント基板パターン検査装置 | |
| JPH0750037B2 (ja) | 配線パターン検査装置 | |
| JPH09288037A (ja) | Ｌｃｄパネルの検査方法 | |
| JP3267372B2 (ja) | パターンマッチング検査におけるマッチングパターン信号生成方法とその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |