JP2715634B2 - 配線パターン検査装置 - Google Patents
配線パターン検査装置Info
- Publication number
- JP2715634B2 JP2715634B2 JP19366190A JP19366190A JP2715634B2 JP 2715634 B2 JP2715634 B2 JP 2715634B2 JP 19366190 A JP19366190 A JP 19366190A JP 19366190 A JP19366190 A JP 19366190A JP 2715634 B2 JP2715634 B2 JP 2715634B2
- Authority
- JP
- Japan
- Prior art keywords
- run length
- connected component
- wiring pattern
- image
- pattern inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Image Analysis (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、プリント基板やホトマスク等における配線
パターンの不良を検査するための配線パターン検査装置
に関するものである。
パターンの不良を検査するための配線パターン検査装置
に関するものである。
従来の技術 従来、プリント基板等の不良の検査は人間による目視
検査に頼っていた。ところが、製品の小型化や軽量化が
進むに連れ、配線パターンの細密化や複雑化がより一層
進んでいる。このような状況の中で、人間が高い検査精
度を保ちつつ非常に細密な配線パターンをしかも長時間
続ける事が難しくなっており、検査の自動化が強く望ま
れている。
検査に頼っていた。ところが、製品の小型化や軽量化が
進むに連れ、配線パターンの細密化や複雑化がより一層
進んでいる。このような状況の中で、人間が高い検査精
度を保ちつつ非常に細密な配線パターンをしかも長時間
続ける事が難しくなっており、検査の自動化が強く望ま
れている。
配線パターンの欠陥検出方式としては、ジョージ エ
ル・シー・サンとアニル・ジェイン（Jorge L.C.Sanz a
nd Anil K.Jain:“Machine-vision techiques for insp
ection of printed wiring boards and thick−filem c
ircuits",Opticl Society of America,Vol.3,No.9,sept
ember,pp1465-1482,1986）らにより数多くの方式が紹介
されており、主にデザインルール法と比較法の２つの方
式に大別することができる。しかし、これらの方法は一
長一短がある。
ル・シー・サンとアニル・ジェイン（Jorge L.C.Sanz a
nd Anil K.Jain:“Machine-vision techiques for insp
ection of printed wiring boards and thick−filem c
ircuits",Opticl Society of America,Vol.3,No.9,sept
ember,pp1465-1482,1986）らにより数多くの方式が紹介
されており、主にデザインルール法と比較法の２つの方
式に大別することができる。しかし、これらの方法は一
長一短がある。
中でも、将来有望で興味深い方式として、ジョナ・マ
ンデビル（Jonr.Mandevile:“Novel method for analys
is of printed circuit images",IBM J.Res.DEVELOP.,V
ol.29,No.1,January,1985）のものがあり、２値化した
画像データを収縮または膨張させたのち細線化し、配線
パターンの欠陥を検出する方法を提案しており、以下に
従来例として説明する。
ンデビル（Jonr.Mandevile:“Novel method for analys
is of printed circuit images",IBM J.Res.DEVELOP.,V
ol.29,No.1,January,1985）のものがあり、２値化した
画像データを収縮または膨張させたのち細線化し、配線
パターンの欠陥を検出する方法を提案しており、以下に
従来例として説明する。
第６図に、欠陥検出の処理の流れを示す。（ａ）〜
（ｄ）は、断線の検出処理を示し、（ｅ）〜（ｈ）はシ
ョートの検出処理を示している。
（ｄ）は、断線の検出処理を示し、（ｅ）〜（ｈ）はシ
ョートの検出処理を示している。
（ａ）は、欠陥を含む画像データを示しており、ｂ点
およびｃ点が線幅異常と断線の致命的欠陥とし、ａ点は
欠陥としないものとしている。第１ステップとして
（ｂ）では、画像の収縮処理（周辺から一画素づつ削り
取る処理）を行う。この処理により、ｂ点の欠陥が断線
となり欠陥を誇張することになる。第２ステップとして
（ｃ）では、細線化処理（一本の線になるまで周辺から
一画素づつ削り取る処理を繰り返す）を行う。これによ
り、配線パターンは一本の線となる。第３ステップとし
（ｄ）では、３×３論理マスクを走査させLUT（ルック
・アップ・テーブル）を参照しながら欠陥検出を行い、
ｂ点およびｃ点が断線として検出できる。さらに端子部
と配線パターンとの接合点も検出している。
およびｃ点が線幅異常と断線の致命的欠陥とし、ａ点は
欠陥としないものとしている。第１ステップとして
（ｂ）では、画像の収縮処理（周辺から一画素づつ削り
取る処理）を行う。この処理により、ｂ点の欠陥が断線
となり欠陥を誇張することになる。第２ステップとして
（ｃ）では、細線化処理（一本の線になるまで周辺から
一画素づつ削り取る処理を繰り返す）を行う。これによ
り、配線パターンは一本の線となる。第３ステップとし
（ｄ）では、３×３論理マスクを走査させLUT（ルック
・アップ・テーブル）を参照しながら欠陥検出を行い、
ｂ点およびｃ点が断線として検出できる。さらに端子部
と配線パターンとの接合点も検出している。
次に、ショートおよび線間異常について（ｅ）〜
（ｈ）の処理の流れに沿って説明する。
（ｈ）の処理の流れに沿って説明する。
（ｅ）は、欠陥を含む画像データを示しており、ｂ点
およびｃ点を線間異常とショートの致命的欠陥とし、ａ
点は欠陥としないものとしている。
およびｃ点を線間異常とショートの致命的欠陥とし、ａ
点は欠陥としないものとしている。
第１ステップとして（ｆ）では、画像の膨張処理（周
辺画素から一画素づつ膨らませる）を行い、これにより
ｂ点がショート状態になる。第２ステップとして（ｇ）
では、細線化処理を行い、一本の線にする。第３ステッ
プとして（ｈ）では、３×３論理マスクを走査させLUT
（ルック・アップ・テーブル）を参照しながら欠陥検出
を行い、ｂ点およびｃ点がＴ分岐としてショートが検出
できる。さらに、端子部と配線パターンとの接合点も検
出している。
辺画素から一画素づつ膨らませる）を行い、これにより
ｂ点がショート状態になる。第２ステップとして（ｇ）
では、細線化処理を行い、一本の線にする。第３ステッ
プとして（ｈ）では、３×３論理マスクを走査させLUT
（ルック・アップ・テーブル）を参照しながら欠陥検出
を行い、ｂ点およびｃ点がＴ分岐としてショートが検出
できる。さらに、端子部と配線パターンとの接合点も検
出している。
以上のようにして、断線や線幅異常およびショートや
線間異常が検出できる。
線間異常が検出できる。
なお、細線化処理・膨張処理および収縮処理等の画像
処理手法については、森俊二、板倉栂子著：“画像認識
の基礎〔Ｉ〕",オーム社に詳しく記載されているので詳
細な説明は省略した。
処理手法については、森俊二、板倉栂子著：“画像認識
の基礎〔Ｉ〕",オーム社に詳しく記載されているので詳
細な説明は省略した。
発明が解決しようとする課題 さて、２値化画像を収縮や膨張し、欠陥を誇張した上
で細線化し３×３の論理マスクを走査し欠陥を検出する
方式について説明した。この方法は、デザインルール法
に基づくもので確実に欠陥が検出できる有望な方法と言
えよう。
で細線化し３×３の論理マスクを走査し欠陥を検出する
方式について説明した。この方法は、デザインルール法
に基づくもので確実に欠陥が検出できる有望な方法と言
えよう。
しかし、この方法は、デザインルール法に基づくもの
で、多層基板のスルーホール部の内層基板におけるクリ
アランスホールなどの検査することはできない。
で、多層基板のスルーホール部の内層基板におけるクリ
アランスホールなどの検査することはできない。
本発明は、上記課題を鑑み簡単な構成で、多層基板の
スルーホール部の内層基板におけるクリアランスホール
などの検査のできる配線パターン検査装置を提供するも
のである。
スルーホール部の内層基板におけるクリアランスホール
などの検査のできる配線パターン検査装置を提供するも
のである。
課題を解決するための手段 上記課題を解決するため本発明の技術的課題は、第１
にプリント基板上に形成された配線パターンを光電変換
する画像入力手段と、前記画像入力手段からの濃淡画像
を２値画像に変換する２値化手段と、 各々の連結成分に対して異なったラベルを割り当てる
ラベリング手段と、前記連結成分毎に走査ライン単位に
ラン長を計数するラン長計数手段と、前記ラン長計数手
段からの計数された画素数を連結成分毎に総和を求め、
予め定めた１つ以上の任意の閾値と比較して欠陥を検出
する判定手段とを設けたものである。
にプリント基板上に形成された配線パターンを光電変換
する画像入力手段と、前記画像入力手段からの濃淡画像
を２値画像に変換する２値化手段と、 各々の連結成分に対して異なったラベルを割り当てる
ラベリング手段と、前記連結成分毎に走査ライン単位に
ラン長を計数するラン長計数手段と、前記ラン長計数手
段からの計数された画素数を連結成分毎に総和を求め、
予め定めた１つ以上の任意の閾値と比較して欠陥を検出
する判定手段とを設けたものである。
第２に、第１の構成手段に加えて判定手段において、
前記連結成分毎に走査ライン単位にラン長と前ラインの
ラン長との差分を予め定めた任意の閾値と比較するよう
にしたものである。
前記連結成分毎に走査ライン単位にラン長と前ラインの
ラン長との差分を予め定めた任意の閾値と比較するよう
にしたものである。
第３に、第１及び第２の構成手段に加え、判定手段に
おいて前記連結成分毎に走査ライン単位にラン長と前ラ
インのラン長との差分をパターン化し、副走査方向に対
する対象性を判定するようにしたものである。
おいて前記連結成分毎に走査ライン単位にラン長と前ラ
インのラン長との差分をパターン化し、副走査方向に対
する対象性を判定するようにしたものである。
作用 本発明は、第１にプリント基板上に形成された配線パ
ターンを２値画像に変換し、各々の連結成分に対して異
なったラベルを割り当てるラベリング処理を施し、連結
成分毎に走査ライン単位にラン長を計数する。計数され
たラン長（画素数）を連結成分毎に総和を求め、予め定
めた１つ以上の任意の閾値と比較して、面積で欠陥を検
出するもので簡便でしかも任意の閾値が複数設定でき
る。
ターンを２値画像に変換し、各々の連結成分に対して異
なったラベルを割り当てるラベリング処理を施し、連結
成分毎に走査ライン単位にラン長を計数する。計数され
たラン長（画素数）を連結成分毎に総和を求め、予め定
めた１つ以上の任意の閾値と比較して、面積で欠陥を検
出するもので簡便でしかも任意の閾値が複数設定でき
る。
第２に、前記連結成分毎に走査ライン単位に現ラン長
と前ラン長との差分を予め定めた任意の閾値と比較する
ことによりクリアランス内の銅残り等の異常を検査する
ことができる。
と前ラン長との差分を予め定めた任意の閾値と比較する
ことによりクリアランス内の銅残り等の異常を検査する
ことができる。
第３に、前記連結成分毎に走査ライン単位に現ラン長
と前ラン長との差分をパターン化し、副走査方向に対す
る対象性を評価することにより、クリアランス内の銅残
り等の異常を検査することができる。
と前ラン長との差分をパターン化し、副走査方向に対す
る対象性を評価することにより、クリアランス内の銅残
り等の異常を検査することができる。
実施例 以下、第１図を参照しながら本発明の第１の実施例に
ついて説明する。
ついて説明する。
第１図は、本発明の配線パターン検査装置の実施例を
示すブロック図である。第１図において、101はプリン
ト基板、102は104のリング状のライトガイドなどの拡散
照明装置と103のCCDカメラのような撮像装置を備えた画
像入力手段、105は濃淡画像を２値画像に変換する２値
化手段、106は各々の連結成分に対して異なったラベル
を割り当てるラベリング手段、107は連結成分毎に走査
ライン単位にラン長を計数するラン長計数手段、108は
ラン長計数手段107からのラン長を通知するためのI/F、
112はCPU109・メモリ110およびI/F 111から構成される
判定手段を示す。
示すブロック図である。第１図において、101はプリン
ト基板、102は104のリング状のライトガイドなどの拡散
照明装置と103のCCDカメラのような撮像装置を備えた画
像入力手段、105は濃淡画像を２値画像に変換する２値
化手段、106は各々の連結成分に対して異なったラベル
を割り当てるラベリング手段、107は連結成分毎に走査
ライン単位にラン長を計数するラン長計数手段、108は
ラン長計数手段107からのラン長を通知するためのI/F、
112はCPU109・メモリ110およびI/F 111から構成される
判定手段を示す。
上記構成において、以下その動作を説明する。
プリント基板101上に形成された配線パターンを、リ
ング状のライトガイド等の拡散照明装置104で照明し、C
CDカメラ（一次元または二次元）などの撮像装置103を
備えた画像入力手段102で濃淡画像として得る。本実施
例では、ラスタスキャンのイメージで以後説明するもの
とし、撮像装置として一次元のCCDカメラを用いた例を
示す。
ング状のライトガイド等の拡散照明装置104で照明し、C
CDカメラ（一次元または二次元）などの撮像装置103を
備えた画像入力手段102で濃淡画像として得る。本実施
例では、ラスタスキャンのイメージで以後説明するもの
とし、撮像装置として一次元のCCDカメラを用いた例を
示す。
画像入力手段102で得られた濃淡画像から背景と配線
パターンとを分離するために、２値化手段105で予め濃
度ヒストグラム等で得られた任意の閾値と比較し２値画
像に変換する。本実施例ではスルーホール部のクリアラ
ンスの検査に限定するために、背景を“1"配線パターン
を“0"に２値化するものとする。ラベリング手段106
は、２値化手段105で得られた２値画像を、各々の連結
成分に対して異なったラベルを割り当てるラベリング処
理を行う。ラン長計数手段107は、ラベリング手段106で
ラベリング処理された画像データを入力し、連結成分毎
に走査ライン単位にラン長を計数し、I/F 108介して判
定手段112に通知される。判定手段112は、CPU109・メモ
リ110・I/F 108,111でコンピュータ・システムを構成し
ている。判定手段106では、ラン長計数手段107で計数さ
れた走査ライン単位のラン長を、I/F 108を介して通知
されソフトウエア処理により連結成分毎に総和を求め、
予め定めた１つ以上の任意の閾値と比較して欠陥を検出
し、欠陥であれば欠陥の種類や座標がI/F 111を介して
外部に通知される。
パターンとを分離するために、２値化手段105で予め濃
度ヒストグラム等で得られた任意の閾値と比較し２値画
像に変換する。本実施例ではスルーホール部のクリアラ
ンスの検査に限定するために、背景を“1"配線パターン
を“0"に２値化するものとする。ラベリング手段106
は、２値化手段105で得られた２値画像を、各々の連結
成分に対して異なったラベルを割り当てるラベリング処
理を行う。ラン長計数手段107は、ラベリング手段106で
ラベリング処理された画像データを入力し、連結成分毎
に走査ライン単位にラン長を計数し、I/F 108介して判
定手段112に通知される。判定手段112は、CPU109・メモ
リ110・I/F 108,111でコンピュータ・システムを構成し
ている。判定手段106では、ラン長計数手段107で計数さ
れた走査ライン単位のラン長を、I/F 108を介して通知
されソフトウエア処理により連結成分毎に総和を求め、
予め定めた１つ以上の任意の閾値と比較して欠陥を検出
し、欠陥であれば欠陥の種類や座標がI/F 111を介して
外部に通知される。
以上の動作を繰り返し、順次行うことによりプリント
基板101の全面について検査することができる。また、
この一連の動作は、ライン同期信号等適当な信号により
同期して行うものである。
基板101の全面について検査することができる。また、
この一連の動作は、ライン同期信号等適当な信号により
同期して行うものである。
次に、ラベリング手段106、ラン長計数手段107および
判定手段112についてさらに詳しく説明する。
判定手段112についてさらに詳しく説明する。
第２図に、ラベリング手段106の詳細ブロック図を示
し、以下に説明する。
し、以下に説明する。
第２図において、202は注目画素、203は注目画素202
の隣接画素領域を示すレジスタ、205はラベル判定、204
はラインメモリから構成される。
の隣接画素領域を示すレジスタ、205はラベル判定、204
はラインメモリから構成される。
ラベル判定205は、２値化手段105からの２値画像201
が入力され、注目画素202が“1"の時、隣接画素領域203
の４画素がまだ何もラベルがついていなければ新しいラ
ベルをつけて206に出力し、隣接画素領域203の４画素に
ラベルがついていれば同じラベルをつけて206に出力す
るものである。注目画素202が“0"の場合は、本実施例
では“0"のラベルをつけるものとする。ただし、隣接画
素領域203で２種類以上の異なったラベルがつけられた
ときは、最も古いラベルをつけると共にフラグ207を立
てるものとする。これは、一般的には、ラベルの同一性
を確保するためにフレームメモリに記憶された画像に対
して少なくとも２回に分けて処理することが多く、隣接
画素領域で異なったラベルがつけられても、２回目の処
理でラベルを付け直すことを行う。しかし、今回はラス
タスキャン方式で処理することを前提にしており、１回
の処理でラベリングするものとし、後段の処理はこのフ
ラグをみてラベルを付け直すと同じ処理を行うものとす
る。また、今回は隣接画素の取りかたを８連結で行った
が、隣接画素領域203のＡ、Ｃ画素を参照するようにす
れば４連結となる。
が入力され、注目画素202が“1"の時、隣接画素領域203
の４画素がまだ何もラベルがついていなければ新しいラ
ベルをつけて206に出力し、隣接画素領域203の４画素に
ラベルがついていれば同じラベルをつけて206に出力す
るものである。注目画素202が“0"の場合は、本実施例
では“0"のラベルをつけるものとする。ただし、隣接画
素領域203で２種類以上の異なったラベルがつけられた
ときは、最も古いラベルをつけると共にフラグ207を立
てるものとする。これは、一般的には、ラベルの同一性
を確保するためにフレームメモリに記憶された画像に対
して少なくとも２回に分けて処理することが多く、隣接
画素領域で異なったラベルがつけられても、２回目の処
理でラベルを付け直すことを行う。しかし、今回はラス
タスキャン方式で処理することを前提にしており、１回
の処理でラベリングするものとし、後段の処理はこのフ
ラグをみてラベルを付け直すと同じ処理を行うものとす
る。また、今回は隣接画素の取りかたを８連結で行った
が、隣接画素領域203のＡ、Ｃ画素を参照するようにす
れば４連結となる。
第３図に、ラン長計数手段107の詳細ブロック図を示
し、以下に説明する。
し、以下に説明する。
第３図において、302は比較器、303は閾値、306はラ
ベルを一時記憶するラベル一時記憶レジスタ、307はラ
ン長計数カウンタ、308はXYアドレスカウンタを示す。
ベルを一時記憶するラベル一時記憶レジスタ、307はラ
ン長計数カウンタ、308はXYアドレスカウンタを示す。
まず、ラベル画像206を、比較器302で任意の閾値303
で比較する。本実施例では、配線パターン部を“0"ラベ
ル値をつけているために、比較器302では“0"以上を検
出するようにする。比較器302の出力304は、連結成分毎
の走査ライン単位のラン長に相当することになる。ラン
長計数カウンタ307では、ラン長信号304をイネーブル信
号として“1"の間の画素クロックをカウントすることに
よりラン長が計数できる。また、ラベル一時記憶レジス
タ306は、ラン長信号304のエッジでラベルをラッチし、
ラン長計数値とともに判定手段に通知する。同様にXYア
ドレスカウンタ308では、ラン長信号304のエッジでXYア
ドレスをラッチし、判定手段112に通知する。また、フ
ラグ遅延回路において、ラン長信号が“1"の間にフラグ
が立てば判定手段112に通知する。
で比較する。本実施例では、配線パターン部を“0"ラベ
ル値をつけているために、比較器302では“0"以上を検
出するようにする。比較器302の出力304は、連結成分毎
の走査ライン単位のラン長に相当することになる。ラン
長計数カウンタ307では、ラン長信号304をイネーブル信
号として“1"の間の画素クロックをカウントすることに
よりラン長が計数できる。また、ラベル一時記憶レジス
タ306は、ラン長信号304のエッジでラベルをラッチし、
ラン長計数値とともに判定手段に通知する。同様にXYア
ドレスカウンタ308では、ラン長信号304のエッジでXYア
ドレスをラッチし、判定手段112に通知する。また、フ
ラグ遅延回路において、ラン長信号が“1"の間にフラグ
が立てば判定手段112に通知する。
判定手段112は、CPU109・メモリ110・I/F 108、111で
コンピュータ・システムを構成している。
コンピュータ・システムを構成している。
第４図に判定手段の処理フローを示し、第５図に欠陥
検出の処理例と演算テーブルの例を示し以下に説明す
る。
検出の処理例と演算テーブルの例を示し以下に説明す
る。
判定手段106では、ラン長計数手段107で計数された走
査ライン単位のラン長を、I/F 108を介して通知され第
４図に示す処理フローに従ってソフトウエア処理され
る。
査ライン単位のラン長を、I/F 108を介して通知され第
４図に示す処理フローに従ってソフトウエア処理され
る。
第１ステップとしてでは、I/F 108を介して通知さ
れるラン長およびXYアドレス（例えば開始アドレス）を
ラベルの連結成分毎に第５図に示すような演算テーブル
を作成する。
れるラン長およびXYアドレス（例えば開始アドレス）を
ラベルの連結成分毎に第５図に示すような演算テーブル
を作成する。
第２ステップとしてでは、ラベルの連結成分毎に演
算テーブルに従ってラン長の総和演算を行う。また、ラ
ンの開始アドレスとラン長をもとに、走査ライン毎にＸ
方向の平均Ｘアドレスを求め、さらに走査ライン分の平
均を求め、Ｘアドレスとする。
算テーブルに従ってラン長の総和演算を行う。また、ラ
ンの開始アドレスとラン長をもとに、走査ライン毎にＸ
方向の平均Ｘアドレスを求め、さらに走査ライン分の平
均を求め、Ｘアドレスとする。
同様に、Ｙ方向の平均を求め、Ｙアドレスとする。
第３ステップとしてとして、予め定めた１つ以上の
任意の閾値と第（１）式のごとく比較する。
任意の閾値と第（１）式のごとく比較する。
T tmin≧総和≧T tmax （T tmin:総和の最小閾値、T tmax:総和の最大閾値を示
す） その結果、閾値の範囲内であれば良品として判断され
る。
す） その結果、閾値の範囲内であれば良品として判断され
る。
次に、第２の実施例は、連結成分毎に走査ライン単位
にラン長と前ラインのラン長との差分を予め定めた任意
の閾値と比較するもので、第４図を用いて以下に説明す
る。
にラン長と前ラインのラン長との差分を予め定めた任意
の閾値と比較するもので、第４図を用いて以下に説明す
る。
第１ステップとしてでは、I/F 108を介して通知さ
れるラン長およびXYアドレス（例えば開始アドレス）を
ラベルの連結成分毎に第５図に示すような演算テーブル
を作成する。
れるラン長およびXYアドレス（例えば開始アドレス）を
ラベルの連結成分毎に第５図に示すような演算テーブル
を作成する。
第２ステップとしてでは、ラベルの連結成分毎に演
算テーブルに従って走査ライン単位にラン長と前ライン
のラン長との差分の演算を行う。
算テーブルに従って走査ライン単位にラン長と前ライン
のラン長との差分の演算を行う。
第３ステップとしてとして、予め定めた１つ以上の
任意の閾値と第（２）式のごとく比較する。
任意の閾値と第（２）式のごとく比較する。
Td≧｜ラン長の差分｜ （Td:ラン長の差分閾値を示す） 次に、第３の実施例は、連結成分毎に走査ライン単位
にラン長と前ラインのラン長との差分をパターン化し、
副走査方向の対象性を判定するもので、第４図を用いて
以下に説明する。
にラン長と前ラインのラン長との差分をパターン化し、
副走査方向の対象性を判定するもので、第４図を用いて
以下に説明する。
第１ステップとしてでは、I/F 108を介して通知さ
れるラン長およびXYアドレス（例えば開始アドレス）を
ラベルの連結成分毎に第５図に示すような演算テーブル
を作成する。
れるラン長およびXYアドレス（例えば開始アドレス）を
ラベルの連結成分毎に第５図に示すような演算テーブル
を作成する。
第２ステップとしてでは、ラベルの連結成分毎に演
算テーブルに従って走査ライン単位にラン長と前ライン
のラン長との差分の演算を行う。
算テーブルに従って走査ライン単位にラン長と前ライン
のラン長との差分の演算を行う。
第３ステップとしてとして、ラン長の差分パターン
が副走査方向に対象かどうかの判定を行う。次に、第５
図を用いて、欠陥の検出例について説明する。
が副走査方向に対象かどうかの判定を行う。次に、第５
図を用いて、欠陥の検出例について説明する。
第５図において、（ａ）は正常なクリアランスを、
（ｂ）および（ｃ）は銅残り503,504のある欠陥例を示
すとともに、下記第１〜第３表に演算テーブルの値を走
査ラインに対応させて示している。
（ｂ）および（ｃ）は銅残り503,504のある欠陥例を示
すとともに、下記第１〜第３表に演算テーブルの値を走
査ラインに対応させて示している。
（ａ）の正常なクリアランスの場合は、ラン長の総和
は76画素で一画素当りの分解能がわかっていれば面積と
して表すことができる。また、ラン長の差分値は、±２
と小さくしかも副走査方向に対して対象となっている。
は76画素で一画素当りの分解能がわかっていれば面積と
して表すことができる。また、ラン長の差分値は、±２
と小さくしかも副走査方向に対して対象となっている。
（ｂ）は、銅残りのある欠陥の一例である。ラン長の
総和も70画素と少なく、ラン長の差分値も副走査方向に
対する対象性を欠いていることがわかる。
総和も70画素と少なく、ラン長の差分値も副走査方向に
対する対象性を欠いていることがわかる。
（ｃ）は、銅残りのある欠陥の一例である。ラン長の
総和は72画素と少なく、ラン長の差分値も差が大きくし
かも副走査方向のに対する対象性にも欠けることがよく
わかる。
総和は72画素と少なく、ラン長の差分値も差が大きくし
かも副走査方向のに対する対象性にも欠けることがよく
わかる。
発明の効果 以上説明したように、連結成分毎にラベリング後走査
ライン単位でラン長を計数し、ラン長の総和つまりクリ
アランス内の面積の大小で欠陥を検出するもので、ラス
タスキャン方式で処理する場合ハードウエアとソフトウ
エアとの機能分割を効率よく行うことができる。（例え
ば、連結成分毎の総画素数をハードウエアで行うことは
ハードウエア規模が大きくなり実用化は困難である。）
また、第２に、前ラインのラン長との差分を予め定めた
任意の閾値と比較するもので、クリアランス内に銅残り
の欠陥があった場合などよく検出できる。
ライン単位でラン長を計数し、ラン長の総和つまりクリ
アランス内の面積の大小で欠陥を検出するもので、ラス
タスキャン方式で処理する場合ハードウエアとソフトウ
エアとの機能分割を効率よく行うことができる。（例え
ば、連結成分毎の総画素数をハードウエアで行うことは
ハードウエア規模が大きくなり実用化は困難である。）
また、第２に、前ラインのラン長との差分を予め定めた
任意の閾値と比較するもので、クリアランス内に銅残り
の欠陥があった場合などよく検出できる。
更に、第３に、前ラインのラン長との差分をパターン
化し、副走査方向に対しての対象性を評価する方法は、
欠陥の特徴がでやすく効果が大きい。
化し、副走査方向に対しての対象性を評価する方法は、
欠陥の特徴がでやすく効果が大きい。
第１図は本発明の実施例における配線パターン検査装置
のブロック結線図、第２図は同装置におけるラベリング
手段の詳細ブロック結線図、第３図は同装置におけるラ
ン長計数手段の詳細ブロック結線図、第４図は同装置の
判定手段の処理フロー図、第５図は欠陥検出例を示した
図、第６図は従来の配線パターン検査装置の処理の状態
を示した図である。 101……プリント基板、102……画像入力手段、103……
撮像装置、105……２値化手段、106……ラベリング手
段、107……ラン長計数手段、112……判定手段、109…
…CPU、110……メモリ、501……クリアランス、503,504
……銅残り。
のブロック結線図、第２図は同装置におけるラベリング
手段の詳細ブロック結線図、第３図は同装置におけるラ
ン長計数手段の詳細ブロック結線図、第４図は同装置の
判定手段の処理フロー図、第５図は欠陥検出例を示した
図、第６図は従来の配線パターン検査装置の処理の状態
を示した図である。 101……プリント基板、102……画像入力手段、103……
撮像装置、105……２値化手段、106……ラベリング手
段、107……ラン長計数手段、112……判定手段、109…
…CPU、110……メモリ、501……クリアランス、503,504
……銅残り。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/70 ３３０Ｊ (72)発明者 川上 秀彦 神奈川県川崎市多摩区東三田３丁目10番 １号 松下技研株式会社内 (56)参考文献 特開 昭55−51307（ＪＰ，Ａ) 特開 昭55−51308（ＪＰ，Ａ) 特開 昭60−97482（ＪＰ，Ａ) 特開 平１−113880（ＪＰ，Ａ) 特開 昭63−236181（ＪＰ，Ａ) 特開 平２−69878（ＪＰ，Ａ) 特開 昭62−77687（ＪＰ，Ａ) 特開 昭61−80473（ＪＰ，Ａ) 特公 平７−113971（ＪＰ，Ｂ２) 特公 平２−9390（ＪＰ，Ｂ２)
Claims (3)
- 【請求項１】プリント基板上に形成された配線パターン
を光電変換する画像入力手段と、 前記画像入力手段からの濃淡画像を２値画像に変換する
２値化手段と、 各々の連結成分に対して異なったラベルを割り当てるラ
ベリング手段と、 前記連結成分毎に走査ライン単位にラン長を計数するラ
ン長計数手段と、 前記ラン長計数手段からの計数された画素数を連結成分
毎に総和を求め、予め定めた１つ以上の任意の閾値と比
較して欠陥を検出する判定手段とを具備した配線パター
ン検査装置。 - 【請求項２】判定手段は、前記連結成分毎に走査ライン
単位にラン長と前ラインのラン長との差分を予め定めた
任意の閾値と比較することを特徴とする請求項１記載の
配線パターン検査装置。 - 【請求項３】判定手段は、前記連結成分毎に走査ライン
単位にラン長と前ラインのラン長との差分をパターン化
し、副走査方向の対象性を判定することを特徴とする請
求項１、又は請求項２いずれか記載の配線パターン検査
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19366190A JP2715634B2 (ja) | 1990-07-20 | 1990-07-20 | 配線パターン検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19366190A JP2715634B2 (ja) | 1990-07-20 | 1990-07-20 | 配線パターン検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0478854A JPH0478854A (ja) | 1992-03-12 |
| JP2715634B2 true JP2715634B2 (ja) | 1998-02-18 |
Family
ID=16311670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19366190A Expired - Fee Related JP2715634B2 (ja) | 1990-07-20 | 1990-07-20 | 配線パターン検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715634B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001075800A1 (fr) * | 2000-03-30 | 2001-10-11 | Kokusai Gijutsu Kaihatsu Kabushiki Kaisha | Dispositif d'inspection de motif |
| JP4008291B2 (ja) | 2002-06-10 | 2007-11-14 | 大日本スクリーン製造株式会社 | パターン検査装置、パターン検査方法およびプログラム |
-
1990
- 1990-07-20 JP JP19366190A patent/JP2715634B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0478854A (ja) | 1992-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2502875B2 (ja) | 配線パタ―ン検査装置 | |
| JP2000348171A (ja) | パターン欠陥検出方法 | |
| JP3560473B2 (ja) | プリント基板の検査装置およびプリント基板の検査方法 | |
| KR101022187B1 (ko) | 기판 검사 장치 | |
| JP2715634B2 (ja) | 配線パターン検査装置 | |
| Hong et al. | Parallel processing machine vision system for bare PCB inspection | |
| JP2737484B2 (ja) | 配線パターン検査装置 | |
| JP2745778B2 (ja) | 配線パターン検査装置 | |
| JP2502854B2 (ja) | 配線パタ―ン検査装置 | |
| JPH06288738A (ja) | 配線パターン検査装置 | |
| JP2712803B2 (ja) | 配線パターン検査装置 | |
| JP2819905B2 (ja) | 配線パターン検査装置 | |
| JPH06288739A (ja) | 配線パターン検査装置 | |
| JP2794924B2 (ja) | 配線パターン検査装置 | |
| JP4474006B2 (ja) | 検査装置 | |
| JP2676990B2 (ja) | 配線パターン検査装置 | |
| JP2529505B2 (ja) | 配線パタ―ン検査装置 | |
| JP2745763B2 (ja) | 配線パターン検査装置 | |
| JP2819916B2 (ja) | 配線パターン検査装置 | |
| Ercal et al. | Context-sensitive filtering in RLE for PCB inspection | |
| JP2000292365A (ja) | 欠陥検出方法および欠陥検出装置 | |
| JP2737467B2 (ja) | 配線パターン検査装置 | |
| JP2003279499A (ja) | パターン検査装置 | |
| JPH0750037B2 (ja) | 配線パターン検査装置 | |
| JPH04184244A (ja) | プリント基板のパターン検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |