CN100401490C - 重测半导体元件的方法 - Google Patents
重测半导体元件的方法 Download PDFInfo
- Publication number
- CN100401490C CN100401490C CNB2004100698166A CN200410069816A CN100401490C CN 100401490 C CN100401490 C CN 100401490C CN B2004100698166 A CNB2004100698166 A CN B2004100698166A CN 200410069816 A CN200410069816 A CN 200410069816A CN 100401490 C CN100401490 C CN 100401490C
- Authority
- CN
- China
- Prior art keywords
- semiconductor element
- tested
- carrier
- semiconductor
- remeasuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明涉及一种重测半导体元件的方法,包含下列步骤:(1)提供第一半导体元件承载器,该承载器内设置有多个已测试过的半导体元件;(2)以取放机台将已测试过的半导体元件自第一半导体元件承载器取出,并依据第一地图的信息将该测试过的半导体元件置放于薄膜架上;其中第一地图具有至少包含半导体元件预定置放于该薄膜架上的位置坐标的半导体元件的信息;(3)将承载半导体元件的薄膜架置于测试机台中,并通过该测试机台及根据第一地图的信息对半导体元件进行重新测试的步骤;(4)将承载半导体元件的薄膜架置放于取放机台中,并通过取放机台及依据测试机台的重新测试结果取出半导体元件,并依其测试结果的等级分类而依序置放于至少第二半导体元件承载器中。
Description
技术领域
本发明涉及一种测试半导体元件的方法,特别是一种重测半导体元件的方法,其可取回已装置于承载器的半导体元件以进行重新测试步骤。
背景技术
晶圆制造完成后,通常需经过封装及测试的流程,再使芯片与印刷电路板(母板)信号连接。其中,封装流程包含切割晶圆(wafer dicing)、黏晶(die attaching)、打线(wire bonding)、封胶(encapsulating)等程序。然而,在晶圆制造或封装过程中有可能会损坏芯片或接错信号路线,也因此经过封装程序后的元件通常需经测试步骤,以判断芯片功能是否正确。
依产品的需求而言,测试阶段可在芯片未封装前,或是芯片封装后进行。如图1所示,一晶圆1置于一薄膜架222(film frame)上,该晶圆具有数个信号独立的芯片10。以一测试机台对该晶圆1进行测试,包括外观检视及信号测试。每个芯片10依序测试完毕后,测试的结果会储存于一晶圆地图(Wafer Map)中。接着,以一取放机台及依据储存于晶圆地图中的测试结果来取出设置于薄膜架222上的芯片10,并接续置放于芯片承载器,如胶片承载盘(Gel Pak)中。一般而言,测试结果可能将芯片10分为两种等级或数种等级,不同等级的芯片容置于不同的承载器中。例如,芯片10的测试结果有两等级,一为合格可出货者,其余为不合格需报废者,则取放机台将依据晶圆地图所储存的测试结果,将取出合格的芯片放置于承载器中,以进行出货;而其它不合格的芯片则留置于薄膜架222上,以续行报废处理步骤。
承上所述,若需对已置入芯片承载器,如胶片承载盘中的芯片重新分等级,例如合格的芯片需再细分成两个不同等级时,因芯片承载器无法置入测试机台中进行测试,则造成芯片报废;或者,当芯片合格率过低时,需进一步取出留置于薄膜架222上原先被判定不合格芯片中较接近合格标准者,以提高芯片合格率,则因测试机台无法对留置于薄膜架222上不规则排列的芯片进行测试,而导致测试灵活性受限。
有鉴于此,如何解决诸如芯片或半导体元件于测试时无法重新测试的限制等相关问题,以提高测试的灵活性及减少产品报废量,实为一重要的课题。
发明内容
有鉴于上述课题,本发明的目的在于克服现有技术的不足与缺陷,提供一种重测半导体元件的方法,用以使置于承载器中的半导体元件能重新被取出以进行测试。
本发明的另一目的是提供一种重测半导体元件的方法,用以使留置于薄膜架上不规则排列的半导体元件可以重新进行测试。
为了达成上述目的,本发明提供一种重测半导体元件的方法,主要包含下列步骤:(1)提供一第一半导体元件承载器,该第一半导体元件承载器内设置有多个已测试过的半导体元件;(2)以一取放机台自该第一半导体元件承载器取出所述的已测试过的半导体元件,并依据一第一地图的信息将所述的测试过的半导体元件置放于一薄膜架上,其中该第一地图具有所述的半导体元件的信息,所述的半导体元件的信息至少包含所述的已测试过半导体元件预定置放于该薄膜架上的位置坐标、尺寸、及第一次测试结果的信息,该预定置放于该薄膜架上的位置坐标经由一计算方式而得到;(3)将承载已测试过半导体元件的该薄膜架置于一测试机台中,且该测试机台根据该第一地图的信息对所述的已测试过半导体元件进行重新测试以得到一重新测试结果;及(4)将承载所述的经重新测试的半导体元件的该薄膜架置放于该取放机台中,且该取放机台根据该重新测试结果取出所述的经重新测试过的半导体元件,并置放于至少一第二半导体元件承载器中。
综上所述,由于取放机台将承载器中已经测试过的半导体元件依序取出,并重新将每一半导体元件置放于一薄膜架上预定的位置,故可使测试机台对重新排列于薄膜架上的半导体元件进行重新测试。借助重新测试的方法,可使半导体元件的测试更为灵活化,亦可减少产品报废数量。
附图说明
图1为一示意图,显示晶圆置放于一薄膜架上的示意图;
图2为一示意图,显示本发明的取放机台可与多种不同型态的承载器配合,并能取出承载器中的芯片,并重新配置于一薄膜架上。
图中符号说明
1晶圆
10芯片
210取放机台
220承载器
221格型承载盘
222、230薄膜架
223具胶片承载盘
224卷带轮
225承载管
226承载盘
具体实施方式
以下将参照相关附图,说明依本发明较佳实施例的重测半导体元件的方法。于此实施例中的半导体元件为一芯片。
首先将一待测物,例如晶圆,贴合于一薄膜架上。晶圆包含复数个芯片,且每一个芯片彼此间信号独立。再者,提供一测试机台并通过测试机台对晶圆的芯片进行第一次测试,以记录测试结果。其中,该晶圆可先切割成复数个芯片再进行测试,或待测试完毕后再将晶圆切割成复数个芯片。
接者,提供一取放机台,该取放机台将测试结果合格的芯片依序自该薄膜架上取出,并依其测试后所判定的等级而分别容置于一第一承载器及第二承载器内中。其中的承载器可为格型承载盘(Waffle Pak)、具胶片承载盘(Gel Pak)、卷带轮(Tape and Reel)、承载管(turb)、或承载托盘(tray)。承上所述,于此实施例中,测试结果将芯片分为三级:A级、B级及C级。A级、B级芯片为可出货的合格品,C级芯片为不合格品。不合格的芯片,即C级芯片,留置于该薄膜架上,而合格的芯片,即A级及B级芯片,依其等级分别置入第一承载器及第二承载器内。
进行一重新测试程序,如测试程序修正后的重新测试以修正测试结果,或是对于不合格的芯片再细分不同的优劣等级。其中,重新测试是对原先已放置于承载器中的合格芯片,或者留置于该薄膜架上的不合格芯片重新测试再分等级。
于本实施例中,第二次测试程序(即重新测试程序)是将合格芯片从两个等级再细分为三个等级。首先,取放机台将第一承载器及第二承载器中所有的合格芯片取出并将其重新置放于另一薄膜架上。承上所述,请参考图2,取放机台210可与多种不同型态的承载器220配合,例如取放机台210将芯片自格型承载盘221中取出,再将所述的芯片重新配置于一薄膜架(即图2中的第一薄膜架230)上,亦即取放机台可将置于一承载器220(即上述的格型承载盘221)上的芯片重新排列置放于另一型态承载器中。同样的是,取放机台210亦可将留置于薄膜架(即图2中的第一薄膜架222)上的芯片重新规则排列至另一(第二)薄膜架230中,即上述的第二薄膜架230。另外,取放机台210将合格芯片置放于第二薄膜架230时,需依照一第一地图的资料,以使该合格芯片置放于特定位置。第一地图至少储存芯片的位置坐标、尺寸、及第一次测试结果等信息,其中所述的芯片坐标位置的计算方式如下:首先定义第二薄膜架230的最大容许区域A。接着,定出区域A的一参考点及其坐标,例如以区域A的左上角为参考点,其坐标为(0,0)。给定合格芯片的尺寸及芯片与芯片之间的最小及最大容许间距范围。求出区域A内所能配置最多芯片的数量。接着由参考点的坐标计算每一个芯片的位置坐标,并将每一芯片的位置坐标或是芯片与芯片对应位置等信息存入第一地图中。
芯片依序放置到第二薄膜架230后,将第二薄膜架230置于一测试机台中。测试机台根据第一地图中每一个芯片的坐标位置或相对参考位置等信息对合格芯片进行重新测试,以使合格芯片区分成三个等级,并将其重新测试结果储存于一第二地图中。芯片重新测试完毕后,将第二薄膜架230再置放回取放机台210中,取放机台210根据第二地图所纪录的测试结果分别取出三种不同等级的合格的芯片,并依其等级分别置放于三个不同的承载器220中,其中承载器220可为格型承载盘221(Waffle Pak)、薄膜架222、具胶片承载盘(Gel Pak)223、卷带轮(Tape and Reel)224、承载管(turb)225、或承载盘226(tray)等。
由于取放机台210将承载器220中已经重新测试过的芯片依序取出,并重新置放每一芯片于一薄膜架上的预定的位置,故可使测试机台对重新排列于薄膜架上的芯片进行重新测试。借助重新测试的方法,可使元件的测试更为灵活化,亦可减少产品报废数量。
虽然本实施例中,测试的元件为芯片,然而任何一种型态的半导体元件,如晶圆级半导体封装(WLCSP)、球门阵列封装体(包含封装体未上焊球者)、导线架型态封装体等,均可通过本发明的方法进行重新测试。
于本实施例的详细说明中所提出的具体的实施例仅为了易于说明本发明的技术内容,而并非将本发明狭义地限制于该实施例,因此,在不超出本发明的精神及权利要求书范围的情况,可作种种变化实施。
Claims (10)
1.一种重测半导体元件的方法,其特征在于,包含:
提供一第一半导体元件承载器,该第一半导体元件承载器内设置有多个已测试过的半导体元件;
以一取放机台自该第一半导体元件承载器取出所述的已测试过的半导体元件,并依据一第一地图的信息将所述的测试过的半导体元件置放于一薄膜架上,其中该第一地图具有所述的半导体元件的信息,所述的半导体元件的信息至少包含所述的已测试过半导体元件预定置放于该薄膜架上的位置坐标、尺寸、及第一次测试结果的信息,该预定置放于该薄膜架上的位置坐标经由一计算方式而得到;
将承载已测试过的半导体元件的该薄膜架置于一测试机台中,且该测试机台根据该第一地图的信息对所述的已测试过的半导体元件进行重新测试以得到一重新测试结果;及
将承载经重新测试的半导体元件的该薄膜架置放于该取放机台中,且该取放机台根据该重新测试结果取出所述的经重新测试过的半导体元件,并置放于至少一第二半导体元件承载器中。
2.如权利要求1所述的重测半导体元件的方法,其中,该计算方式为设定该薄膜架的最大容许区域及其一参考点与该参考点的一坐标,并依据给定合格半导体元件的尺寸及半导体元件与半导体元件之间的最小容许间距及最大容许间距形成的间距范围,以计算该最大容许区域所能配置最多半导体元件的数量,并依据该参考点的坐标,以计算每一个所述的半导体元件的位置坐标或对应位置,并将每一个所述的半导体元件的位置坐标或对应位置存入该第一地图。
3.如权利要求1所述的重测半导体元件的方法,其中,该第一半导体元件承载器选自薄膜架、格型承载盘、具胶片承载盘、卷带轮、承载管或承载托盘其中之一。
4.如权利要求1所述的重测半导体元件的方法,其中,该第二半导体元件承载器选自格型承载盘、具胶片承载盘、卷带轮、承载管或承载托盘其中之一。
5.如权利要求1所述的重测半导体元件的方法,其中,每一个所述的半导体元件为一芯片。
6.如权利要求1所述的重测半导体元件的方法,其中,每一个所述的半导体元件为一晶圆级半导体封装。
7.如权利要求1所述的重测半导体元件的方法,其中,每一个所述的半导体元件为一封装体。
8.如权利要求1所述的重测半导体元件的方法,其中,该取放机台取出所述的经重新测试的半导体元件后,依照所述的经重新测试后半导体元件的合格等级而依序分别置放入不同的第二半导体承载器中。
9.如权利要求1所述的重测半导体元件的方法,其中,该测试机台根据所述的经重新测试后的半导体元件的一重新测试结果,以使合格半导体元件区分成三个等级,并将其重新测试结果储存于一第二地图,且该取放机台根据该第二地图取出所述的经重新测试后的半导体元件。
10.如权利要求1所述的重测半导体元件的方法,其中,所述的已测试过的半导体芯片置放于该薄膜架承载器上的步骤包含:
预定所述的已测试过的半导体元件设在该薄膜架的区域;
定义出该区域的一参考点及该参考点的一坐标;
给定合格半导体元件的尺寸及半导体元件与半导体元件之间的最小容许间距及最大容许间距形成的间距范围;
由所述的合格半导体元件的尺寸及半导体元件与半导体元件之间的最小容许间距及最大容许间距形成的间距范围,求出该区域可容纳的所述的已测试过的半导体元件数量;
由该参考点的坐标求得所述的每一已测试过的半导体元件的坐标;及
记录所述的每一已测试过的半导体元件的坐标于该第一地图中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100698166A CN100401490C (zh) | 2004-07-09 | 2004-07-09 | 重测半导体元件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100698166A CN100401490C (zh) | 2004-07-09 | 2004-07-09 | 重测半导体元件的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1719592A CN1719592A (zh) | 2006-01-11 |
CN100401490C true CN100401490C (zh) | 2008-07-09 |
Family
ID=35931389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100698166A Active CN100401490C (zh) | 2004-07-09 | 2004-07-09 | 重测半导体元件的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100401490C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102467694A (zh) * | 2010-11-12 | 2012-05-23 | 英业达股份有限公司 | 零件检验结果共享方法 |
CN108414910A (zh) * | 2018-02-27 | 2018-08-17 | 上海华岭集成电路技术股份有限公司 | 半导体量产测试中数据标识方法 |
CN109713087B (zh) * | 2018-09-27 | 2020-10-23 | 华为机器有限公司 | 芯片维修方法及设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5764650A (en) * | 1996-08-02 | 1998-06-09 | Micron Technology, Inc. | Intelligent binning for electrically repairable semiconductor chips |
US6268740B1 (en) * | 1998-05-20 | 2001-07-31 | Tokyo Electron Limited | System for testing semiconductor device formed on semiconductor wafer |
JP2001357698A (ja) * | 2000-04-05 | 2001-12-26 | Infineon Technologies Ag | 半導体チップの機能検査用テスト装置 |
CN1337737A (zh) * | 2000-08-03 | 2002-02-27 | 三洋电机株式会社 | 半导体器件的制造方法 |
US20020174391A1 (en) * | 2001-05-18 | 2002-11-21 | Mitsubishi Denki Kabushiki Kaisha | Method of testing semiconductor storage device |
US20030141877A1 (en) * | 2002-01-30 | 2003-07-31 | Williams Randy L. | Broadside compare with retest on fail |
-
2004
- 2004-07-09 CN CNB2004100698166A patent/CN100401490C/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5764650A (en) * | 1996-08-02 | 1998-06-09 | Micron Technology, Inc. | Intelligent binning for electrically repairable semiconductor chips |
US6268740B1 (en) * | 1998-05-20 | 2001-07-31 | Tokyo Electron Limited | System for testing semiconductor device formed on semiconductor wafer |
JP2001357698A (ja) * | 2000-04-05 | 2001-12-26 | Infineon Technologies Ag | 半導体チップの機能検査用テスト装置 |
CN1337737A (zh) * | 2000-08-03 | 2002-02-27 | 三洋电机株式会社 | 半导体器件的制造方法 |
US20020174391A1 (en) * | 2001-05-18 | 2002-11-21 | Mitsubishi Denki Kabushiki Kaisha | Method of testing semiconductor storage device |
US20030141877A1 (en) * | 2002-01-30 | 2003-07-31 | Williams Randy L. | Broadside compare with retest on fail |
Also Published As
Publication number | Publication date |
---|---|
CN1719592A (zh) | 2006-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6078845A (en) | Apparatus for carrying semiconductor devices | |
CN103295035B (zh) | 一种rfid电子标签在线检测方法及装置 | |
CN103021899B (zh) | 半导体产品检测机及其检测方法 | |
US6492187B1 (en) | Method for automatically positioning electronic die within component packages | |
CN101241869B (zh) | 芯片测试分类机 | |
US10388609B2 (en) | Die attach pick error detection | |
CN108807212A (zh) | 晶圆测试方法及晶圆测试装置 | |
CN109686679B (zh) | 制造半导体封装的方法 | |
US20030033101A1 (en) | Sequential unique marking | |
US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
CN110176420A (zh) | 一种芯片map坐标标记方法、装置和封装芯片 | |
JP2006010676A (ja) | 半導体デバイスの再テスト方法 | |
CN100401490C (zh) | 重测半导体元件的方法 | |
US9337111B2 (en) | Apparatus and method to attach a wireless communication device into a semiconductor package | |
CN102683166B (zh) | 封装芯片检测与分类装置 | |
CN108511391A (zh) | 封装基板的分割方法 | |
US20020092622A1 (en) | Die bonder | |
CN112285525B (zh) | 一种晶圆测试方法、系统及计算机可读存储介质 | |
US20030075488A1 (en) | Method and apparatus for sorting semiconductor devices | |
CN113770054B (zh) | 一种存储设备品质等级自动测试挑选装置和方法 | |
CN104505337B (zh) | 一种不规则晶圆的减薄方法 | |
CN104425330A (zh) | 搬运集成电路的方法和结构 | |
CN109814019A (zh) | 一种集成电路机械手测试结果记录方法 | |
JP2001210682A (ja) | 半導体選別装置 | |
KR0124552Y1 (ko) | 웨이퍼링 검사장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |