CN100545659C - 测试芯片座 - Google Patents

测试芯片座 Download PDF

Info

Publication number
CN100545659C
CN100545659C CNB2007101417801A CN200710141780A CN100545659C CN 100545659 C CN100545659 C CN 100545659C CN B2007101417801 A CNB2007101417801 A CN B2007101417801A CN 200710141780 A CN200710141780 A CN 200710141780A CN 100545659 C CN100545659 C CN 100545659C
Authority
CN
China
Prior art keywords
pallet
chip
test
measured target
contact block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007101417801A
Other languages
English (en)
Other versions
CN101131399A (zh
Inventor
大仓喜洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of CN101131399A publication Critical patent/CN101131399A/zh
Application granted granted Critical
Publication of CN100545659C publication Critical patent/CN100545659C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0483Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

一种测试芯片座,包括固定到测试器基板上的接触块,安装到接触块上的托盘,托盘具有将被测目标芯片定位到多个安装位置的凸出部分,以及多个探针,该多个探针的每一个都由接触块保持并接触测试器基板和被测目标芯片,其中当装有多个被测目标芯片的托盘被固定到接触块上时,每一探针与安装在安装位置上的每个被测目标芯片的端子接触。

Description

测试芯片座
相关申请
本申请基于2006年8月21日递交的日本专利申请2006-224650,其全部内容在此引入作为参考。
技术领域
本发明涉及一种测试芯片座。
背景技术
在对如经封装的半导体集成电路这样的芯片的测试过程中,测试芯片座通常被用作连接器,用于将测试系统的测试器基板(tester substrate)与被测目标芯片相连接。
然而,现在还做不到使用自动操作器将被测目标芯片插入测试芯片座并从测试器基板上的芯片座上取下被测目标芯片。因此,在使用测试芯片座来测试芯片电路(chipped circuit)的过程中,将被测目标芯片一一插入芯片测试座或从测试座上拔出被测目标芯片的手工操作导致测试成本提高。
而且,测试器基板的尺寸是有限的,且测试芯片座比被测目标芯片大很多。因此,即使测试器系统可在一个测试器基板上安装多个测试芯片座,一次可测试的芯片数量也是较少的。这也导致芯片电路测试成本的提高。
发明内容
本发明的目的是提供一种测试芯片座,以降低芯片电路的测试成本。
根据本发明,提供一种测试芯片座,包括:固定到测试器基板的接触块;安装到接触块上的托盘,该托盘具有凸出部分,以将被测目标芯片定位到多个安装位置上;和多个探针,每一个探针都由接触块保持并接触测试器基板和被测目标芯片,其中当装有多个被测目标芯片的托盘固定到接触块上时,每个探针与安装在安装位置上的每个被测目标芯片的端子接触。
根据上述测试芯片座,在托盘从接触块上移开的情况下,多个被测目标芯片能够被安装到一个托盘的多个安装位置上并可从该托盘上移走;因此,安装或移走被测目标芯片的过程能通过使用操作器来实现自动化。而且,一个接触块上可以固定多个被测目标芯片;因此,可以在芯片被密集地布置在测试器基板上的情况下测试被测目标芯片。因此,该测试芯片座能够降低芯片电路的测试成本。
上述测试芯片座可以进一步包括形成在托盘上的定位孔,以及形成在接触块上并被插入到定位孔中的导杆。
在这种情况下,当托盘安装到接触块上时,可以通过把导杆插入定位孔而将托盘定位于接触块上。
上述测试芯片座可以进一步包括盖,其用来覆盖安装在托盘上的被测目标芯片以及将托盘固定到接触块上,且托盘可以包括用来插入探针的通孔,每个通孔形成于多个安装位置的每一个上,接触块包括底板、台和弹簧,探针固定到该底板上,探针穿过台且托盘放置在台上,弹簧将该台支承在与底板分离的位置,在台被推向底板的情况下盖可以与底板相连,以及当盖与底板连接时,每一探针都与被测目标芯片的从通孔暴露的端子保持接触。
根据本发明的另一方面,提供了一种测试系统,其固定有根据本发明的上述测试芯片座,该测试系统包括:测试器基板,其能对安装在接触块上的、作为被测目标芯片的磁传感器芯片的信号处理电路进行测试;以及,数据获取装置,其通过测试器基板获取测试结果数据,该测试结果数据代表安装在每个安装位置的被测目标芯片的测试结果。
根据该测试系统,对配备到磁传感器芯片上的信号处理电路进行测试的成本可以被降低。
根据本发明的又一方面,提供一种测试系统,其固定有根据本发明的上述测试芯片座,该测试系统包括:测试器基板;能读出托盘识别数据的读取器;数据获取装置,其通过测试器基板获取测试结果数据,该测试结果数据代表安装在每个安装位置的被测目标芯片的测试结果;以及输出装置,其通过关联识别数据来输出测试结果数据。
根据该测试系统,从测试系统输出的每一被测目标芯片的测试结果数据都能通过与托盘的识别数据进行关联来处理。因此,根据该测试系统,通过使用以这种方式处理过的测试结果数据来控制操作器,对合格被测目标芯片的挑选可以实现自动化。而且,从多个测试系统输出的测试结果数据可以与托盘识别数据相关联,所以当从一个测试系统向另一个测试系统移动被测目标芯片时,可对安装在托盘上的多个被测目标芯片进行操作。因此,根据该测试系统,芯片电路的测试成本可以被进一步降低。
根据本发明的另一方面,提供一种测试芯片的方法,通过使用根据本发明的上述测试系统来测试芯片,该方法包括以下步骤:将被测目标芯片安装到多个安装位置;从托盘处读取识别数据;在装有被测目标芯片的托盘被接触块固定的情况下,获取测试结果数据;通过与识别数据相关联来输出测试结果数据;将托盘从接触块上移走;根据与被移走的托盘的识别数据相关联的测试结果数据,从安装在托盘上的多个被测目标芯片中挑选出合格的芯片。
根据该芯片测试方法,可以通过使用关联了托盘识别数据的测试结果数据来控制操作器,对合格被测目标芯片的挑选可以实现自动化。
根据本发明的再一方面,提供一种测试芯片托盘,作为用于根据本发明的上述被测目标芯片的托盘,所述测试芯片托盘包括:高于被测目标芯片高度的凸出部分,每个凸出部分形成在测试芯片托盘的一主表面上的安装位置中,用于定位被测目标芯片;以及形成在另一主表面上的凹入部分,且其中每个凸出部分都可以放入每个凹入部分中,以将多个测试芯片托盘堆叠起来。
通过使用这种测试芯片托盘,每一个都装有多个被测目标芯片的多个测试芯片托盘可以被堆叠起来并在该条件下进行操作;从而,大量的被测目标芯片能够同时被操作。因此,根据该测试芯片托盘,芯片电路的测试成本能够被进一步降低。
附图说明
图1A是示出根据本发明的实施例的测试芯片座的平面图。图1B是图1A中线B-B处的局部剖视图。图1C和图1D是图1B的局部放大图。
图2A是示出根据本发明的实施例的托盘的平面图。图2B和图2C是托盘的侧视图。图2D是图2C中D部分的放大图。
图3A是示出根据本发明的实施例的接触块的平面图。图3B是图3A中线B-B处的局部剖视图。图3C为图3B中C部分的放大视图。
图4是示出根据本发明的实施例的测试系统的方块图。
图5是示出根据本发明的实施例的测试方法的流程图。
图6为根据本发明的实施例的数据结构示意图,显示了经过磁传感器测试和LSI测试后存储在可移动存储器41内部的数据。
具体实施方式
图1A至图1D示出了根据本发明的测试芯片座的实施例。如图1A、图1B和图1C所示,测试芯片座1至少包含接触块16、托盘11、盖12。接触块16固定在测试器基板28上。用来安装被测目标芯片的托盘11安装在接触块16上,且通过将盖12和接触块16相结合来将托盘11固定到接触块16上,所处状态是托盘11被置于接触块16和盖12之间。
如图2A、图2B和图2C所示,托盘11为平板状,例如由注模树脂形成。多个安装部29形成在托盘11上,每一个安装部能够安装一个被测目标芯片。一个托盘11的安装部29的数量可以人为控制(arbitral),然而,可以通过增加安装部29的数量来提高一次可测试的被测目标芯片的数量。
每一安装部29以由被凸出部分30包围的凹入部分为特征。安装部29的形状被设计为能准确固定被测目标芯片。换句话说,被测目标芯片借助凸出部分30定位于安装部29中。将被测目标芯片定位于安装部29中的凸出部分30可以被形成为配备给每一安装座29的柱或壁。
当将形成托盘11的凸出部分30的面定义为头(正)面(head surface)时,被壁所环绕的凹入部分34形成在尾(反)面(tail surface)。凸出部分30宽松地固定于凹入部分34中,且凹入部分34的形状被设计为:围绕在凹入部分34周缘的壁的边缘的所有周缘都与在下方的托盘11的上表面接触。形成了对应于托盘11的正面和反面的凹入部分和凸出部分,且凸出部分的高度被设计为:在被测目标芯片插入安装部29的状态下被测目标芯片不会从凸出部分30的上表面突出出来。也就是说,凸出部分30的高度被设计为高于被测目标芯片的高度。这样,托盘11可以在装有被测目标芯片的状态下被堆叠起来。同样,通过将正面的凸出部分30的高度(H)设计为小于位于反面的凹入部分34的深度(D),托盘11可以被堆叠起来而在边缘处没有空间。结果,可以防止灰尘附着到被测目标芯片上,该被测目标芯片是被安装在安装部29上并容纳在凹入部分34中的。当多个的托盘11堆叠在一起时,如果没有被测目标芯片安装于最上面的托盘11上,则最上面的托盘11将用作防尘盖。
供后文所述的探针穿过的通孔33形成在凹入部分的底部,该凹入部分形成安装部29。
如图3A、图3B和图3C所示,接触块16包括上底板22和下底板23以及台27。下底板23和上底板22通过多个的螺钉25相互连接并通过插入到通孔17内的螺钉(图中未示出)固定到测试器基板上。台27通过螺钉25固定到上底板22上且通过多个布置在上底板22和台27之间的弹簧26而被支撑在与上底板22保持一定间隔的位置上。
导杆13固定在下底板23上且每一个都穿过上底板22和台27并从接触块16之上和之下突出。导杆13使下底板23、上底板22以及台27定位。同时,导杆13将接触块16定位到测试器基板上且具有将安装到台27上的托盘定位到接触块16上的功能。
如图1A、图1B、图1C所示,盖12将托盘11与接触块16约束在一起并覆盖所有安装在托盘11上的多个被测目标芯片。用来插入导杆13的通孔10形成在盖12上。在导杆13插入到通孔10的状态下,盖12通过两个爪14钩在接触块16上。两个爪14分别借助轴18由盖12来保持,并沿使爪14的末端相互接近的方向被弹簧21推动。当爪的末端钩在上底板22的凸出部分时,盖12和接触块16被弹簧21的弹力连接到一起。当爪14的末端从上底板22的凸出部分释放时,盖12从接触块16上释放。于是,托盘11可以从接触块16上移开。
如图1C、图1D和图3C所示,多个探针24被接触块16保持。更具体的说,用来分别插入探针24的通孔形成在上底板22和台27上。在下底板23上形成的通孔的下侧半径小于上侧半径。在台27上形成的通孔的上侧半径小于下侧半径。由于探针24的两端都是逐渐变细的棍状,所以探针24以悬挂和固定在通孔内壁侧的台阶上的状态而被接触块16保持,所述通孔分别形成在下底板23和台27上。
如图1D所示,探针24包含主体和接触脚,该接触脚插入到主体内且被弹簧(图中未示出)从主体19推向突出方向。当在空的托盘11安装到未固定到测试器基板28上的接触块16的台27上的状态下,盖12连接到接触块16时,台27被托盘11推入上底板22,且探针24从托盘11的安装部29的底侧伸出以及从接触块16的底部伸出。接触块16被固定到测试器基板28上。当被测目标芯片20被安装在托盘11的安装部上时,探针24的两边缘与被测目标芯片20的端子和测试器基板的端子接触。因此,被测目标芯片20和测试器基板28之间彼此电连接。
图4为根据本发明实施例的测试系统。测试系统2由测试器基板28、控制单元36、条形码读出器40、存储控制器38等组成。测试器基板28产生对应于从控制单元36输出的控制信号的测试信号,且测试器基板28是印刷布线基板(printed wiring substrate),用于经过探针24将测试信号输入到被测目标芯片。此外,测试器基板28根据每个被测目标芯片输出的输出信号产生显示了安装部内被测目标芯片测试结果的测试结果数据,以输出到控制单元36。作为数据获取装置的控制单元36由计算机组成,且通过测试器基板28将测试信号输入到被测目标芯片,以获取测试结果数据。条形码读出器40从用于识别托盘11的条形码中读取托盘ID,作为托盘11的识别数据。用于识别托盘11的条形码例如通过将条形码标签39粘贴于托盘11来显示。用于识别托盘11的识别数据也可以是植入在托盘11上的磁数据。控制单元36对每个托盘11将从条形码读出器40获取的托盘ID与从测试器基板28获取的测试结果数据关联起来,以通过存储控制器38将托盘ID和测试结果数据输出到可移动存储器41。
图5为根据本发明实施例的测试方法的流程图。图5所示的测试方法用于测试具有磁传感器、多路复用器(a multiplexer)、AD转换电路、DA转换电路等的磁传感器芯片,该磁传感器芯片作为处于芯片状态下的被测目标芯片。
首先,重复这样一个过程(步骤S101):通过操作器从装有多个磁传感器芯片的传送盘上移动一个磁传感芯片作为被测目标芯片并将该经移动的磁传感芯片安装到测试芯片座1上的托盘11的安装部29上。由于托盘11能被独立操作且托盘11上能够安装多个磁传感芯片,所以通过操作器安装多个磁传感芯片于托盘11上的过程能够实现自动化。
安装部都装有磁传感芯片的所有托盘11被依次堆叠起来,且被堆起来的托盘11被传送到磁测试系统(S102)。此时,由于凸出部分30固定在凹入部分34上,如图2D所示,多个托盘11能够被堆叠在一起而不会倒塌。还有,当托盘11被堆叠起来时,装在安装部29中的磁传感芯片被上方和下方的托盘11封闭。因此,在传送托盘11的过程中磁传感芯片不会掉出来也不会被弄脏。
随后,在磁传感器系统内对每个托盘11读出托盘ID(步骤S102),对安装在托盘11上的多个磁传感器芯片同时执行磁传感器测试(步骤S103)。
磁传感器测试系统在上述测试系统2内配备有磁场发生器。磁场发生器产生一磁场,用于对测试芯片座1所固定的区域内的磁传感器芯片进行测试。由于测试芯片座1可以在托盘11上的小区域内保持多个磁传感器芯片,根据本发明的实施例,磁场发生器的输出能够被减小。在磁传感器测试系统中,测试芯片座1通过螺钉固定在测试器基板28上,其状态是安装托盘11被移走。
操作人员撬开爪14从接触块16上移走盖12,然后将托盘11安放在台27上,以便将从台27上突出的导杆13插入通孔31。在这种状态下,当操作人员将盖12盖到托盘11上以将爪14挂到接触块16上时,托盘11在由导杆13定位的状态下被固定到接触块16上。由于要布置在托盘11上的磁传感器芯片的数量大于要布置在测试器基板28上的接触块16的数量,所以根据本发明的实施例,一次可以测试的磁传感器的数量可以增加。
当磁场发生器在装有测试芯片座1的区域内产生磁场时,输出信号从装在托盘11上的每个磁传感器芯片输出到测试器基板28。测试器基板28产生磁传感器的测试结果数据并将该测试结果数据输出到控制单元36,该测试结果数据对应于从多个磁传感器芯片输入的输出信号。
然后,控制单元36将从测试器基板28获取的磁传感器的测试结果数据与从条形码读出器40获取的托盘ID关联起来,并通过存储控制器38将磁传感器的测试结果数据输出到可移动存储器41(步骤S104)。
当对安装在一个托盘11上的磁传感器芯片的磁传感器测试完成后,将该托盘11从测试芯片座1上移走,然后依次从测试芯片座上移出的多个托盘11以堆叠在一起的状态被输送到LSI(大规模集成电路)测试系统(步骤S105)。
在LSI测试系统中,对每个托盘11,通过条形码读出器40读出托盘ID(步骤S106),且同时执行对托盘11上安装的多个磁传感器芯片的LSI测试(步骤S107)。
LSI测试系统是设计为用于测试LSI的上述测试系统2,该LSI作为一种信号处理电路,包括配备在磁传感器芯片上的多路复用器、AD转换电路、DA转换电路等。在LSI测试系统中,当托盘11固定到接触块16上时,且当测试信号输入到磁场传感器芯片时,输出信号从安装在托盘11上的多个磁传感器芯片的每一个输出到测试器基板28。测试器基板28产生LSI测试结果数据并将LSI测试结果数据输出到控制单元36,该LSI测试结果数据对应于多个磁传感器芯片的输出信号。
然后,控制单元36将从条形码读出器40获取的托盘ID与从测试器基板28获取的LSI测试结果数据关联起来,以通过存储控制器38输出到可移动存储器41(步骤S108)。
图6是当磁传感器测试和LSI测试完成时,记录于可移动存储器41中的数据的例子的示意图。例如,磁传感器测试系统和LSI电路测试系统将磁传感器测试结果数据和LSI测试结果数据与托盘11以及部位ID关联起来,并通过产生和编辑可供操作器使用的数据库的记录,将它们记录到可移动存储器41中,如图6所示。对于托盘11上每个安装部29来说的部位ID是唯一的,且每个托盘11的托盘ID也是唯一的。
当一个托盘11上装有的磁传感器的LSI测试完成时,将该托盘11从测试芯片座上移走。然后,多个移走的托盘11在堆叠在一起的状态下依次送入操作器(步骤S109)。
记录在可移动存储器41中的、对应于多个托盘的磁传感器测试结果数据和LSI测试结果数据被输入到操作器(步骤110)。
操作器具有用来从托盘11上读出托盘ID的条形码读出器、用于传送芯片的机械手和控制单元,该控制单元为每个托盘11和每个安装部29从可移动存储器41获取磁传感器测试结果数据和LSI测试结果数据。
操作器的控制单元获取磁传感器测试结果数据和LSI测试结果数据,其对应于从托盘11上读取的托盘ID且针对一个部位ID。当所获得的磁传感器测试结果数据和LSI测试结果数据都通过测试时(图6中以“1”为通过值的范例),操作器的控制单元将对应于部位ID的、安装部29上安装的磁传感器芯片判断为合格产品。被控制单元所控制的机械手将合格的磁传感器芯片从托盘11传送到合格芯片托盘。不合格磁传感器芯片则被机械手从托盘11传送到不合格芯片托盘。这样,合格磁传感器芯片被分选出来(步骤S111)。
如上所述,根据本发明的实施例,托盘可以被独立地操作。由于多个磁传感器芯片可被安装在托盘11上,通过操作器从托盘11中移走磁传感器芯片和对磁传感器芯片进行分选的过程可以实现自动化。还有,由于从两个测试系统输出的测试结果数据按照每一个待处理的磁传感器芯片而与托盘ID相关联,所以作为被测目标芯片的合格芯片的分选过程可以通过使用经处理的测试结果数据来控制操作器而实现自动化。此外,由于从两个测试系统输出的测试结果数据按照每一个待处理的磁传感器芯片而与托盘ID相关联,所以当在两个测试系统中传送被测目标芯片时,可以在被测目标芯片安装于托盘11的状态下对多个被测目标芯片进行操作。而且,由于托盘11可以在被堆叠起来的状态下进行操作,所以大量的被测目标芯片可以同时被操作。因此,根据上述测试方法,磁传感器芯片的测试成本可以降低。
已经结合优选实施例对本发明参照予以描述。本发明不局限于上述实施例。很显然本领域的技术人员可以做出各种修改、改进、组合的。例如,在测试系统之间或测试系统与操作器之间的测试结果数据的传送可通过代替可移动存储器41的通讯线路或纸张来执行。

Claims (7)

1、一种测试芯片座,包括:
固定到测试器基板上的接触块;
安装到接触块上的托盘,该托盘具有:凸出部分,用于将被测目标芯片定位到多个安装位置上;和
多个探针,每一个探针都由接触块保持并接触测试器基板和被测目标芯片,其中当装有多个被测目标芯片的托盘固定到接触块上时,每个探针都与安装在安装位置上的每个被测目标芯片的端子接触。
2、如权利要求1所述的测试芯片座,还包括:
形成在托盘上的定位孔;及
形成在接触块上并被插入到定位孔中的导杆。
3、如权利要求1所述的测试芯片座,还包括盖,其用来覆盖安装在托盘上的被测目标芯片以及将托盘固定到接触块上;及
其中,托盘包括用来插入探针的通孔,每个通孔形成于多个安装位置的每一个上,
接触块包括底板、台和弹簧,探针固定到该底板上,探针穿过台且托盘放置在台上,弹簧将该台支承在与底板分离的位置,
在台被推向底板的情况下,盖与底板相连,以及
当盖与底板连接时,每个探针都与被测目标芯片的从通孔暴露的端子接触。
4、一种测试系统,其固定有如权利要求1所述的测试芯片座,所述测试系统包括:
测试器基板,其能对安装在接触块上的、作为被测目标芯片的磁传感器芯片的信号处理电路进行测试;以及,数据获取装置,其通过测试器基板获取测试结果数据,该测试结果数据代表安装在每个安装位置的被测目标芯片的测试结果。
5、一种测试系统,其固定有如权利要求1所述的测试芯片座,所述测试系统包括:
测试器基板;
能读出托盘识别数据的读取器;
数据获取装置,其通过测试器基板获取测试结果数据,该测试结果数据代表安装在每个安装位置上的被测目标芯片的测试结果;以及
输出装置,其通过与识别数据相关联来输出测试结果数据。
6、一种测试芯片的方法,通过使用如权利要求5所述的测试系统来测试芯片,该方法包括以下步骤:
将被测目标芯片安装到多个安装位置;
从托盘处读取识别数据;
在装有被测目标芯片的托盘被接触块固定的情况下,获取测试结果数据;
通过与识别数据相关联来输出测试结果数据;
将托盘从接触块上移走;
根据与被移走的托盘的识别数据相关联的测试结果数据,从安装在托盘上的多个被测目标芯片中挑选出合格的芯片。
7、一种测试芯片托盘,用作在如权利要求1所述的测试芯片座中的托盘,所述测试芯片托盘包括:
高于被测目标芯片高度的凸出部分,每个凸出部分形成在测试芯片托盘的一主表面上的安装位置中,用于定位被测目标芯片;以及
形成在另一主表面上的凹入部分,且其中
每个凸出部分都可以放入每个凹入部分中,以将多个测试芯片托盘堆叠起来。
CNB2007101417801A 2006-08-21 2007-08-21 测试芯片座 Expired - Fee Related CN100545659C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006224650A JP4458077B2 (ja) 2006-08-21 2006-08-21 検査用チップソケット
JP224650/06 2006-08-21

Publications (2)

Publication Number Publication Date
CN101131399A CN101131399A (zh) 2008-02-27
CN100545659C true CN100545659C (zh) 2009-09-30

Family

ID=39128743

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101417801A Expired - Fee Related CN100545659C (zh) 2006-08-21 2007-08-21 测试芯片座

Country Status (3)

Country Link
US (1) US7642799B2 (zh)
JP (1) JP4458077B2 (zh)
CN (1) CN100545659C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104880658A (zh) * 2013-07-23 2015-09-02 苏州固锝电子股份有限公司 用于半导体芯片的测试装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101544510B1 (ko) * 2009-03-26 2015-08-13 삼성전자주식회사 무빙 어댑터를 이용하여 프리 사이즈 인서팅이 가능한 패키지 인서트 가이드 및 얼라인 장치
KR101798440B1 (ko) * 2011-03-08 2017-11-16 삼성전자주식회사 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
CN103323486B (zh) * 2013-05-24 2015-04-22 中国科学院电子学研究所 一种高阻值材料的塞贝克系数的测试芯片
CN103323631B (zh) * 2013-06-28 2016-06-15 中国电子科技集团公司第四十研究所 带浮动支架的cqfp封装件老炼测试插座
CN105021848B (zh) * 2014-04-17 2018-06-19 环旭电子股份有限公司 通用测试装置
CN104764909B (zh) * 2015-04-09 2018-06-22 中国计量科学研究院 可用于极低温测量的便捷芯片测试座
EP3292415B1 (en) * 2015-05-07 2020-04-01 Technoprobe S.p.A Testing head having vertical probes, in particular for reduced pitch applications
US9268938B1 (en) 2015-05-22 2016-02-23 Power Fingerprinting Inc. Systems, methods, and apparatuses for intrusion detection and analytics using power characteristics such as side-channel information collection
CN105203943B (zh) * 2015-09-14 2018-03-13 北方智能装备有限公司 一种基于电磁铁驱动的电能表主板检测装置及方法
CN106813888B (zh) * 2015-11-27 2019-01-04 环维电子(上海)有限公司 冲击试验模块及其测试板
CN106872874A (zh) * 2015-12-11 2017-06-20 华大半导体有限公司 一种用于rfid标签芯片集中cp测试方法
US10859609B2 (en) 2016-07-06 2020-12-08 Power Fingerprinting Inc. Methods and apparatuses for characteristic management with side-channel signature analysis
CN107229014B (zh) * 2017-06-30 2023-06-13 深圳赛意法微电子有限公司 芯片测试载具及芯片测试设备
CN109142802B (zh) * 2018-07-23 2021-12-14 南通同洲电子有限责任公司 一种多用途的通讯接口治具
CN110146727B (zh) * 2019-06-13 2021-05-11 浙江优众新材料科技有限公司 一种芯片测试装置
US20230333050A1 (en) * 2022-04-19 2023-10-19 Lg Electronics Inc. Biosensor chip and biosensor cartridges having the same
CN117289115B (zh) * 2023-11-24 2024-02-20 北京国科天迅科技股份有限公司 芯片测试底座生成方法、装置及计算机设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528466A (en) * 1991-11-12 1996-06-18 Sunright Limited Assembly for mounting and cooling a plurality of integrated circuit chips using elastomeric connectors and a lid
JPH05251145A (ja) 1992-03-06 1993-09-28 Nec Corp Soj型icソケット
US5363038A (en) * 1992-08-12 1994-11-08 Fujitsu Limited Method and apparatus for testing an unpopulated chip carrier using a module test card
US6025732A (en) * 1993-07-09 2000-02-15 Aehr Test Systems Reusable die carrier for burn-in and burn-in process
US5604445A (en) * 1994-12-21 1997-02-18 International Business Machines Corporation Apparatus, and corresponding method, for stress testing semiconductor chips
JP2899543B2 (ja) * 1995-06-08 1999-06-02 信越ポリマー株式会社 半導体パッケージ接続用ソケット
JP3226780B2 (ja) * 1996-02-27 2001-11-05 東芝マイクロエレクトロニクス株式会社 半導体装置のテストハンドラ
KR0175268B1 (ko) * 1996-05-10 1999-04-01 김광호 수평 하향식 접속 방식의 베어 칩 테스트 장치
JP3644567B2 (ja) 1997-04-08 2005-04-27 株式会社アドバンテスト ハンドラのトレイ搬送装置
US5955888A (en) * 1997-09-10 1999-09-21 Xilinx, Inc. Apparatus and method for testing ball grid array packaged integrated circuits
US6119255A (en) * 1998-01-21 2000-09-12 Micron Technology, Inc. Testing system for evaluating integrated circuits, a burn-in testing system, and a method for testing an integrated circuit
DE69924152T2 (de) 1998-12-04 2006-04-27 Formfactor, Inc., Livermore Verfahren zum Montieren eines elektronischen Beuteils
JP2001116791A (ja) * 1999-10-20 2001-04-27 Fujitsu Ltd 電子部品試験装置及び電気接続体
KR20050050122A (ko) * 2002-10-09 2005-05-27 엔테그리스, 아이엔씨. 장치 처리 시스템을 위한 고온, 고강도, 착색가능한 물질
US7316573B2 (en) * 2004-10-25 2008-01-08 Intel Corporation Protected socket for integrated circuit devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104880658A (zh) * 2013-07-23 2015-09-02 苏州固锝电子股份有限公司 用于半导体芯片的测试装置
CN104880658B (zh) * 2013-07-23 2018-09-07 苏州固锝电子股份有限公司 用于加速度传感器的测试装置

Also Published As

Publication number Publication date
US7642799B2 (en) 2010-01-05
JP4458077B2 (ja) 2010-04-28
JP2008046094A (ja) 2008-02-28
CN101131399A (zh) 2008-02-27
US20080054925A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
CN100545659C (zh) 测试芯片座
US7535214B2 (en) Apparatus for testing system-in-package devices
US5865319A (en) Automatic test handler system for IC tester
KR100747078B1 (ko) 반송장치 및 전자부품 핸들링 장치
CN1084476C (zh) 半导体器件试验装置及半导体器件试验系统
CN109686679B (zh) 制造半导体封装的方法
US20080252317A1 (en) Apparatus for testing system-in-package devices
CN102284427B (zh) 模块集成电路分选机及模块集成电路分选机的上载方法
CN101821634A (zh) 多部位探针
US7489156B2 (en) Method for testing micro SD devices using test circuits
US7518357B2 (en) Test circuits of an apparatus for testing micro SD devices
US7443190B1 (en) Method for testing micro SD devices using each test circuits
US7489155B2 (en) Method for testing plurality of system-in-package devices using plurality of test circuits
CN101368993B (zh) 测试复数个微数字保密装置的设备
KR100295703B1 (ko) 반도체디바이스시험장치및복수의반도체디바이스시험장치를구비한반도체디바이스시험시스템
CN108663611A (zh) 一种基板测试系统
US7518356B2 (en) Apparatus for testing system-in-package devices
US7545158B2 (en) Method for testing system-in-package devices
US7514914B2 (en) Test circuits of an apparatus for testing system-in-package devices
KR20170000929A (ko) 커스터머 트레이 언로딩 유닛
KR100189180B1 (ko) Ic 테스터용 분리형 핸들러 시스템
JP2656398B2 (ja) Ic搭載用トレイおよびハンドラー装置
CN111381149A (zh) 托盘及包含其的芯片测试装置
KR19980029335A (ko) 수평핸들러의 테스트트레이 고유번호 체크장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090930

Termination date: 20130821