CN101821634A - 多部位探针 - Google Patents
多部位探针 Download PDFInfo
- Publication number
- CN101821634A CN101821634A CN200880111413.XA CN200880111413A CN101821634A CN 101821634 A CN101821634 A CN 101821634A CN 200880111413 A CN200880111413 A CN 200880111413A CN 101821634 A CN101821634 A CN 101821634A
- Authority
- CN
- China
- Prior art keywords
- semiconductor die
- rectangular array
- probe
- conductor
- spacing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000523 sample Substances 0.000 title claims abstract description 135
- 239000004065 semiconductor Substances 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 91
- 239000004020 conductor Substances 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000012360 testing method Methods 0.000 claims description 78
- 238000003825 pressing Methods 0.000 claims description 65
- 238000004806 packaging method and process Methods 0.000 claims description 14
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 abstract description 14
- 239000013078 crystal Substances 0.000 description 12
- 238000005538 encapsulation Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000013100 final test Methods 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000001994 activation Methods 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 101150064138 MAP1 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000036651 mood Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提出用以探测半导体压模的多种探针基板及使用该些探针基板的方法。一方面，提供一种制造方法，该方法包括：在一探针基板上形成第一导体针脚矩阵列及第二导体针脚矩阵列。该第二导体针脚矩阵列与该第一导体针脚是被沿着第一轴的第一间距分开，该第一间距被选择以充分匹配位在一半导体工件的第一半导体压模与第二半导体压模间的第二间距。
Description
技术领域
本发明是有关于一种半导体制程，更详而言之，是关于一种探针测试半导体芯片的系统及方法。
背景技术
现今的集成电路通常包括数千万或上亿晶体管以及其他电路元件，该些晶体管及电路元件以难以想象的复杂排列配置。毫无意外，测试集成电路是保证制作这些装置所需的大量电路元件及无数制造步骤需满足或超出设计规格的关键。在集成电路上通常执行的一种电气测试是在晶圆级执行，该种电气测试涉及使用称为探针系统的专用设备在集成电路的某些区域建立欧姆接触。欧姆接触建立后，该探针系统的测试器以多种方式电性激励该集成电路以测试该集成电路的各种性能。该晶圆被切割成单个芯片及该些芯片被安装进封装件后，针对该些封装用芯片的另一种测试被执行。
常规的探针系统包括探针测试台(prober)，该探针测试台是一设备，该设备被设计成握住一半导体晶圆并将该半导体晶圆步进至各种位置以使该半导体晶圆的单个压模可进入被选择接点与测试器接触。且该探针测试台也是另一设备，该设备典型地执行单个压模的实际电气激励。在一个常规设置中，探针卡被安装至该探针测试台用于建立与该半导体晶圆的欧姆接触。该探针卡包括一叠印刷电路板、半导体芯片封装基板以及探头(probe head)。该印刷电路板握住该探针基板，并用以在该半导体晶圆的集成电路上执行相对低速测试。该探针基板与半导体芯片封装基板的设计相似。该探针基板典型地包括一导体针脚合集，该些导体针脚突出而远离该基板，用在与该晶圆的半导体压模上的区域建立欧姆接触。
探针基板的一个常规变型包括一针脚阵列，该针脚阵列不仅能接触集成电路的外围区域而且能接触集成电路的内部区域，例如覆晶型集成电路的焊锡凸块。探针基板的另一个常规变型包括至少二导体针脚集合，该些导体针脚被典型地配置成接触集成电路外围而不是其内部区域。该常规的单一阵列探针基板被限制在每次仅探测单一半导体压模。该常规的双位探针基板能多位探测，但仅针对集成电路的外围区域。
常规探针系统的附加缺点是常规探针堆叠印刷电路板的低速能力。因此，在晶圆测试级别，仅相对低速测试可被执行。可识别将致使给定的压模成为废品的故障及瑕疵的其他型态的高速测试必须等候最终封装测试压模。因此，经常有事例，在该些事例中半导体晶圆上的至少一压模具有瑕疵，该些瑕疵在晶圆级测试期间保持隐藏，仅在封装后的最终测试期间得以显露。在该些事例中，另外有瑕疵压模在此些瑕疵被发现的前仍然经历切割、封装及封装级测试。在制造周期内，如果产率限制的瑕疵能被早点发现，则制造及测试成本可被降低。
本发明旨在克服或降低上述缺点的至少一个的影响。
发明内容
依据本发明的一态样，提出一种制造方法，该方法包括在一探针基板上形成第一导体针脚矩阵列及第二导体针脚矩阵列。该第二导体针脚矩阵列与第一导体针脚矩阵列通过一沿着第一轴的第一间距分开，该第一间距被选择以充分匹配位于半导体工件的第一半导体压模与第二半导体压模间的第二间距。
依据本发明的另一态样，提出一种方法，该方法包括使具有多个半导体压模的半导体工件的第一对半导体压模与探针基板接触，该探针基板具有第一导体针脚矩阵列及第二导体针脚矩阵列，并通过沿着第一轴的第一间距将该第二导体针脚矩阵列与该第一导体针脚矩阵列分离，该第一间距被选择以充分匹配位于半导体工件的第一半导体压模与第二半导体压模之间的第二间距；以及在该第一对半导体压模上执行电气探针测试。
依据本发明的另一态样，提出一种装置，该装置包括探针基板，该探针基板包括第一导体针脚矩阵列及第二导体针脚矩阵列。该第二导体针脚矩阵列与第一导体针脚矩阵列通过一沿着第一轴的第一间距分开，该第一间距被选择以充分匹配位于半导体工件的第一半导体压模与第二半导体压模之间的第二间距。
附图说明
经阅读以下详细描述及参考图式，本发明的上述及其他优点将变得明了：
图1是集成电路探针卡堆叠的典型实施例的分解立体图，其适合半导体工件或晶圆的垂直电气探测；
图2是探针基板的典型实施例的平面图；
图3是一平面图，其描绘用于产生探针基板的典型布局的半导体芯片封装基板的典型布局；
图4是探针基板的另一典型实施例的平面图；
图5是半导体晶圆平面及该半导体晶圆的一些典型探针测试示图；以及
图6是多位探针测试的典型方法流程图。
具体实施方式
在上述图式中，在一个以上的图式中出现的相同元件参考数字通常重复。现参考该些图式，特别是图1，其显示集成电路探针卡堆叠10的典型实施例的分解立体图，该堆叠10适合半导体工件或晶圆20的垂直电气探测。该晶圆20包括多个集成电路或半导体压模，该些集成电路或半导体晶圆中的二者被标记为25、27。该半导体工件20可由硅、锗或其他半导体材料组成。如需要，该晶圆20可被配置成绝缘体上半导体(SOI)晶圆。该晶圆20的压模例如压模25、27可为集成电路，其具有处理器、专用集成电路、存储设备等的作用。该压模25、27被某一间距P0分开，该间距P0被沿着平行于坐标系统29的Y轴的轴测量。该堆叠10包括探针基板30、印刷电路板40、安装支架50以及探头60。
该探针基板30被提供具有一对矩阵型针脚阵列80及90。该对矩阵型针脚阵列80及90被沿着平行于该Y轴的轴测量的间距P1分开。随后将说明该间距P1的意义。如下详述，该探针基板30及该伴随的针脚阵列80及90可被用以一次探针测试两个半导体压模，例如压模25及27。由于该针脚阵列80及90是矩阵型，该探针基板30致能的双位垂直电气探测不仅仅只针对外围芯片区域。该探针基板30被显示从该印刷电路板100分解。当该堆叠10被完全装配时，该探针基板30坐落在该印刷电路板100。更详而言之，该探针基板30可座落在印刷电路板100上的连接垫区域110，该印刷电路板100具有互连阵列120，该互连阵列120可由多个焊锡凸块130或其他类型互连结构组成。该探针基板30具有相应的多个互连结构，该些互连结构在图1中未显示，但与该连接垫区域110上的互连阵列120相连接。为电性连接该互连阵列120，该探针基板30可被配置成针脚矩阵、球状矩阵、板状矩阵或所需的任何其他类型的互连结构。
可提供具有至少一所谓的POGO垫140及150的该印刷电路板100，该POGO垫包括多个向上突出凸块或其他导体结构，其被设计成与一设备电性连接，该设备例如被虚线框160图示的测试器。该POGO垫140及150位在相反于该探针基板30位置的该印刷电路板100上的一侧面170，因此以虚线表示。该POGO垫140及150的数量及位置可变化以适应别的该探针基板30、半导体晶圆20及测试器160的需求。可提供具有多个导体结构或轨迹180的印刷电路板100，该些结构或轨迹180将POGO垫150电性连接至连接垫110，因而电性连接至该探针基板30。该POGO垫150同样可通过多个导体结构190电性连接至探针基板30。该些轨迹180及190可位在该印刷电路板上、印刷电路板内或同时位在该引述电路板上及印刷电路板内。该些轨迹180及190的数量及布局受设计灵活性支配。
该测试器160可包括界面200，该界面用于接触该POGO垫140及150。需了解图1并未被成比例绘制，因此，该测试器160实际上可大于该印刷电路板100。多种设备可被用作该测试器160。典型系统包括例如Teradyne公司提供的Ultraflex以及Agilent提供的Pinscale。
若需要，包括轨迹180及190的印刷电路板100可被设计成以低于单个半导体压模25及27的本地时钟速度的速度执行晶圆级测试。这样看来，双位全矩阵探测可被执行。然而，通过裁剪该印刷电路板100以具有载板及探针卡属性来获得附加利益。这样，该印刷电路板100及探针基板30可用在以单个半导体压模25及27的本地时钟速度或非常接近该本地时钟速度执行探针测试。如本文先前技术所提及，常规垂直探针测试是通过使用为低时钟速度测试整装好的印刷电路板执行。因此，由本地达到约2.0GHz的压模组成的晶圆可被在该速度的某一小部分例如200至300MHz常规地探测。因此，高速测试需等候该压模25及27切割及最终封装。由于不得不等到封装测试，制造商需经常不经意地在压模上消耗处理资源，使该压模最终成为瑕疵品。通过配置各种用于高速信息传递的导体轨迹180及190以及直接安装该探针基板30至该印刷电路板100而无需任何中介板、卡等即可将载板/探针卡特性构建在该印刷电路板100内。
该安装支架50可通过螺丝、黏合剂、焊锡或其他已知固定技术连接至该印刷电路板100。该安装支架50可由已知的塑料、陶瓷等组成。该安装支架50包括空间120，该空间120是按照容纳该探头60的尺寸制造。此外，该安装支架50包括开口220，该开口220被设计成当该安装支架50座落在该印刷电路板100上时针脚阵列80及90能够突出穿过。
该探头60被配置成盘状结构以保护该探针基板30。该探头60可通过螺丝、黏合剂、焊锡或其他已知固定技术连接至该印刷电路板100。该探头60可由已知的塑料、陶瓷等组成。探头60内具有一对开口240及250。该些开口240及250被裁剪并被间距P2隔开以匹配该探针基板30的针脚阵列80及90之间的间距P1。因此，当装配时，该探头60被安置在该空间210内，该针脚阵列80及90分别突出穿过该开口240及250。
为执行探针测试，该晶圆20及堆叠10均座落在一探针测试台(prober)，该探针测试台由虚线框260图示。该探针测试台260包括可移动夹具270，该晶圆20是座落在该夹具270上。典型地，该夹具270可在一平面移动，该平面例如为X-Y轴表示的平面。该夹具270可沿着给定的轴例如Y轴按间距P3为增量移动或步进。一个步进移动后，该夹具270的位置以虚线椭圆280表示。该夹具270的步进间距P3可等于或大于该压模间距P0。该探针基板30的针脚阵列80及90之间的间距P1被有利地选择以匹配该夹具270的步进间距P3。因此，典型地，在一固定位置，该探针测试台260可操作以接收该探针堆叠10。随着该堆叠10栓牢在该探针测试台260，该探测器160平行于Z轴向下移动以接触该些POGO垫140及150，且该夹具270平行于Z轴向上移动直至该晶圆20接触该些针脚阵列80及90。在测试期间，该夹具270被步进至不同的压模。多种设备可被用作为该探针测试台260。在一典型实施例中，Tokyo电子型号P-12XL被使用。需了解图1并未被成比例绘制，因此，该探针测试台260可大于该晶圆20。
该堆叠10的个元件被描绘成盘状。然而，熟悉此技艺者将完全了解圆形以外的形状也可被用作印刷电路板100、探头60及安装支架50。
通过参考图2可了解该探针基板30的另外细节，图2是俯视图。该基板30可为有机、陶瓷等。若为有机，该基板可被制造成为标准核心、薄核心或无心，并由已知的环氧树脂及填充料等组成。若为陶瓷，该基板30可由已知的陶瓷材料配置。如上提及的结合图1的详述，该些针脚阵列80及90可被间距P1间隔开，该间距P1被设计成匹配图1所示的夹具270的步进间距P3。
仍然参考图2，该针脚阵列80包括由黑点290表示的针脚矩阵列，该些黑点290被排列在连接区域300。本说明提到的该术语“矩阵阵列”是为了表示针脚排列，该排列不但适合在衔接集成电路的中间位置而且适合衔接集成电路的外围位置。该矩阵列可包括行及列，行及列在数量上可以相等或不等，在阵列中的每一位置上可以包括或不包括一针脚。该些针脚290可由多种导体材料例如金、铜、银、铝、铂、钽、镍或者其混合物等组成。该连接区域300可被大体上同样地配置成用作覆晶安装集成电路类型的连接区域。例如，该连接区域可包括多个焊锡结构，该些针脚290分别连接至该些焊锡结构。的确，该探针基板30的操作性目标为尽可能接近地模仿适合在与图1所描绘的半导体晶圆20的半导体压模25及2一起使用的半导体压模封装基板的电性能压模。大多数半导体芯片封装基板包括数个电容以及用以滤波或用在其它需求的器件。因此，该探针基板30及其针脚阵列80可被提供具有电路系统305，该电路系统305包括多个被动器件310及互连结构320。该互连结构320可包括多个互连或导体轨迹，其中一对互连或导体轨迹被标示为330。该些导体轨迹330可包括如图2所描绘的表面放置轨迹。同样，导体结构及互连是放置在基板30本体内，因此，在图2中未显示该些导体结构及互连。又，应当指出的是该互连结构320及被动器件310是用来尽可能接近地模仿用在半导体芯片的封装基板的电性能。该些被动器件310可包括电容、电感、电阻或其他类型器件。该些轨迹330可由多种导体材料，例如金、铜、银、铝、铂、钽、镍或者其混合物等组成。
该针脚阵列90同样包括多个针脚，该些针脚由以矩阵状样子排列在连接区域350上的黑点340表示。与该针脚阵列80类似，该针脚阵列90被提供具有电路系统355，该电路系统355包括多个被动器件360，该些被动器件360通过互连结构370方式连接至该些针脚340以及基板30的其他区域。该互连结构370包括多个导体轨迹，其中一对导体轨迹被标示为380，该对导体轨迹380与互连结构320的导体轨迹310大体相同。
现参考图3，以了解产生图2所描绘的探针基板布局的典型方法。图3为二半导体芯片封装基板的布局390及400的俯视图。该布局390的设计包括基板410、具有多个连接位置430的连接区域420、多个被动器件440及具有至少一导体轨迹460的互连结构450。该布局390不像半导体芯片封装基板的典型布局，该半导体芯片封装基板反而被用作常规的垂直探针测试用的单一位置探针基板。
该布局400同样包括用在基板470以及包括多个凸块位置490的连接区域480的设计。亦提供多个被动器件500及具有多个轨迹520的互连结构510。该二布局390及400可被看作为基本上镜像复制。为制作图2所描绘的探针基板30的布局，该二布局390及400如箭头530及540所表示被合并成制作在单一基板上的单一布局，该单一基板例如为基板30具有用以对互连结构450及510产生最小破坏的目标。在本发明的其他地方，较佳地以此种方式设计该探针基板30，亦即包括该针脚阵列80的电路及包括该针脚阵列90的电路的电性能尽可能接近地模仿二封装基板的实际电性能。
在上述说明的实施例中，该探针基板30的该些针脚阵列80及90被沿着任意选择的Y轴对齐，该Y轴大体上平行于该探针基板的一个边。然而，有可能使用针脚阵列的差分对齐，因此，例如同时探测可在半导体压模上执行，该些半导体压模位于晶圆上错开的相对位置。在这点上，图4描绘探针基板30’的的另一典型实施例。该探针基板30’被提供具有各自的针脚阵列80’及90’，该些针脚阵列80’及90’错开一水平距离P4及垂直距离P5。该水平距离P4沿着X轴，该垂直距离P5沿着Y轴。该术语“垂直”及“水平”确定为任意的。该探针基板30’可由相同材料组成，并具有本发明其他地方大体描述的其他所揭实施例相同的结构。该些针脚阵列80’及90’可被形成在各自的连接区域550及560，针脚阵列80’及90’可包括各自多个针脚570及580。该针脚阵列80’可通过互连结构600方式连接至电路系统585，该电路系统585包括多个被动器件590及其他电子结构，该互连结构600包括多个轨迹，该些轨迹中的二轨迹被标示为610。该针脚阵列90’同样被提供具有电路系统615，该电路系统615具有多个被动器件620及包括至少一轨迹640的互连结构630。
如其他所揭示的实施例，该探针基板30’被设计成模仿二半导体芯片封装基板的电性能，并同时具有图4所揭示的错开的布局。该些间距P4及P5可设计成匹配给定晶圆上的二半导体压模的错开距离，该晶圆例如为图1所描绘的晶圆20，或匹配图1所描绘的探针设备夹具270的步进移动间距。另外，该些间距P4及P5可相等或不等。
图5是典型半导体晶圆650的俯视图。该半导体晶圆包括多个压模。一些压模被分别标示为660、670、680、690、700、710及715。该些压模660、670、680及690位于压模的列720。该些压模700及710同样位于压模的列730。压模715位于压模列740。图1及图2所描绘类型的探针基板设计可被用在同时探测不同模型下的半导体压模。例如，依据间距P1及P3(见图1)，列720内的压模660及670可被同时探测，接着压模680及690被同时探测，对于列720如此等等。如果该些间距P1及P3大于邻近压模，则压模660及680可被同时探测，接着压模670及690被同时探测，对应列720如此等等。其他列730及740等等也是如此。因此，探针基板30(见图1及图2)可被以此种沿着正交方向配置压模的方式确定方向，例如压模660及670及其他平行于该二压模660及670的压模可被同时探测或至少在大体相同的位置具有探测位置。
如果该探针基板以错开设计形式配置，那么正如图4所示的基板30’情况一样，压模660及700可被同时探测，接着是压模710及715同时被探测，对在剩余压模如此等等。另，与该些探针卡30或30’连接的设备的可用步进间距一样，该晶圆650上的压模被探测的精确顺序将依赖诸如图2及图4所揭示的间距P1、P4及P5。
图6是使用本发明所揭示的利用多位探测基板及配置探针堆叠的增强型载板的测试及制造的范例方法流程图。在步骤750，晶圆被装入探针测试台。例如，图1所揭示的半导体晶圆20可被装入该范例的探针测试台260。接着在步骤760，本发明所揭类型的该探针卡堆叠，例如堆叠10，被装装在该探针测试台上。在步骤770，测试器，例如图1所示的测试器160，进入与该探针卡堆叠衔接的状态。在这一点上，或先前所要求，可选择该探针测试的速度级别(如步骤780所指)。例如，该探针测试速度级别可被选择至HIGH，该HIGH速度级别是相当在或接近该晶圆上的集成电路的本地时钟速度。例如，图1所示的晶圆20的压模可具有某一设计本地时钟速度2.0GHz。该2.0GHz数字仅仅为一范例。依据该晶圆20，该晶圆上的压模可具有一本地时钟速度范围，在该范围内某些压模时钟大大高于其他压模时钟。可选择地，该探针测试速度级别可被选择至LOW，该LOW级别是处在某一低于该晶圆上的压模的本地时钟速度的级别。该所需的测试速度级别被输入的该测试器的控制系统。需了解多个压模可在其各自的本地时钟速度测试。接着，如步骤790所示，该测试器作出执行high级别或low级别的决定。如果选择high速度级别，则在步骤800，在该晶圆上执行高速多位测试以识别该晶圆的一组已经好的压模。该高速多位测试包括多种不同类型电子测试，该些电子测试是被执行在该晶圆的压模上。测试例子包括：扫描、扫描链、可编程逻辑、输入/输出XOR、数模转换、内部回路侦测、通用串行总线、PCI表示、及串行ATA，举这几个例子来说该些测试。测试的数量及类型将依赖晶圆上的压模及该测试器及探针测试台的能力。随着一组好的压模被识别，该晶圆可被切割且该些好的压模从瑕疵压模分离。如步骤810所示，该些已知好的压模被封装。这里的益处为仅那些经高速测试识别为已知好的压模经受封装及最终测试。与封装及最终测试瑕疵压模有关的材料及劳动力成本将被节省。接着，如步骤820所示，该封装的已知好的压模可经受至少一封装测试，该些封装测试例如为操作系统测试、电力短缺测试、扫描及I/O XOR测试。如上所述，该封装测试仅可在先前识别出的一组已知好压模上执行。
另一方面，在步骤790，如果该测试器被安排进行低速测试，则在步骤830在该晶圆上执行低速多位测试以识别该晶圆的一组已经好的压模。这里，一些典型测试可例如包括：扫描、扫描链、可编程逻辑、输入/输出XOR，举这几个例子来说该些测试。在步骤830识别出的该组已知好压模可包括某些实际上有瑕疵但不能仅以使用低速测试识别的压模。接着如步骤840所示，在步骤830通过该低速测试识别出的该组已经好压模被切割及封装。最后，在步骤850该封装的已经好压模可经受最终封装测试。尽管该些步骤830、840及850被依序执行，通过使用该多位矩阵阵列探针基板可取得显着效率，该多位矩阵阵列探针基板能够在半导体晶圆的各个压模上进行有效的探针测试。
本发明所揭示的探针基板30及30’被提供具有二针脚阵列80及90或80’及90’。然而，熟习此技艺者将领会到本发明所揭示的探针基板30及30’的任何实施例可被提供具有至少二针脚阵列，使两组以上的压模可被探测。
尽管本发明可容许各种修改及替换形式，以图示方式显示具体实施例，并在本发明中详细说明该些具体实施例，然而，需了解本发明并非被限制在所揭示的特定形式，相反，本发明涵盖所有修改、相等物及替换，该些修改、相等物及替换落入随后的权利要求书所述的本发明的精神及范围内。
Claims (23)
1.一种制造方法，包括：
在一探针基板上形成第一导体针脚矩阵列；
在该探针基板上形成第二导体针脚矩阵列；以及
该第二导体针脚矩阵列与该第一导体针脚矩阵列通过沿着第一轴的第一间距分开，该第一间距被选择以充分匹配位于半导体工件的第一半导体压模与第二半导体压模之间的第二间距。
2.如权利要求1所述的方法，包括在该探针基板上形成第一电路系统，该第一电路系统电性连接至该第一导体针脚矩阵列，以及在该探针基板上形成第二电路系统，该第二电路系统电性连接至该第二导体针脚矩阵列，该第一电路系统具有第一布局，该第一布局提供适于该第一半导体压模的封装基板的电气特性，该第二电路系统具有第二布局，该第二布局提供适于该第二半导体压模的封装基板的电气特性。
3.如权利要求2所述的方法，其特征在于，形成该第一电路系统的该步骤包括形成多个第一被动器件及多个第一互连，形成该第二电路系统的该步骤包括形成多个第二被动器件及多个第二互连。
4.如权利要求1所述的方法，其特征在于，该第一及第二导体针脚矩阵列被形成以便在通过沿着第二轴的第三间距将该第二导体针脚矩阵列与该第一导体针脚矩阵列分开，该第三间距被选择以充分匹配位于该半导体工件的该第一半导体压模与该第二半导体压模之间的第四间距。
5.如权利要求1所述的方法，包括连接该探针基板至一印刷电路板。
6.如权利要求5所述的方法，包括连接该印刷电路板至一探针测试台。
7.如权利要求1所述的方法，包括在该探针基板上形成第三导体针脚矩阵列。
8.一种方法，包括：
将具有多个半导体压模的半导体工件的第一对半导体压模与探针基板接触，在该探针基板上具有第一导体针脚矩阵列及第二导体针脚矩阵列，通过沿着第一轴的第一间距将该第二导体针脚矩阵列与该第一导体针脚矩阵列分离，该第一间距被选择以充分匹配位于该半导体工件的第一对半导体压模的半导体压模之间的第二间距；以及
在该第一对半导体压模上执行电气探针测试。
9.如权利要求8所述的方法，其特征在于，该第一对半导体压模中的一个具有第一本地时钟速度，该第一对半导体压模中的另一个具有第二本地时钟速度，该方法包括连接该探针基板至一印刷电路板，该印刷电路板具有适于在该第一对半导体压模各自本地时钟速度探针测试该第一对半导体压模的半导体压模的电路。
10.如权利要求8所述的方法，包括该半导体工件的其他对半导体压模与该探针基板接触，以及在该其他对半导体压模上执行电气探针测试。
11.如权利要求8所述的方法，包括使用这些对半导体压模的电气探针测试结果来识别该半导体工件的任何已知好压模。
12.如权利要求11所述的方法，包括将该已知好压模置入半导体芯片封装中。
13.如权利要求12所述的方法，包括在该已知好压模上执行电气测试。
14.如权利要求8所述的方法，其特征在于，该探针基板包括第三导体针脚矩阵列，该方法包括以该第三导体针脚矩阵列在该多个半导体压模的另一个上执行电气探针测试。
15.一种装置，包括：
探针基板，其具有第一导体针脚矩阵列及第二导体针脚矩阵列；以及
其中该第二导体针脚矩阵列与该第一导体针脚矩阵列通过沿着第一轴的第一间距分离，该第一间距被选择以充分匹配位于半导体工件的第一半导体压模与第二半导体压模之间的第二间距。
16.如权利要求15所述的装置，其特征在于，该探针基板包括第一电路系统以及第二电路系统，该第一电路系统电性连接至该第一导体针脚矩阵列，该第二电路系统电性连接至该第二导体针脚矩阵列，该第一电路系统具有第一布局，该第一布局提供适于该第一半导体压模的封装基板的电气特性，该第二电路系统具有第二布局，该第二布局提供适于该第二半导体压模的封装基板的电气特性。
17.如权利要求16所述的装置，其特征在于，该第一电路系统包括多个第一被动器件及多个第一互连，该第二电路系统包括多个第二被动器件及多个第二互连。
18.如权利要求15所述的装置，其特征在于，该第二导体针脚矩阵列是通过沿着第二轴的第三间距与该第一导体针脚矩阵列分离，该第三间距被选择以充分匹配位于该半导体工件的该第一半导体压模与该第二半导体压模之间的第四间距。
19.如权利要求15所述的装置，包括一印刷电路板，该印刷电路板连接至该探针基板。
20.如权利要求19所述的装置，其特征在于，该印刷电路板包括一载板。
21.如权利要求19所述的装置，包括一探针测试台，该探针测试台连接至该印刷电路板。
22.如权利要求19所述的装置，包括一适在电性连接该印刷电路板的测试器。
23.如权利要求15所述的装置，其特征在于，该探针基板包括第三导体针脚矩阵列。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/840,587 | 2007-08-17 | ||
| US11/840,587 US7847568B2 (en) | 2007-08-17 | 2007-08-17 | Multi-site probe |
| PCT/IB2008/002158 WO2009024851A2 (en) | 2007-08-17 | 2008-08-15 | Multi-site probe |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101821634A true CN101821634A (zh) | 2010-09-01 |
| CN101821634B CN101821634B (zh) | 2013-08-14 |
Family
ID=40328863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200880111413.XA Active CN101821634B (zh) | 2007-08-17 | 2008-08-15 | 多部位探针 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7847568B2 (zh) |
| EP (1) | EP2183603B1 (zh) |
| JP (1) | JP2010537187A (zh) |
| KR (1) | KR101365188B1 (zh) |
| CN (1) | CN101821634B (zh) |
| WO (1) | WO2009024851A2 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104615018A (zh) * | 2014-12-18 | 2015-05-13 | 西安华芯半导体有限公司 | 一种调整同测芯片dc参数的方法 |
| WO2023231121A1 (zh) * | 2022-06-01 | 2023-12-07 | 长鑫存储技术有限公司 | 封装结构及其制作方法、半导体器件 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100069300A (ko) * | 2008-12-16 | 2010-06-24 | 삼성전자주식회사 | 프로브 카드와, 이를 이용한 반도체 디바이스 테스트 장치 및 방법 |
| US8519729B2 (en) | 2010-02-10 | 2013-08-27 | Sunpower Corporation | Chucks for supporting solar cell in hot spot testing |
| US9716031B2 (en) | 2014-04-08 | 2017-07-25 | Nxp Usa, Inc. | Semiconductor wafer and method of concurrently testing circuits formed thereon |
| US9997423B2 (en) | 2014-04-08 | 2018-06-12 | Nxp Usa, Inc. | Semiconductor wafer and method of concurrently testing circuits formed thereon |
| US10620236B2 (en) * | 2017-06-12 | 2020-04-14 | Marvell Asia Pte, Ltd. | Multi-test type probe card and corresponding testing system for parallel testing of dies via multiple test sites |
| US20230282502A1 (en) * | 2022-03-03 | 2023-09-07 | Micron Technology, Inc. | Wafer carrier with reticle template for marking reticle fields on a semiconductor wafer |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4038599A (en) * | 1974-12-30 | 1977-07-26 | International Business Machines Corporation | High density wafer contacting and test system |
| US4692205A (en) * | 1986-01-31 | 1987-09-08 | International Business Machines Corporation | Silicon-containing polyimides as oxygen etch stop and dual dielectric coatings |
| JPH0715969B2 (ja) * | 1991-09-30 | 1995-02-22 | インターナショナル・ビジネス・マシーンズ・コーポレイション | マルチチツプ集積回路パツケージ及びそのシステム |
| JP3219844B2 (ja) | 1992-06-01 | 2001-10-15 | 東京エレクトロン株式会社 | プローブ装置 |
| KR100248569B1 (ko) | 1993-12-22 | 2000-03-15 | 히가시 데쓰로 | 프로우브장치 |
| US6258609B1 (en) * | 1996-09-30 | 2001-07-10 | Micron Technology, Inc. | Method and system for making known good semiconductor dice |
| US6404212B1 (en) | 1999-02-18 | 2002-06-11 | St Assembly Test Services Pte Ltd | Testing of BGA and other CSP packages using probing techniques |
| JP2000260852A (ja) | 1999-03-11 | 2000-09-22 | Tokyo Electron Ltd | 検査ステージ及び検査装置 |
| US6812718B1 (en) * | 1999-05-27 | 2004-11-02 | Nanonexus, Inc. | Massively parallel interface for electronic circuits |
| JP2001056346A (ja) | 1999-08-19 | 2001-02-27 | Fujitsu Ltd | プローブカード及び複数の半導体装置が形成されたウエハの試験方法 |
| US6407568B1 (en) | 2000-02-10 | 2002-06-18 | International Business Machines Corporation | Apparatus for probing ends of pins |
| US6441629B1 (en) | 2000-05-31 | 2002-08-27 | Advantest Corp | Probe contact system having planarity adjustment mechanism |
| JP2002122630A (ja) | 2000-10-17 | 2002-04-26 | Ando Electric Co Ltd | Ｉｃテスタ調整装置 |
| JP2002168906A (ja) | 2000-11-28 | 2002-06-14 | Ando Electric Co Ltd | テストヘッドの接続装置 |
| US6547409B2 (en) | 2001-01-12 | 2003-04-15 | Electroglas, Inc. | Method and apparatus for illuminating projecting features on the surface of a semiconductor wafer |
| JP2003007784A (ja) * | 2001-06-22 | 2003-01-10 | Hitachi Maxell Ltd | 半導体検査装置 |
| US6674296B1 (en) | 2002-02-28 | 2004-01-06 | Advanced Micro Devices, Inc. | Probe card measurement tool |
| US20050212546A1 (en) * | 2004-03-26 | 2005-09-29 | Mark Lynch | Method and apparatus for package testing |
| JP4521611B2 (ja) * | 2004-04-09 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| JP4955395B2 (ja) * | 2004-09-06 | 2012-06-20 | 日本電気株式会社 | テストキャリア |
| JP4859174B2 (ja) * | 2005-07-11 | 2012-01-25 | 日本電子材料株式会社 | プローブカード |
| US7643104B2 (en) | 2005-07-14 | 2010-01-05 | Teijin Chemicals, Ltd. | Foamed resin sheet and liquid crystal display |
| EP1965422A4 (en) | 2005-12-22 | 2012-03-07 | Jsr Corp | PRINTED CIRCUIT BOARD APPARATUS FOR WAFER INSPECTION, PROBE CARD AND PLATE INSPECTION APPARATUS |
| TW200729373A (en) * | 2006-01-20 | 2007-08-01 | Advanced Semiconductor Eng | Test module for wafer |
-
2007
- 2007-08-17 US US11/840,587 patent/US7847568B2/en active Active
-
2008
- 2008-08-15 JP JP2010521495A patent/JP2010537187A/ja active Pending
- 2008-08-15 KR KR1020107005841A patent/KR101365188B1/ko active IP Right Grant
- 2008-08-15 CN CN200880111413.XA patent/CN101821634B/zh active Active
- 2008-08-15 EP EP08806888A patent/EP2183603B1/en active Active
- 2008-08-15 WO PCT/IB2008/002158 patent/WO2009024851A2/en active Application Filing
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104615018A (zh) * | 2014-12-18 | 2015-05-13 | 西安华芯半导体有限公司 | 一种调整同测芯片dc参数的方法 |
| WO2023231121A1 (zh) * | 2022-06-01 | 2023-12-07 | 长鑫存储技术有限公司 | 封装结构及其制作方法、半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2183603A2 (en) | 2010-05-12 |
| EP2183603B1 (en) | 2012-10-31 |
| WO2009024851A3 (en) | 2009-04-30 |
| KR20100055483A (ko) | 2010-05-26 |
| WO2009024851A2 (en) | 2009-02-26 |
| US20090045827A1 (en) | 2009-02-19 |
| CN101821634B (zh) | 2013-08-14 |
| US7847568B2 (en) | 2010-12-07 |
| JP2010537187A (ja) | 2010-12-02 |
| KR101365188B1 (ko) | 2014-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101821634B (zh) | 多部位探针 | |
| CN103063886B (zh) | 用于探测集成电路的探针卡 | |
| TWI411791B (zh) | 測試單粒化晶粒的設備與方法 | |
| US8310253B1 (en) | Hybrid probe card | |
| US9329227B2 (en) | Method and apparatus for testing interconnection reliability of a ball grid array on a testing printed circuit board | |
| CN103887193B (zh) | 用于三维集成电路测试的装置 | |
| CN102095946B (zh) | 通用型封装构造电性测试装置 | |
| US20010020743A1 (en) | Special contact points for accessing internal circuitry of an integrated circuit | |
| CN102103185A (zh) | 用于测量芯片间信号的方法和装置 | |
| JP2001056345A (ja) | プロービングカード及びその製造方法 | |
| JP2007201471A (ja) | 半導体製品ダイのテスト方法及び同テストのためのテストダイを含むアセンブリ | |
| US9448285B2 (en) | Method and apparatus of wafer testing | |
| CN1900728A (zh) | 实现用于测试印刷电路板的可测性插头的方法和装置 | |
| WO2006108439A1 (en) | Ic chip package, test equipment and interface for performing a functional test of a chip contained within said chip package | |
| CN213843441U (zh) | 一种芯片检测装置 | |
| US20080061812A1 (en) | Component-attach test vehicle | |
| US20040032271A1 (en) | Anisotropic probing contactor | |
| JP2000055936A (ja) | コンタクタ | |
| CN210720641U (zh) | 一种基于qfn8(2x2)封装的通用测试板 | |
| CN101452011B (zh) | 探针卡和电路板 | |
| CN114520019A (zh) | Ddr信号测试治具及测试方法 | |
| JPH0945740A (ja) | 半導体基板の評価方法及びそれに用いるチェック用ボード | |
| JP2002270757A (ja) | Ｍｃｍおよびｍｃｍの製造方法とテスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |