CN1900728A - 实现用于测试印刷电路板的可测性插头的方法和装置 - Google Patents

实现用于测试印刷电路板的可测性插头的方法和装置 Download PDF

Info

Publication number
CN1900728A
CN1900728A CNA2006100994667A CN200610099466A CN1900728A CN 1900728 A CN1900728 A CN 1900728A CN A2006100994667 A CNA2006100994667 A CN A2006100994667A CN 200610099466 A CN200610099466 A CN 200610099466A CN 1900728 A CN1900728 A CN 1900728A
Authority
CN
China
Prior art keywords
group
socket
electric contact
plug
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100994667A
Other languages
English (en)
Inventor
克里斯·R·雅各布森
肯尼思·P·帕克
迈伦·J·斯楚内德尔
泰业军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of CN1900728A publication Critical patent/CN1900728A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/312—Contactless testing by capacitive methods

Abstract

本发明公开了一种实现用于测试印刷电路板的可测性插头的方法和装置。该方法和装置通过使用实现来在电路组件的测试仪可达的信号节点和插座的没有到其可测信号节点的任何耦合的节点之间产生电容性耦合的电容性插座来得到插座的可测性。通常，通过在插座的信号节点与下述位置之间布线迹线和导孔来将耦合电容实现在插头中，其中所述位置很接近不可达插座节点使得它们彼此邻近而耦合在一起。

Description

实现用于测试印刷电路板的可测性插头的方法和装置
技术领域
本发明一般地涉及集成电路组件测试，更具体地说，本发明涉及用于对印刷电路板上的插座和连接器进行测试的可测性插头(testabilityinterposer)。
对印刷电路板上的插座和连接器进行测试的
背景技术
集成电路组件在现代电子器件中无处不在，并且工业部门的一大部分致力于这种器件的设计和制造。随着电子器件被不断地改进并且变得愈加复杂，消费者对这些产品的质量水平的期望也是如此。因此，制造商正在不断地找寻新且改良的测试技术，以在集成电路、印刷电路板以及集成电路组件的制造之后和出货之前对这些器件的质量进行测试。虽然测试需要检查产品的许多方面，例如功能型测试和老化测试，但是在制造之后最重要的测试之一是基本导通测试，即确保在器件的元件之间应该被连接的所有连接(例如到印刷电路板的集成电路管脚、到管脚的集成电路引线、印刷电路版节点之间的迹线连接)都是完好的测试。
在导通测试期间经常暴露的一个常见缺陷是通常所说的“开路”缺陷。在开路缺陷下，电路中的应该存在电导通的两点之间缺少了电连接。开路缺陷通常是制造工艺中的问题造成的，例如由于焊膏的不均匀应用造成的缺失焊料、在润湿工艺中的颗粒的无意引入等等。因此，在集成电路组件的导通测试期间，对连接缺陷例如开路的焊点进行诊断。
开路缺陷的检测经常使用公知的电容性引线框感测技术来执行。例如，Crook等人的美国专利5,557,209、Kerschner的美国专利5,420,500以及Kerschner等人的美国专利5,498,964描述了用于对集成电路信号管脚与安装衬底(通常为印刷电路板)之间的开路进行检测的技术，上述所有专利其全部教导都被包括在这里。图1A示出了基本设置，而图1B示出了用于集成电路上的开路信号管脚的电容性引线框感测的等效电路模型。
如图所示，集成电路(IC)管芯18被封装在IC封装12中。封装12包括支撑多个管脚10a、10b的引线框14。IC管芯18的焊盘经由焊线16a、16b在引线框14处连接到封装管脚10a、10b。管脚10a、10b应该例如通过焊点来导电性地附接到印刷电路板(PCB)6的焊盘8a、8b。图1A所示的测试设置确定封装管脚是否在焊点处正确地连接到PCB6。测试设置包括交流(AC)电源2，其通过测试探针4a将AC信号施加到连接到PCB 6上的焊盘8a的节点，被测管脚10a应该电连接到该节点。在典型的测试环境下，AC信号通常是0.2伏、8192Hz。包括导电性传感板22和放大缓冲器24的电容性传感探针20被放置在集成电路封装12之上。电容性传感探针20连接到电流测量器件26，例如电流表。集成电路12的另一个管脚10b经由接地的探针4b连接到电路地。
当执行测试时，被施加到焊盘8a的AC信号出现在集成电路封装12的管脚10a上。通过电容性耦合，具体而言，通过在引线框14和传感板22之间形成的电容Csense，电流Is传递到传感板22然后通过放大缓冲器24传递到电流测量器件26。如果测得的电流Is落在预定的限度之间，那么管脚10a正确地连接到了焊盘8a。如果引脚10a未连接到焊盘8a，那么在焊盘8a和引脚10a之间形成电容Copen，由此改变了电流测量器件26所测得的电流Is使其落在预定的限度之外，从而指示出在引脚连接处存在开路缺陷。
在传统上电容性探针测试不被用来测试固定的管脚和结合管脚(tiedpin)，因为不能实现诊断可分性，并且存在由板载旁路电容器引起的有效电容。固定管脚通常被认为是电源管脚或地管脚，因为其不能用测试激励来容易地移动。结合管脚被认为是同一器件(例如集成电路或连接器)上的多个其他管脚与其共享同一节点的任何管脚。注意到因为例如集成电路和连接器之类的器件通常提供多个电源管脚和地管脚，所以电源和地的固定管脚也可能是结合管脚。为了本发明，术语“固定的”和“结合的”将被可互换地使用，因为就本发明而言其差异极小。
授权给Parker等人的名为“Methods and Apparatus For Testing AndDiagnosing Open Connections For Sockets And Connectors On Printed CircuitBoards”的最近的专利申请美国专利申请No.10/703,944、授权给Parker等人的名为“Methods and Apparatus For Non-Contact Testing And DiagnosingOpen Connections For Connectors On Printed Circuit Boards”的美国专利申请No.10/836,862共同地描述了一种用于通过分析网络中存在的内在电容性结构来对连接器和插座上的固定和/或结合的管脚上的开路进行测试的方法，上述申请中的每一个的全部教导都被包括在这里。通过在被插入待测插座的应用设备上引入实现电容(engineering capacitance)的概念，’944申请将电容性引线框测试概念扩展到允许插座和连接器的测试，特别是当其包括连接到地平面和功率平面的许多管脚时。具有实现电容结构的该应用设备包括被电阻连接到有源信号缓冲器的公共节点，缓冲器又被耦合到测试电路的探针电阻接触。测试固定节点的能力取决于布图，并取决于固定节点是否邻近于可达的信号节点。
特别地，该技术创建了图2A所示的适合待测的插座连接器40的“匹配电容器阵列”(MCA)器件30。MCA器件30包括多个管脚31a-311，其与连接器40的对应的各个插座41a-411相接触。插座41a-411假设经由也被表示为球A-L的接头52a-521连接到PCB的焊盘51a-511，并且通常被测试的是这些接头52a-521的完整性。每个管脚31a-311具有到公共传感板34(被法拉第屏蔽35包围的)的微小的实现电容(C)33a-331，公共传感板34然后被馈接到电流测量器件54(图2B)。如图2A所示，设计配对电容32a、32b、32c、32d、32e、32f将信号管脚33a、33c、33e、33g、33i、33k与邻近的电源或接地管脚33b、33d、33f、33h、33j、331相配对。
图2B示出了对电容性耦合的31a和31b的管脚对的这种配置的等效电路。在说明性示例中，配对耦合电容32a已被设为10*C。AC电源发生器52将AC信号施加到板上的节点51a，插座41a应该连接到节点51a。被传送到MCA 30的公共传感板34的电流是被电容性传感探针36(图2A)来感测到的，其经由地通路37a、37b来将屏蔽35接地。公共传感板34上感测到的电流通过信号通路38a、38b传送到电流测量器件54。到电流测量器件54的输入是虚拟地。感测到的电流与电容成比例。
当没有开路存在时，来自信号发生器52的信号进入接头52a(球A)。(注意电源阻抗很小。)电压在接头52a(球A)处形成。因为接头52b(球B)被接地，所以接头52b(球B)两端的电势是零伏。因此没有电流能从接头52b(球B)流到电流表54。测得的电容值是C。
如果仅接头52a(球A)是开路的，那么没有信号能达到电流表54，故测得的值是零伏。
如果仅接头52b(球B)是开路的，那么接头52b(球B)的接地被阻碍。因为配对耦合电容器比C大得多(10倍)，所以耦合到电流表54的有效电容几乎等于C，从而导致电流表处的有效电容接近2*C。
如果接头52a和52b(球A和B)都是开路的，那么对于零伏的测量来说接头52a(球A)上的开路支配了结果。表1总结了测量结果：
表1
  缺陷   测得的电容
  无   C
  球A开路   0
  球B开路   2*C
  球A和B开路   0
在该示例中，电容测量的差异至少以值C计。只要电流计在0到2*C的范围上是敏感的，开路缺陷就是可检测的并且可被诊断。
美国专利申请No.10/836,862认识到传统的电容性引线框传感板和被测插座器件的内在电容一起足以获得管脚的相同诊断覆盖度而不用将应用设备插入插座，由此发展了该概念。’862的技术通过分析网络中存在的内在电容性结构(即邻近管脚)来含蓄地描述了插座固定管脚的测试。
上述概念已经不但扩展到包括固定的开路管脚而且扩展到下述申请中的不可达的短路或开路的管脚，所述申请是Parker等人的名为“MethodsAnd Apparatus For Non-Contact Testing And Diagnosing Of Open ConnectionsOn Non-Probed Nodes”的序列号未知的美国专利申请，以及Parker等人的名为“Methods And Apparatus For Non-Contact Testing And Diagnosing OfInaccessible Shorted Connections”的序列号未知的美国专利申请，这两个申请的全部教导都被通过引用包括在这里。不可达的管脚被认为是这样的节点，这种节点不是测试仪探针不能达就是被有意地选择为不探测的，并且因此不能被测试仪用AC电源来激励。
Parker的名为“Test Structure Embedded In A Shipping And HandlingCover For Integrated Circuit Sockets And Method For Testing Integrated CircuitSockets And Circuit Assemblies Utilizing Same”的美国专利申请No.10/834,449将这些概念用于插座包括盖子或夹钳机构以防止传感板耦合到插座中的管脚的情况。这种插座通常被安装在PCB上并被用来允许在板被制造之后增加或替换配套的集成电路。图3示出了经由插座连接器安装到板的示例IC，其中IC 60使用盖子或者夹板72以及夹钳或者锁76来固定在插座基座70中。IC 60被夹板72夹进或者锁进插座70之中的位置，夹板将IC 60压到接触管脚弹簧爪78的场上，弹簧爪一对一地映射到插座70的底部上的焊球(或管脚)66。IC 60可能经由数百或数千精密的管脚弹簧爪78来与板68电接触，这些弹簧爪映射到附接到板68上的导电迹线、焊盘或其他接触点的焊盘、管脚、焊球或焊接柱66的阵列。
如在图4A的横截面侧视图和图4B的俯视图中所见，其示出了空的、未锁定的IC插座70，插座盖或夹板72可能具有窗口或入孔75，以在IC60被固定在插座基座70中之后允许可分离散热器62(图3)附接到IC60。散热器62可通过夹板72中的入孔75来连接到IC 60。如果被安装的IC 60稍后必须被除去，那么首先除去散热器62以使夹板72能够移动。夹板72可能在一边用铰链74接合并且在一边或多边用一个或多个夹钳76夹住，或者可能在两边或多边被夹住。
图5A示出了美国专利申请序列号No.10/834,449所描述的插座罩，并且图5B和5C示出了图5A的插座罩安置在图4A和4B的插座中。特别地，导电板84被嵌入电路组件的插座70的运输和装卸罩80中，以帮助进行插座连接的电容性传感测试。运输和装卸罩80的导电板84允许插座管脚连接66的电容性传感测试，插座管脚连接66也可另行使用上述的美国专利申请的技术来测试。运输和装卸罩80也可包括把手82以帮助罩80的插入和除去并使对插座触点的损害减到最小。
已经确定无论管脚布图是否有利，插座上的固定和不可达的管脚都可以被测试，意味着在可达的信号管脚与待测试的固定或不可达的管脚之间存在某些量的耦合。然而存在一些管脚布图，其具有到邻近信号节点没有任何耦合电容(或者就要执行的电容性传感测试来说的至少足够量的耦合电容)的节点(例如管脚)区域。这就导致了基于电容性传感的现有解决方案不能覆盖。
业界已设法通过基于硅片的技术的使用来重新得到一些这种覆盖，这些技术的芯片被插入插座，并可能包括有源元件例如场效应晶体管(FET)。具有有源元件的解决方案的一个大的缺点是需要向测试提供电源，并因此需要向印刷电路板(PCB)加电。为了插座测试而给PCB加电需要将连接到插座的所有其他有源PCB元件设为三态。另一个缺点是与进行测试芯片的设计和掩码有关的时间和成本。只要插座的管脚功能改变就要重复这些成本的大部分。
因此，存在着对用于对插座和连接器的节点上的开路连接进行检测而不管管脚布图如何的更节省的测试解决方案的需要。
发明内容
本发明是一种通过使用被设计为与电容性传感板一起工作的电容性插头来得到插座和连接器的可测性的方法和设备。插头操作用来在测试仪能够达的信号节点与下述信号节点之间建立耦合，所述节点没有到插座/连接器的可测试信号节点的任何耦合。通常，将耦合电容设计进插头是通过布置信号节点和固定节点使得它们彼此邻近而耦合在一起。
插头可能勇传感延伸部分形成，以辅助实现电容性传感探针的可达性。插头也可能被形成在运输和装卸插座盖(或嵌片)中，以提供保护和可测性的双重功能。
附图说明
通过结合附图参考以下详细描述，对本发明及其众多伴随优点的更完整的认识将变清楚，并且可以更好地理解它们，附图中类似的标号指示相同或相似的元件，其中：
图1A是用于诊断集成电路上的开路信号管脚的现有技术电容性引线框测试技术的示意性框图；
图1B是图1A的测试设置的等效电路模型的示意图；
图2A是用于诊断电连接器上的非接触的开路信号管脚的现有技术的匹配电容器阵列测试技术的测试设置的示意性框图；
图2B是图2A的测试设置的等效电路模型的示意图；
图3是其中包含有集成电路的示例集成电路插座的侧面剖视图；
图4A是安装在电路组件上的未锁定的空的集成电路插座的侧面剖视图；
图4B是示例集成电路插座的俯视图；
图5A是示例集成电路插座盖的侧面剖视图；
图5B是图5A的示例集成电路插座盖盖在其中时的示例集成电路插座的俯视图；
图5C是图5A的示例集成电路插座盖盖在其中时示例集成电路插座的侧面剖视图；
图6A是示例插头的布图设计的俯视图；
图6B是图6A的示例插头的布图设计的透视图；
图7A是示例插头的不同布图设计的俯视图；
图7B是图7A的示例插头的布图设计的透视图；
图8A是示例插头的不同布图设计的俯视图；
图8B是图8A的示例插头的布图设计的透视图；
图9A示例插头的不同布图设计的俯视图；
图9B是图9A的示例插头的布图设计的透视图；
图10是一个可测性插头的示例性实施例的侧面剖视图，该可测性插头用于利用耦合到其的电容性引线框测试组件，使得能够对通过电路组件组件的与插座配合的插座连接器的电通路的导通性进行测试示例；
图11是图10的电路的等效示意图；
图12是与插座配合的包括具有实现电容的多层PCB的具有传感延伸部分把手的插头的侧面剖视图；
图13是示出对通过被插入电路组件的插座连接器的可测性插头的电通路的导通性进行测试的示例方法的流程图；
图14是根据本发明的制造可测性插头的示例方法的流程图；以及
图15是根据本发明的设计可测性插头的示例方法的流程图。
具体实施方式
如在这里所使用的，术语“节点”指的是电器件形成电器件的等效示意图中的单个电掣位(electrical point)的导电部分。例如，节点可以是集成电路管芯的焊盘、管脚、导线、焊料块，或者集成电路器件的其他互连接头、印刷电路板的焊盘或导电迹线、印刷电路板上的元件的互连接头、或者它们的任何组合。
将参照说明性实施例来详细描述本发明，其中被测元件是插座或连接器。如在这里所使用的，术语“插座”和“连接器”将被认为是一样的，因为它们两者都是容纳硅片或配合PCB的元件，并且两者都具有电触点机构例如管脚或弹簧。
将针对容纳硅片的插座来描述本发明。这种插座被安装在PCB上，并且被用来允许在板被制造之后增加或替换配合集成电路。
本发明涉及可测性插头100的使用，该插头插入集成电路插座或连接器，例如图10的IC插座170。插头在插座170上的假设连接到PCB上的测试仪可达的节点的信号管脚与没有到可测试的信号节点的任何耦合的固定管脚之间提供耦合。耦合电容是通过对信号管脚和固定管脚进行布线使得它们互相邻近而耦合在一起来设计进插头的。
图6A和6B示出了用于插座连接器的电容性插头110的第一示例实施例。图6A是示例插头110的俯视图，而图6B是示例插头110的透视图。插头110包括第一接口层111，其充当到插座中的触点的接口层。所有的插座触点用导孔和焊盘转换到顶层。传感板电容Cs(见图10)形成在正好居于插头110之上的传感板192与插头110的顶层112之间。阴影的触点焊盘116(例如焊盘116b，标记为B)表示到插座170中的固定节点或不可达节点的连接，而没有阴影的触点焊盘(例如焊盘114a，标记为A)表示到测试仪可达的信号节点的连接。
如在图6A、7A和8A的布图设计中可见的，固定的管脚不散布于信号管脚之中，并且因此一些管脚例如管脚B将没有到信号管脚的任何自然耦合。图6A和6B中的插头设计示出了如何通过导电迹线环设计来在信号管脚A和固定管脚B之间建立耦合，导电环设计是通过将触点114a处连接的导电迹线115布线到围绕触点116b的导电迹线环115a来形成的。导电迹线环115a与触点116b之间的电容的确切值取决于导电环115a与触点116b之间的间距。
图7A和7B示出了与图6A和6B的布图设计类似的布图设计，除了连接到触点焊盘114a的导电迹线121耦合到连接到触点焊盘116b的邻近的第二导电迹线122之外。
不同于图6A、6B和7A、7B的触点A到触点B的耦合完全发生在插头PCB的插座接口层111上的设计，图8A和8B中所示的设计布图依赖跨越插头PCB的厚度的导孔之间的电容性耦合。图8A和8B中的触点A具有在插座接口层111上的连接到导孔118的导电迹线131，导孔118的定位很接近于与固定触点焊盘B相关联的导孔116b。
将明白图6A、6B、7A、7B、8A和8B的设计布图仅描述了单个信号管脚与单个固定管脚耦合的简单例子。在实践中，布线将更复杂，因为需要将每个固定管脚与至少一个信号管脚耦合。在多数例子中，这将有利于测试软件，因为有额外的诊断分辨率来指示开路。
图9A和9B示出了具有多耦合的示例布图。图9A和9B的设计示出了额外的导电迹线142和从标记为Z的信号触点焊盘114z布线到的导孔141。信号焊盘114a通过导电迹线144连接到导孔143。导孔143耦合到标记为B、C、F和G的固定焊盘。信号焊盘114z通过导电迹线142连接到导孔141。导孔141耦合到标记为C、D、E和F的固定焊盘。固定管脚C或F上的开路缺陷将引起信号焊盘A和Z两者的升高的电容读数。触点D、E、B或G处节点上的开路缺陷将不会导致信号A和Z上的读数同时升高。这种概念可以扩展到开发更复杂的布线方案，以达到更好的诊断分辨率。
图10示出了插头100如何插入插座170的内部并在电容性传感探针190的传感板192之下。所示的电容是图8A和8B的插头130的布图设计的相应关联电容。这些电容对应于图11所示的示意电容。注意到电容CS连接到图8A和8B中标记为A的信号焊盘。电容Csf、Csv和CS是插头100和传感板192之间的分别对接地焊盘B116b、导孔118和信号焊盘114a的传感电容。电容Ce是通过定位导孔118使之接近于连接到地焊盘116b的标记为B的导孔来设计的电容。另外，图11示出了开路电容Copen，其由于例如缺失或畸形的插座焊球、弯曲的插座配合触点等的缺陷而存在。比较图2B和11的图示显示没有主要的拓扑差异。组合电容Cs和Csv将使根据先前专利申请的拓扑基本上相同，从而使电路理论也基本上相同。
虽然在这里讨论的示例插头设计仅表示引入设计耦合电容的少数方法，但是应当理解到用于在PCB上设计耦合电容的其他容易获得的技术是可能的。将理解到本发明扩展到用于在可与插座或连接器配合的插头的节点之间设计耦合电容的任何技术。
还将理解到虽然本讨论是在对将插座连接到PCB的焊点处的开路缺陷进行检测的情况下，但是基于在先前讨论的相关专利申请中所讨论的电容性关系，本发明的可测性插头技术也可容易地应用于检测短路缺陷。
本发明的可测性插头可能进一步包括把手156(图12)以允许插头150有可测性和运输/装卸嵌片的双重功能。考虑传感延伸部分，其仅是用来将传统电容性传感板的达到范围延伸进插座的无实现电容的导电平面。在传感延伸部分之上引入把手减少了在插入被测插座和从被测插座除去期间对插座管脚的损害，同时充当从插座内部延伸的传感板的电延伸，以容易到达对标准电容性传感板。对此的一种变体包括使用多个弹簧承载的触点的到传感放大器的直接电连接，这在生产试验期间帮助减少接触问题。
LGA插座的现有插座测试解决方案的问题中的一个是在测试芯片的插入和抽出期间对插座管脚的潜在损害。把手的形状被设计为允许容易装卸的合理大小(高度)，同时允许其很好地插入在插座的上盖之中的孔中。其可以仅用金属片切割或成形来制造并且被焊接到传感延伸部分之上的焊盘上。
只要顶部是导电的并且电连接到传感板，使用非导电材料的把手设计的其他变体也是可能的。应该考虑到机械或电因素，以确保把手不会与插座的正常操作(例如开和关盖子)发生干扰或着给测量增加噪声。
传感延伸部分可以使用现有的多层PCB工艺来制造，其中底(外)层是电介质或绝缘层(非导电材料)，从而充当保护层以将传感板与插座管脚的直接电接触隔离开来。传感板是具有电镀通孔的内层，从而将其连接到顶部上的焊盘以连接到把手。
将这些思想与本发明的插头概念相结合，通过使用由不同层中的布图形成的电容器，允许了更高的精度和对电容值的更好的控制。例如，图12示出了具有传感延伸部分把手156的插头150，传感延伸部分把手156包括具有实现电容(针对图8A和8B的布图设计而示出)的多层PCB，其包括充当传感板的导电平面154以及电连接到导电平面154的把手156。把手156允许插头150的容易装卸，同时充当嵌入在插头150之中的电容性传感板154的延伸。标准的电容性传感探针190可用来与传感延伸把手156电容性地耦合，以根据已知的电容性传感技术来进行电容性耦合测量。
图13示出了说明使用本发明的插头来对通过集成电路插座的电通路的导通性进行测试的示例方法200的流程图。插座包括至少第一组插座电触点和第二组插座电触点，其被定位成使得当集成电路插座为空时第一组插座电触点所具有的到第二组插座电触点的电容性耦合不足以允许利用电容性传感探针进行精确测量。如图所示，测试的方法包括：使可测性插头与集成电路插座配合(步骤201)。因为每个可测性插头对插座引出线、PCB布图以及测试仪的探测插座节点的能力来说是唯一的，所以可测性插头被配置为包括至少第一组插头电触点和第二组插头电触点，第一组插头电触点被配置为当插头与集成电路插座配合时与第一组插座电触点配合，第二组插头电触点被配置为当插头与集成电路插座配合时与第二组插座电触点配合。可测性插头设有布线在一个或多个第一组插头电触点与一个或多个第二组插头电触点之间的导电材料，以将一个或多个第一组插头电触点与一个或多个第二组插头电触点电容性地耦合。
当可测性插头被插入集成电路插座之中同时插头触点与它们的对应的各个插座触点配合时，用已知的交流(AC)信号195来激励插座的一个或多个第一组插座电触点(即插座中假设连接到PCB上的信号节点并且可由测试仪达来探测的触点)(步骤202)。使电容性传感探针190的电容性传感板192很接近于插头的第一组插头电触点和第二组插头电触点。电特性例如电容或电流被测量，这表示了传感板和插头触点之间的电容性耦合的量(步骤203)。将测得的电特性与至少一个测试阈值相比较，以通过使用在通过引用被包括在此的美国专利申请中以及在此描述的电容性传感理论来评估通过第二组插座电触点来通过插座连接的电通路的导通性。
图14是根据本发明的制造可测性插头的示例方法的流程图。制造插头的方法包括：形成第一组插头电触点，其被配置为当插头与集成电路插座配合时与第一组插座电触点配合(步骤205)；形成第二组插头电触点，其被配置为当插头与集成电路插座配合时与第二组插座电触点配合(步骤206)；以及在一个或多个第一组插头电触点和一个或多个第二组插头电触点之间布线导电材料，以使一个或多个第一组插头电触点与一个或多个第二组插头电触点电容性地耦合(步骤207)。
如上所述，可测性插头对插座引出线、PCB布图，以及测试仪的探测插座节点的能力来说是唯一的。因此，将进一步明白插头的制造将要求设计例如图15的方法，这包括以下步骤：确定属于第一组插座触点的插座触点(步骤208)；以及确定第二组插座触点和相关联的布线设计，该布线设计在插座中的被设计为连接到DUT上的信号节点的至少一个插座触点之间提供合适的电容性耦合(步骤209)。例如，第一步208可能将第一组插座触点确定为是设计成要连接到PCB上的固定节点或着结合节点的所有的插座触点。第二步209可能选择这样的一些插座触点，这些插座触点被设计为要连接到PCB上的信号节点，并且当插头被装在插座中时，这些触点和相关联的布线设计一道向被选择的第一组插座触点中的尽可能多的插座触点提供合适的电容性耦合，以确保在第一组插座触点和第二组插座触点之间的充足的耦合幅度、充足的耦合冗余以及充足的诊断分辨率。
插头一般使用标准的PCB制造技术来形成，并且成品将一般是被配置为与集成电路插座配合的集成电路或者是被配置为与PCB连接器配合的PCB。
从上面的讨论将明白，在电路组件的插座和连接器的测试中使用可测性插头与现有技术相比将提供许多优势。总而言之，因为插头形成有在插头触点之间的有意设计的电容，所以插头允许对由于缺乏到可达信号节点的耦合而先前不能被测试仪测试的到固定和不可达节点的插座连接的测试覆盖。在插头的接触节点之间的已知和预期的电容关系允许应用电容性传感技术以检测开路和断路缺陷。因为插头直接配合进插座，从而提供了到插座触点(即管脚)的电阻接触，插头的测试覆盖还延伸到对机械完整性缺陷例如弯曲管脚的检测。另外，如果将多个信号管脚与多个固定管脚之间的足够的冗余耦合设计进插头，那么插头可以提供极好的故障诊断分辨率。另外，插头的设计较之硅片解决方案的设计要便宜，因为PCB电容可以容易地建模，并且PCB制造/加工成本较之硅片设计相对更低。象硅片解决方案，每个插座插头对于插座和之上焊有插座的PCB的管脚布图是唯一的。然而，当对插座或管脚的功能性布图作出设计改变时，要修改插头解决方案会更快、更简单并且更便宜。插头使基于无矢量的测试成为可能，这较之基于硅芯片的插座解决方案是有利的，因为无矢量测试是无功率测试技术并且不需要大量的测试专门技能来建立矢量。最后，插头设计可节省足够的成本以允许运输嵌片的替换，从而结合了两者的好处。集成的把手将降低在测试芯片的插入和拔出期间损害插座触点的可能，并且提供到外部传感板和放大器的便利的电容性耦合。放大器也可以集成到把手中。当插座插入不是制造选项时，插头设计也可以与传统的电容性传感板结合。新板将在底部具有焊盘触点并具有象插头一样的实现电容，但是也将直接与电容性传感测试所需的必要固定电子装置配合。
虽然已经为说明性目的公开了本发明的优选的实施例，但是本领域的技术人员将明白，在不脱离所附权利要求所公开的本发明的精神和范围的情况下，可以进行各种修改、添加和替换。随着时间的过去，当前公开的发明的其他益处或用途也将变清楚。

Claims (18)

1.一种用于对通过电路组件的集成电路插座的电通路的导通性进行测试的设备，所述集成电路插座包括第一组插座电触点和第二组插座电触点，所述第一组和第二组插座电触点定位成使得当被已知测试信号激励时，所述第一组插座电触点具有的到所述第二组插座电触点的电容性耦合不足以允许利用电容性传感探针来进行精确测量，所述设备包括：
第一组插头电触点，其被配置为当插头与集成电路插座配合时与所述第一组插座电触点配合；
第二组插头电触点，其被配置为当插头与集成电路插座配合时与所述第二组插座电触点配合；以及
导电材料，其被布线成将一个或多个所述第一组插头电触点电容性地耦合到一个或多个所述第二组插头电触点。
2.根据权利要求1所述的设备，还包括：
传感板，其被电容性地耦合到所述第一组插头电触点和所述第二组插头电触点。
3.根据权利要求2所述的设备，其中：
所述传感板被配置为与测试仪的电容性传感板电容性地耦合。
4.根据权利要求2所述的设备，还包括：
把手，其被配置为与测试仪的电容性传感板电容性地耦合。
5.根据权利要求1所述的设备，其中所述导电材料包括一个或多个导电迹线。
6.根据权利要求5所述的设备，其中所述导电材料还包括一个或多个导孔。
7.根据权利要求1所述的设备，其中所述导电材料包括一个或多个导孔。
8.一种用于对通过电路组件的集成电路插座的电通路的导通性进行测试的装置，所述集成电路插座包括第一组插座电触点和第二组插座电触点，所述第一组和第二组插座电触点定位成使得当被已知测试信号激励时，所述第一组插座电触点具有的到所述第二组插座电触点的电容性耦合不足以允许利用电容性传感探针来进行精确测量，所述装置包括：
被插入所述集成电路插座的插头，所述插头包括：
第一组插头电触点，其被配置为当插头与集成电路插座配合时与所述第一组插座电触点配合；
第二组插头电触点，其被配置为当插头与集成电路插座配合时与所述第二组插座电触点配合；以及
导电材料，其被布线成将一个或多个所述第一组插头电触点电容性地耦合到一个或多个所述第二组插头电触点。
电容性传感板，其被配置为与所述第一组插头电触点和所述第二组插头电触点电容性地耦合；
测试仪，其被配置为对电路组件上的耦合到通过电路组件的集成电路插座的电通路的节点进行激励并且测量由所述电容性传感板感测到的集成电路插座的电特性。
9.根据权利要求8所述的装置，其中，所述测试仪被进一步配置为将所述测得的电特性与至少一个阈值比较，以评估通过所述电路组件的集成电路插座的电通路的导通性。
10.根据权利要求9所述的方法，还包括：
把手，其被配置为与测试仪的电容性传感板电容性地耦合。
11.根据权利要求8所述的方法，还包括：
把手，其被配置为与测试仪的电容性传感板电容性地耦合。
12.一种用于制造用于电路组件的集成电路插座的可测性插头的方法，其中所述集成电路插座包括第一组插座电触点和第二组插座电触点，所述第一组和第二组插座电触点定位成使得当被已知测试信号激励时，所述第一组插座电触点具有的到所述第二组插座电触点的电容性耦合不足以允许利用电容性传感探针来进行精确测量，所述方法包括：
形成第一组插头电触点，其被配置为当所述插头与所述集成电路插座配合时与所述第一组插座电触点配合；
形成第二组插头电触点，其被配置为当所述插头与所述集成电路插座配合时与所述第二组插座电触点配合；以及
在一个或多个所述第一组插头电触点和一个或多个所述第二组插头电触点之间布线导电材料，以将一个或多个所述第一组插头电触点与一个或多个所述第二组插头电触点电容性地耦合。
13.根据权利要求12所述的方法，还包括：
形成电容性传感板，其被配置为与所述第一组插头电触点和所述第二组插头电触点电容性地耦合。
14.根据权利要求12所述的方法，其中所述导电材料包括导电迹线材料和/或导电性导孔。
15.一种用于设计用于电路组件的集成电路插座的可测性插头的方法，其中所述插座包括第一组插座电触点和第二组插座电触点，所述第一组和第二组插座电触点定位成使得当被已知测试信号激励时所述第一组插座电触点具有的到所述第二组插座电触点的电容性耦合不足以允许利用电容性传感探针来进行精确测量，所述方法包括：
确定第一组插座触点；
确定第二组插座触点；以及
确定第一组插头电触点的位置和第二组插头电触点的位置，其中每组被配置为当所述插头被安装在所述插座中时与所述第一组插座触点和所述第二组插座触点中相应的一组电接触；
确定布线设计，其在所述第二组插座触点被已知的测试信号激励时，在所述第一组插头电触点中的每个与所述第二组插头电触点中的对应的至少一个之间提供合适的电容性耦合。
16.根据权利要求15所述的方法，其中：
所述第一组插座触点包括设计为连接到所述插座安装到的PCB上的固定节点和/或结合节点的插座触点；并且
所述第二组插座触点包括设计为连接到其上安装有所述插座的PCB上的信号节点的插座触点。
17.一种当可测性插头位于集成电路插座中时对通过所述集成电路插座的电通路的导通性进行测试的方法，所述插座包括第一组插座电触点和第二组插座电触点，所述第一组和第二组插座电触点定位成使得当插头未插入集成电路插座之中时所述第一组插座电触点具有的到所述第二组插座电触点的电容性耦合不足以允许利用电容性传感探针来进行精确测量，所述插头包括被配置为当所述插头与所述集成电路插座配合时与所述第一组插座电触点配合的第一组插头电触点、被配置为当所述插头与所述集成电路插座配合时与所述第二组插座电触点配合的第二组插头电触点，以及布线在一个或多个所述第一组插头电触点和一个或多个所述第二组插头电触点之间以将所述一个或多个所述第一组插头电触点与所述一个或多个所述第二组插头电触点电容性地耦合的导电材料，所述方法包括：
激励所述插座的一个或多个第一组插座电触点；
将所述第一组插头电触点和第二组插头电触点电容性地耦合到电容性传感板；
测量电特性；以及
将所述测得的电特性与至少一个阈值相比较，以评估通过所述第二组插座电触点而通过所述插座连接的电通路的导通性。
18.一种用于对通过集成电路插座的电通路的导通性进行测试的方法，所述插座包括第一组插座电触点和第二组插座电触点，所述第一组和第二组插座电触点定位成使得当所述集成电路插座为空时所述第一组插座电触点具有的到所述第二组插座电触点的电容性耦合不足以允许利用电容性传感探针来进行精确测量，所述方法包括：
将可测性插头与所述集成电路插座配合，所述可测性插头包括被配置为当所述插头与所述集成电路插座配合时与所述第一组插座电触点配合的第一组插头电触点、被配置为当所述插头与所述集成电路插座配合时与所述第二组插座电触点配合的第二组插头电触点，以及布线在一个或多个所述第一组插头电触点和一个或多个所述第二组插头电触点之间以将一个或多个所述第一组插头电触点与一个或多个所述第二组插头电触点电容性地耦合的导电材料；
激励所述插座的一个或多个第一组插座电触点；
将所述第一组插头电触点和第二组插头电触点电容性地耦合到电容性传感板；
测量电特性；以及
将所述测得的电特性与至少一个阈值相比较，以评估通过所述第二组插座电触点而通过所述插座连接的电通路的导通性。
CNA2006100994667A 2005-07-23 2006-07-20 实现用于测试印刷电路板的可测性插头的方法和装置 Pending CN1900728A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/188,080 US7307427B2 (en) 2005-07-23 2005-07-23 Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards
US11/188,080 2005-07-23

Publications (1)

Publication Number Publication Date
CN1900728A true CN1900728A (zh) 2007-01-24

Family

ID=37656653

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100994667A Pending CN1900728A (zh) 2005-07-23 2006-07-20 实现用于测试印刷电路板的可测性插头的方法和装置

Country Status (4)

Country Link
US (1) US7307427B2 (zh)
CN (1) CN1900728A (zh)
SG (1) SG129347A1 (zh)
TW (1) TW200704938A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104007355A (zh) * 2012-09-20 2014-08-27 洛克威尔自动控制亚太业务中心有限公司 用于柔性印刷电路连接完整性的检测电路
CN108983071A (zh) * 2018-07-31 2018-12-11 重庆骏翔科技有限公司 一种自带插头插座的pcb测试方法
CN111183517A (zh) * 2018-01-17 2020-05-19 默升科技集团有限公司 具有中介层的并行prbs测试的ic裸片
CN112689768A (zh) * 2018-09-14 2021-04-20 泰瑞达公司 用于集成电路中焊丝测试的方法和装置
CN112763942A (zh) * 2020-12-11 2021-05-07 上海大学 一种航空插头异常针脚检测装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7511526B2 (en) * 2006-08-23 2009-03-31 Munt Kenneth A Circuit module testing apparatus and method
US8760183B2 (en) * 2008-11-14 2014-06-24 Teradyne, Inc. Fast open circuit detection for open power and ground pins
US8310256B2 (en) * 2009-12-22 2012-11-13 Teradyne, Inc. Capacitive opens testing in low signal environments
US8760185B2 (en) * 2009-12-22 2014-06-24 Anthony J. Suto Low capacitance probe for testing circuit assembly
TWI383159B (zh) * 2009-12-31 2013-01-21 Test Research Inc 電性連接瑕疵偵測裝置
US8922230B2 (en) * 2011-05-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC testing apparatus
US10006942B2 (en) * 2013-05-13 2018-06-26 Intel IP Corporation Board, integrated circuit testing arrangement, and method for operating an integrated circuit
US9158881B2 (en) * 2013-08-21 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer defect coverage metric and method to maximize the same
US9372205B2 (en) * 2014-01-15 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Universal probe card PCB design
US10983145B2 (en) * 2018-04-24 2021-04-20 Teradyne, Inc. System for testing devices inside of carriers
WO2020150218A1 (en) * 2019-01-14 2020-07-23 Amphenol Corporation Midboard cable termination assembly
US11573264B2 (en) 2019-04-10 2023-02-07 Mediatek Inc. Device for testing chip or die with better system IR drop
KR20240040746A (ko) * 2021-07-15 2024-03-28 스미스 인터커넥트 아메리카스, 인크. 동축 테스트 소켓 및 인쇄 회로 기판 인터페이스를 위한 시스템 및 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2007A (en) * 1841-03-16 Improvement in the mode of harvesting grain
US5498694A (en) * 1989-05-25 1996-03-12 La Jolla Cancer Research Foundation Peptides of the cytoplasmic domain of integrin
US5557209A (en) * 1990-12-20 1996-09-17 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5124660A (en) * 1990-12-20 1992-06-23 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5420500A (en) * 1992-11-25 1995-05-30 Hewlett-Packard Company Pacitive electrode system for detecting open solder joints in printed circuit assemblies
US6703851B1 (en) * 2002-08-05 2004-03-09 Exatron, Inc. Test socket interposer
US6891258B1 (en) * 2002-12-06 2005-05-10 Xilinx, Inc. Interposer providing low-inductance decoupling capacitance for a packaged integrated circuit
US6960917B2 (en) * 2003-11-06 2005-11-01 Agilent Technologies, Inc. Methods and apparatus for diagnosing defect locations in electrical paths of connectors of circuit assemblies
US7068039B2 (en) * 2004-04-28 2006-06-27 Agilent Technologies, Inc. Test structure embedded in a shipping and handling cover for integrated circuit sockets and method for testing integrated circuit sockets and circuit assemblies utilizing same
US7123022B2 (en) * 2004-04-28 2006-10-17 Agilent Technologies, Inc. Method and apparatus for non-contact testing and diagnosing electrical paths through connectors on circuit assemblies
US7224169B2 (en) * 2004-11-02 2007-05-29 Agilent Technologies, Inc. Methods and apparatus for non-contact testing and diagnosing of inaccessible shorted connections
US7362106B2 (en) 2005-06-29 2008-04-22 Agilent Technologies, Inc. Methods and apparatus for non-contact testing and diagnosing of open connections on non-probed nodes

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104007355A (zh) * 2012-09-20 2014-08-27 洛克威尔自动控制亚太业务中心有限公司 用于柔性印刷电路连接完整性的检测电路
CN111183517A (zh) * 2018-01-17 2020-05-19 默升科技集团有限公司 具有中介层的并行prbs测试的ic裸片
CN111183517B (zh) * 2018-01-17 2023-06-16 默升科技集团有限公司 具有中介层的并行prbs测试的ic裸片
CN108983071A (zh) * 2018-07-31 2018-12-11 重庆骏翔科技有限公司 一种自带插头插座的pcb测试方法
CN108983071B (zh) * 2018-07-31 2020-12-22 重庆匠颖科技有限公司 一种自带插头插座的pcb测试方法
CN112689768A (zh) * 2018-09-14 2021-04-20 泰瑞达公司 用于集成电路中焊丝测试的方法和装置
CN112763942A (zh) * 2020-12-11 2021-05-07 上海大学 一种航空插头异常针脚检测装置

Also Published As

Publication number Publication date
US20070018672A1 (en) 2007-01-25
TW200704938A (en) 2007-02-01
US7307427B2 (en) 2007-12-11
SG129347A1 (en) 2007-02-26

Similar Documents

Publication Publication Date Title
CN1900728A (zh) 实现用于测试印刷电路板的可测性插头的方法和装置
US7170298B2 (en) Methods for testing continuity of electrical paths through connectors of circuit assemblies
US20070007978A1 (en) Method and Apparatus for Non-Contact Testing and Diagnosing Electrical Paths Through Connectors on Circuit Assemblies
US7068039B2 (en) Test structure embedded in a shipping and handling cover for integrated circuit sockets and method for testing integrated circuit sockets and circuit assemblies utilizing same
US6960917B2 (en) Methods and apparatus for diagnosing defect locations in electrical paths of connectors of circuit assemblies
US6087842A (en) Integrated or intrapackage capability for testing electrical continuity between an integrated circuit and other circuitry
US5498964A (en) Capacitive electrode system for detecting open solder joints in printed circuit assemblies
CN1285111C (zh) 集成电路芯片和晶片及其制造和测试方法
CN100523844C (zh) 对电路器件进行不加电测试的方法和装置
US7075307B1 (en) Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements
CN101231322B (zh) 集成电路开路/短路的测试连接方法
US10006942B2 (en) Board, integrated circuit testing arrangement, and method for operating an integrated circuit
CN1769916A (zh) 对不可达短路连接进行非接触测试和诊断的方法与装置
CN1828322A (zh) 不使用感测板对固定和不可接触连接的非接触式测试方法
US8933722B2 (en) Measuring device and a method for measuring a chip-to-chip-carrier connection
US20050253616A1 (en) Method and apparatus for testing and diagnosing electrical paths through area array integrated circuits
KR101039049B1 (ko) 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치
CN101533057A (zh) 用于测试电路导通性的装置和方法
KR101575968B1 (ko) 검사장치 및 검사방법
CN103337487B (zh) 用于集成电路的附接的方法和装置
KR100888580B1 (ko) 자체 불량 검사 기능을 탑재한 능동 소자 내장형 인쇄 회로 기판
KR20070042612A (ko) 프로브 카드
JPS6381968A (ja) 半導体モジユ−ル装置
JP2014235159A (ja) 半導体装置、試験システム、及び試験方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20070124

C20 Patent right or utility model deemed to be abandoned or is abandoned