CN101533057A - 用于测试电路导通性的装置和方法 - Google Patents
用于测试电路导通性的装置和方法 Download PDFInfo
- Publication number
- CN101533057A CN101533057A CN200810081700A CN200810081700A CN101533057A CN 101533057 A CN101533057 A CN 101533057A CN 200810081700 A CN200810081700 A CN 200810081700A CN 200810081700 A CN200810081700 A CN 200810081700A CN 101533057 A CN101533057 A CN 101533057A
- Authority
- CN
- China
- Prior art keywords
- plug
- electric contact
- group
- socket
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开了用于测试电路导通性的装置和方法。根据一实施例的插件用于在利用电容性传感探头对通过电路组件的插座的电通路的导通性进行测试时,插入到电容性传感探头和插座之间以辅助电容性传感探头和插座的电触点之间的电容性耦合,插座的电触点包括第一组插座电触点和第二组插座电触点。插件包括插件印刷电路板和转接板。插件印刷电路板具有第一组插件电触点和第二组插件电触点,它们在插件与插座配合时分别与第一组插座电触点和第二组插座电触点电连接。插件印刷电路板用于在第一组插座电触点和第二组插座电触点间形成电容性耦合。转接板由金属制成并位于插件印刷电路板与电容性传感探头之间,用于辅助插件与电容性传感探头间的电容性耦合。
Description
技术领域
本发明一般涉及电路组件测试,更具体而言,涉及用于测试电路导通性的装置和方法。
背景技术
集成电路组件在现代电子器件中无处不在,并且工业部门的一大部分致力于这种器件的设计和制造。随着电子器件被不断地改进并且变得愈加复杂,消费者对这些产品的质量水平的期望也越来越高。因此,制造商正在不断地找寻新且改良的测试技术,以在集成电路、印刷电路板以及集成电路组件的制造之后和出货之前对这些器件的质量进行测试。虽然测试需要检查产品的许多方面,例如功能型测试和老化测试,但是在制造之后最重要的测试之一是基本导通性测试,即确保在器件的元件之间应该被连接的所有连接(例如到印刷电路板的集成电路管脚、到管脚的集成电路引线、印刷电路版节点之间的迹线连接)都是完好的测试。
在导通性测试期间经常暴露的常见缺陷是通常所说的“开路”和“短路”缺陷。在开路缺陷下,电路中的应该存在电导通的两点之间缺少了电连接。开路缺陷通常是制造工艺中的问题造成的,例如由于焊膏的不均匀应用造成的缺失焊料、润湿工艺中的颗粒的无意引入等等。因此,在集成电路组件的导通测试期间,对连接缺陷例如开路的焊点进行诊断。
开路缺陷的检测经常使用公知的电容性引线框感测技术来执行。例如,美国专利5,557,209、5,420,500和5,498,964描述了用于对集成电路信号管脚与安装衬底(通常为印刷电路板)之间的开路进行检测的技术。图1A示出了用于集成电路上的开路信号管脚的电容性引线框测试的基本设置,图1B示出了其等效电路模型。
如图所示,集成电路(IC)管芯18被封装在IC封装12中。封装12包括支撑多个管脚10a、10b的引线框14。IC管芯18的焊盘经由键合线16a、16b在引线框14处连接到封装管脚10a、10b。管脚10a、10b应该例如通过焊点来导电性地附接到印刷电路板(PCB)6的焊盘8a、8b。图1A所示的测试设置确定封装管脚是否在焊点处正确地连接到PCB 6。测试设置包括交流(AC)电源2,其通过测试探头4a将AC信号施加到连接到PCB 6上的焊盘8a的节点,被测管脚10a应该电连接到焊盘8a。在典型的测试环境下,AC信号通常是0.2伏、8192Hz。包括导电性传感板22和放大缓冲器24的电容性传感探头20被放置在集成电路封装12之上。电容性传感探头20连接到电流测量器件26,例如电流表。集成电路12的另一个管脚10b经由接地的探头4b连接到电路地。
当执行测试时,被施加到焊盘8a的AC信号出现在集成电路封装12的管脚10a上。通过电容性耦合,具体而言,通过在引线框14和传感板22之间形成的电容Csense,电流Is传递到传感板22然后通过放大缓冲器24传递到电流测量器件26。如果测得的电流Is落在预定的限度之间,那么管脚10a正确地连接到了焊盘8a。如果管脚10a未连接到焊盘8a,那么在焊盘8a和管脚10a之间形成电容Copen,由此改变了电流测量器件26所测得的电流Is使其落在预定的限度之外,从而指示出在管脚连接处存在开路缺陷。
在在线测试(ICT)期间,基于电容的非向量测试是用于捕捉印刷电路组件(PCA)上的可达(accessible)信号节点的开路和短路缺陷的简单且有效方法。但是已经证明,利用传统的在线测试技术对固定或不可达(inaccessible)管脚的开路和短路缺陷进行检测是有问题的。固定管脚通常是电源或地节点,并且通常由于PCA上的大电容而不能直接利用非向量测试信号源来激励,所述大电容几乎在任何测试频率下对于正弦信号而言都如同短路。另外,即使管脚可以被激励,在通常连在一起的大量固定管脚中,也无法检测单个缺陷管脚,即无法实现诊断可分性。
美国专利申请10/703,944和10/836,862共同地描述了一种用于对连接器和插座上的固定管脚的开路进行测试的方法。该概念被Agilent的随后专利申请扩展为不仅包括固定开路管脚,还包括不可达的管路或开路管脚。这些专利申请中出现的概念提供了用于检测所提供的许多连接器和插座的缺陷的必要理论框架。被测器件的固有结构在可以利用AC测试频率来激励的可达信号管脚和希望内部地对其进行测试的固定管脚之间包括足够的耦合电容。
但是,并不是所有的器件都包含允许利用非向量测试来进行内部测试所必需的耦合电容。因此,在发明名称为“实现用于测试印刷电路板的可测性插头的方法和装置”中国专利申请200610099466.7中,描述了插件(或者插头)的概念,插件可以用于在之前不存在电容性耦合的管脚之间建立电容性耦合。在原理上,因为电容是通过PCB迹线的布线构造出来的,所以该专利申请中所出现的思想似乎足够简单从而能够实现。但是,实际实现由于下面所列出的几个原因而证明是非常困难的。
1)诸如插座之类的器件可能包含超过1000个的具有小间距(管脚之间的间隔)的管脚,因为在不显著增加成本或者层数的情况下,在通孔和焊盘之间可能仅存在布置一条迹线的空间,所以小间距使布线变得复杂。
2)器件上的大量管脚可能是固定或不可达管脚。实际上不可达管脚的数目可能大于可以被激励的可达信号管脚的数目。因此,每个信号管脚可能需要具有与一个或多个固定或不可达管脚的耦合,这导致需要在已经空间受限的插件PCB上进行更多的布线。
3)固定或不可达管脚在整个器件上的分布可能是不均匀的,导致难以将它们电容性地耦合到邻近信号管脚。
4)在诸如典型的CPU插座之类的目标器件中的管脚的较高数目对于有效设计而言是一种阻碍。希望有一种结构化且可预测的迹线布线方法以便可以使设计自动化并且以节约成本的方式完成。
5)插座盖子有时会妨碍插件的顶部与非向量测试传感板之间的顶侧电容性耦合。
发明内容
本发明提供了对上述问题的解决方案。
在一个技术方案中,提供了一种插件,用于在利用电容性传感探头对通过电路组件的插座的电通路的导通性进行测试时,插入到电容性传感探头和插座之间以辅助电容性传感探头和插座的电触点之间的电容性耦合,插座的电触点包括第一组插座电触点和第二组插座电触点,所述插件包括:插件印刷电路板,该插件印刷电路板具有第一组插件电触点和第二组插件电触点,当插件与插座配合时,第一组插件电触点与第一组插座电触点电连接,并且第二组插件电触点与第二组插座电触点电连接,所述插件印刷电路板用于在第一组插座电触点和第二组插座电触点间形成电容性耦合;以及转接板,该转接板由金属制成并位于插件印刷电路板与电容性传感探头之间,用于辅助插件与电容性传感探头间的电容性耦合。
附图说明
通过结合附图参考以下详细描述,将会更清楚地认识和更好地理解本发明及其众多优点,其中:
图1A是用于诊断集成电路上的开路信号管脚的现有技术电容性引线框测试技术的示意框图;
图1B是图1A的测试设置的等效电路模型的示意图;
图2示出了插座的示例管脚图;
图3示出了其中插入插件方案的示例插座;
图4A至图4F示出了用于6层插件PCB设计的布图方法的示例;以及
图5是根据本发明一实施例的对通过电路组件插座的电通路的导通性进行测试的方法的流程图。
具体实施方式
这里所使用的术语“节点”指的是电器件中形成电器件的等效示意图中的单个电掣位(electrical point)的导电部分。例如,节点可以是集成电路管芯的焊盘、管脚、导线、焊凸点,或者集成电路器件的其他互连接头、印刷电路板的焊盘或迹线、印刷电路板上的元件的互连接头、或者它们的任何组合。
将参照说明性实施方式来详细描述本发明,其中被测元件是插座或连接器。这里所使用的术语“插座”和“连接器”将被认为是一样的,因为它们两者都是容纳芯片或配合PCB的元件,并且两者都具有电触点机构例如管脚或弹簧。
图2示出了插座的示例管脚图。每个方块代表插座中的管脚。灰色方块是可达信号管脚,黑色方块是固定或不可达管脚。例如,方块201是可达信号管脚,方块202是固定或不可达管脚。该示例管脚图图示出上面的问题列表中的前四点。该插座包含超过1000个管脚,其中大量管脚是固定或不可达管脚。可以设想管脚的总面积大约是1平方英寸。器件的中央包含一大“片”未被物理耦合到任何信号管脚的管脚。最后,注意到管脚图的图案在整个器件上是不重复的,因此由于其不规则性和定制性而增加了设计难度。
图3示出了其中插入本发明实施例的插件的示例插座300。非向量测试传感板301通过挂钩探头附接到在线测试夹具(未示出)的蛤壳盖子(clamshell lid)。当夹具蛤壳盖子关闭时,传感板延伸到插座盖子的开口中。如图所示,插座盖子的开口并未大到足以允许传感板电容性地耦合到插座的周边管脚,或者说,不足以覆盖插座的周边管脚。
本实施例中的插件包括与插座的管脚物理接触的插件PCB 303和位于插件PCB 303和非向量测试传感板301之间的转接板302。在本实施例中,转接板302由金属制成,且转接板302和插件PCB 303被粘附在一起以形成本实施例的插件。转接板302的目的是解决传感板受插座盖子妨碍的问题(上面的问题列表中的第五点)。转接板通过以下方式来解决上述问题:不管形成电容的管脚是否受盖子妨碍,都将电容从插件PCB桥接(bridge)到传感板。电容器中存在简单的金属层,这对传感板所获得的电容信号的大小的影响是微乎其微的。
图4A至图4F示出了用于6层插件PCB设计的布图方法的示例,其中,图4A至图4F分别对应于插件PCB的第6层至第1层。这些层中的每一层都被分解以示出各个层的焊盘、通孔和迹线的GERBER视图。实际上,所有这些层被完美地彼此堆叠、由FR4电介质隔离并且利用图中所示的通孔连接在一起。在图4A至图4F所示的这些GERBER层上,无填充物的圆圈(例如图4A中的4611、图4B中的4511等)表示连接到可达信号管脚的焊盘,双圆圈(例如图4A中的4621、图4B中的4521等)表示将所有层连接在一起的通孔,灰色圆圈(例如图4A中的4631、图4C中的4431等)表示连接到固定或不可达管脚的焊盘,网格圆圈(例如图4B中的4541、图4D中的4341等)表示被布线为使得其耦合在固定或不可达管脚之上的信号焊盘。
这些GERBER层示出了较大插座中简单的5×5部分。图4A所对应的第6层是底层,其与插座中的管脚进行物理接触。图4F所对应的第1层是顶层,其最接近于转接板。图4B至图4E所分别对应的第5层至第2层被顺序布置在第6层和第1层之间。
插件的目的是在不存在电容性耦合的管脚之间建立电容性耦合。将每个固定或不可达管脚耦合到一个或多个信号管脚允许利用上述专利申请中所详细描述的技术来对固定或不可达管脚进行内部测试。在彼此上下紧接并且由FR4 PCB电介质隔离的不同层上的两个焊盘之间形成电容。其中一个焊盘连接到固定或不可达管脚,另一个焊盘被利用迹线布线到与信号管脚连接的另一个焊盘。
图4A至图4F的布图方法图示出用于解决上面所列出的实现问题1至4的布线技术。下面结合图4A至图4F对布图方法进行详细描述。
电容性耦合是通过将不同层上的焊盘上下相邻放置而建立的。因此,仅需要2层来建立最简单的插件。本示例设计是针对6层的插件,其中在各个层对之间形成电容性耦合:第6层和第5层、第4层和第3层、第2层和第1层。例如,图4A所示的第6层与图4B所示的第5层之间形成电容性耦合,更具体而言,第6层与第5层中上下相邻放置的焊盘(例如图4A中的焊盘4631与图4B中的焊盘4541)之间形成电容性耦合。由于电容性耦合是在多层插件PCB的不同层之间形成的,不会像在单层情况下形成电容性耦合那样需要大量额外的空间,因此可以在诸如插座之类的器件包含超过1000个的具有小间距的管脚的情况下实现电容性耦合。
固定或不可达管脚仅仅被利用通孔,通过导线(包括迹线)与预定层上的点(例如焊盘)电连接,而在这些层上未被布线到任何地方,即固定或不可达管脚所连接的PCB层上的点未与任何其他导线相连。由于较紧的空间要求,固定或不可达管脚的布线是不希望的,同时由于本实施方式中采用对信号管脚进行布线的方法,因此固定或不可达管脚的布线也是不必要的。这使得在器件上的大量管脚是固定或不可达管脚且管脚间距较小的情况下不会引起过多的布线。例如图4A所示,一管脚通过通孔4622连接到图4A上的焊盘4631,并且可以通过其他通孔连接到其他层上的焊盘。
可达信号管脚也被利用通孔,通过导电材料与预定层上的点(例如焊盘)电连接,但可达信号管脚所连接的PCB上的点还在其所在层上被布线,以使得它们可以被耦合到一个或多个固定或不可达管脚。在图示实施例中,所述的耦合是通过使可达信号管脚连接到与固定或不可达管脚所连接的焊盘位置对应的焊盘上而实现的。上述的“位置对应”是指可达信号管脚所连接的焊盘与固定或不可达信号管脚所连接的焊盘在插件PCB厚度方向上的投影中心部分基本重合,且这两个焊盘位于插件PCB的相邻层中,从而其间通过PCB电介质材料形成电容性耦合。本领域技术人员可以理解的是,本发明并不限于通过位置对应的焊盘形成电容性耦合的方式,任意的被电介质隔开的导电材料(例如通孔、迹线)都可以用来形成电容性耦合。
在图示实施例中,以预定方向的直线方式对信号管脚进行布线,所耦合的固定或不可达管脚的实际数目取决于在该方向的何处发现下一个信号管脚。每次遇到信号管脚时,将其用于耦合到随后的固定或不可达管脚,直到下一个信号管脚被发现为止。例如,如图4A和图4B所示,通过通孔4521连接到焊盘4511的信号管脚在斜线方向上,分别通过焊盘4541与焊盘4631的耦合以及焊盘4542与焊盘4632的耦合而耦合到两个固定或不可达管脚,这两个固定或不可达管脚分别通过通孔4622和4623连接到焊盘4631和4632。利用这种方式,在固定或不可达管脚在整个器件上的分布不均匀的情况下,可以容易地将它们电容性地耦合到邻近信号管脚。
如前所述,最简单的插件可以是用2层的PCB形成的。但是,因为可能有不止一个的信号管脚可以耦合到多个固定/不可达管脚,所以其将会使得特定的失效的固定或不可达节点的诊断不明确,因此这不是最佳的。添加的耦合层对为每个固定/不可达管脚增加了多余却唯一的耦合。因此,任何一个管脚上的缺陷将会唯一地影响对该管脚的耦合信号的读取。如图4B、图4D和图4F所示,本实施方式中的示例插件利用3个不同的方向来形成耦合:第5层上的斜线方向、第3层上的垂直方向和第1层上的水平方向。这样,在通常结合在一起的大量固定或不可达管脚的情况中,通过在不同层上对这些固定或不可达管脚形成多组耦合,可以检测单个缺陷管脚,即实现诊断可分性。
特定插座的管脚图取决于作为插座的目标器件的复杂ASIC(专用集成电路)的管脚图。本领域技术人员根据本发明的教导容易理解的是,本实施方式中的布线方法可以在算法上快速描述以在设计周期中节省时间。另外,具体管脚图容易定制,因此不管目标器件如何,都可以实现标准且可重复的方法。因此,可以实现一种结构化且可预测的迹线布线方法从而使设计自动化并且以节约成本的方式完成。
图4A至图4F的示例GERBER文件仅描述了插件概念的一种可能的实施方式。可以想到同一概念的具有不同耦合方法(通孔邻近通孔,迹线邻近迹线)的各种变体,可以使用更多或更少的层,可以改变层的顺序,可以实现不同或者混合的布线方向(而不是水平、垂直、斜线),或者可以更改迹线布线,以有利地改变或者跳过某些固定/不可达管脚,从而更改唯一性和电容量。
图5是根据本发明一实施例的对通过电路组件插座的电通路的导通性进行测试的方法500的流程图。如图所示,在步骤501,将插件与插座配合,例如将插件插入插座中,从而使得插件与插座适当地电连接,即插件和插座的相应电触点电连接。在步骤502,利用电源来激励插座的一个或多个电触点,所述电触点包括固定或不可达电触点,例如向这些电触点施加AC信号。在步骤503,插件电触点被通过转接板电容性地耦合到电容性传感探头。随后,电容性传感探头将其所感测到的信号传送给测试仪,测试仪于是在步骤504测量该感测信号的电特性,例如电流值等。然后在步骤505,将所测得的电特性与阈值相比较,以评估通过可达信号电触点而通过插座连接的电通路的导通性。本领域技术人员可以理解的是,本发明并不限于上述的具体细节,而是可以进行各种修改、添加和替换,例如电特性可以是电压、测试步骤的顺序可以变化、可以增加另外的步骤等。
虽然已经为说明性目的公开了本发明的优选实施方式,但是本领域的技术人员将明白,在不脱离权利要求书所公开的本发明的精神和范围的情况下,可以进行各种修改、添加和替换。随着时间的过去,当前公开的发明的其他益处或用途也将变得清楚。
Claims (20)
1.一种插件,用于在利用电容性传感探头对通过电路组件的插座的电通路的导通性进行测试时,插入到所述电容性传感探头和所述插座之间以辅助所述电容性传感探头和所述插座的电触点之间的电容性耦合,所述插座的电触点包括第一组插座电触点和第二组插座电触点,所述插件包括:
插件印刷电路板,其具有第一组插件电触点和第二组插件电触点,当所述插件与所述插座配合时,所述第一组插件电触点与所述第一组插座电触点电连接,并且所述第二组插件电触点与所述第二组插座电触点电连接,所述插件印刷电路板用于在所述第一组插座电触点和所述第二组插座电触点间形成电容性耦合;以及
转接板,其由金属制成并位于所述插件印刷电路板与所述电容性传感探头之间,用于辅助所述插件与所述电容性传感探头间的电容性耦合。
2.如权利要求1所述的插件,其中,所述插件印刷电路板是多层印刷电路板,并且所述第一组插座电触点和所述第二组插座电触点之间的电容性耦合是在所述插件印刷电路板的不同层之间利用导电材料建立的。
3.如权利要求2所述的插件,其中,所述导电材料包括焊盘、通孔和迹线。
4.如权利要求2所述的插件,其中,所述第一组插座电触点是固定或不可达节点,所述第二组插座电触点是可达信号节点。
5.如权利要求4所述的插件,其中,所述第一组插件电触点中的每一个通过导电材料连接到所述插件印刷电路板的预定层上的点,并且这些点未与任何其他导电材料相连。
6.如权利要求5所述的插件,其中,所述第二组插件电触点中的每一个通过导电材料连接到所述插件印刷电路板的预定层上,并且在这些层上通过布线而耦合到所述第一组插件电触点中的一个或多个。
7.如权利要求6所述的插件,其中,通过布线使所述第二组插件电触点连接到与所述第一组插件电触点所连接的焊盘位置对应的焊盘上,从而实现所述耦合,其中彼此耦合的所述第一组插件电触点所连接的焊盘和所述第二组插件电触点所连接的焊盘位于所述插件印刷电路板的相邻层中。
8.如权利要求6或7所述的插件,其中,所述布线是通过如下方式进行的:以预定方向的直线方式对所述插件印刷电路板的同一层中与所述第二组插件电触点相连的部分进行布线。
9.如权利要求8所述的插件,其中,所述插件印刷电路板的不同层之间的所述布线方向不同。
10.一种用于对通过电路组件的插座的电通路的导通性进行测试的装置,所述插座包括第一组插座电触点和第二组插座电触点,所述装置包括:
电容性传感探头,用于与所述插座的电触点形成电容性耦合以进行所述测试;
插件,在所述测试时插入到所述电容性传感探头和所述插座之间以辅助所述电容性传感探头和所述插座的电触点之间的电容性耦合,该插件包括:
插件印刷电路板,该插件印刷电路板具有第一组插件电触点和第二组插件电触点,当所述插件与所述插座配合时,所述第一组插件电触点与所述第一组插座电触点电连接,并且所述第二组插件电触点与所述第二组插座电触点电连接,所述插件印刷电路板用于在所述第一组插件电触点和所述第二组插件电触点间形成电容性耦合;以及
转接板,该转接板由金属制成并位于所述插件印刷电路板与所述电容性传感探头之间,用于辅助所述插件与所述电容性传感探头间的电容性耦合;
测试仪,其被配置为对电路组件上的耦合到通过电路组件的插座的电通路的节点进行激励,并且测量由所述电容性传感探头感测到的插座的电特性。
11.如权利要求10所述的装置,其中,所述插件印刷电路板是多层印刷电路板,并且所述第一组插座电触点和所述第二组插座电触点之间的电容性耦合是在所述插件印刷电路板的不同层之间利用导电材料建立的。
12.如权利要求10所述的装置,其中,所述导电材料包括焊盘、通孔和迹线。
13.如权利要求11所述的装置,其中,所述第一组插座电触点是固定或不可达节点,所述第二组插座电触点是可达信号节点。
14.如权利要求13所述的装置,其中,所述第一组插件电触点中的每一个通过导电材料连接到所述插件印刷电路板的预定层上的点,并且这些点未与任何其他导电材料相连。
15.如权利要求14所述的装置,其中,所述第二组插件电触点中的每一个通过导电材料连接到所述插件印刷电路板的预定层上,并且在这些层上通过布线而耦合到所述第一组插件电触点中的一个或多个。
16.如权利要求15所述的装置,其中,通过布线使所述第二组插件电触点连接到与所述第一组插件电触点所连接的焊盘位置对应的焊盘上,从而实现所述耦合,其中彼此耦合的所述第一组插件电触点所连接的焊盘和所述第二组插件电触点所连接的焊盘位于所述插件印刷电路板的相邻层中。
17.如权利要求15或16所述的装置,其中,所述布线是通过如下方式进行的:以预定方向的直线方式对所述插件印刷电路板的同一层中与所述第二组插件电触点相连的部分进行布线。
18.如权利要求17所述的装置,其中,所述插件印刷电路板的不同层之间的所述布线方向不同。
19.一种实现插件的方法,所述插件用于在利用电容性传感探头对通过电路组件的插座的电通路的导通性进行测试时,插入到所述电容性传感探头和所述插座之间以辅助所述电容性传感探头和所述插座的电触点之间的电容性耦合,所述插座的电触点包括第一组插座电触点和第二组插座电触点,所述方法包括:
根据所述第一组插座电触点和所述第二组插座电触点来确定插件印刷电路板的第一组插件电触点和第二组插件电触点的位置,其中,所述插件印刷电路板是多层印刷电路板,并且,所述第一组插件电触点被配置为当所述插件被安装在所述插座中时与所述第一组插座电触点电连接,所述第二组插件电触点被配置为当所述插件被安装在所述插座中时与所述第二组插座电触点电连接;
在所述插件印刷电路板中,利用通孔将所述第一组插件电触点和所述第二组插件电触点连接到所述插件印刷电路板的各个层上;
利用导电材料在所述插件印刷电路板的各个层上进行布线,使得在不同层之间建立所述第一组插件电触点和所述第二组插件电触点之间的电容性耦合;以及
将转接板粘附到所述插件印刷电路板上,所述转接板由金属制成并位于所述插件印刷电路板与电容性传感探头之间,用于辅助所述插件与所述电容性传感探头间的电容性耦合。
20.一种对通过电路组件插座的电通路的导通性进行测试的方法,所述插座包括第一组插座电触点和第二组插座电触点,所述插件插入到所述电容性传感探头和所述插座之间以辅助电容性传感探头和所述插座的电触点之间的电容性耦合,所述插件包括插件印刷电路板和转接板,所述插件印刷电路板是多层印刷电路板并且具有第一组插件电触点和第二组插件电触点,所述转接板由金属制成并位于所述插件印刷电路板和电容性传感探头之间,其中在所述插件印刷电路板的不同层之间利用导电材料建立所述第一组插座电触点和所述第二组插座电触点之间的电容性耦合,所述方法包括:
将所述插件与所述插座配合,使得所述第一组插件电触点与所述第一组插座电触点电连接并且所述第二组插件电触点与所述第二组插座电触点电连接;
激励所述插座的一个或多个第一组插座电触点;
通过所述转接板将所述第一组插件电触点和第二组插件电触点电容性地耦合到所述电容性传感探头;
测量来自所述电容性传感探头的感测信号的电特性;以及
将所测得的电特性与阈值相比较,以评估通过所述第二组插座电触点而通过所述插座连接的电通路的导通性。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810081700A CN101533057A (zh) | 2008-03-13 | 2008-03-13 | 用于测试电路导通性的装置和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810081700A CN101533057A (zh) | 2008-03-13 | 2008-03-13 | 用于测试电路导通性的装置和方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101533057A true CN101533057A (zh) | 2009-09-16 |
Family
ID=41103782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810081700A Pending CN101533057A (zh) | 2008-03-13 | 2008-03-13 | 用于测试电路导通性的装置和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101533057A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104781681A (zh) * | 2012-11-14 | 2015-07-15 | 矢崎总业株式会社 | 导通性检查装置 |
CN110865294A (zh) * | 2018-08-27 | 2020-03-06 | 是德科技股份有限公司 | 形状适形的电容性耦合器 |
CN113567838A (zh) * | 2021-07-27 | 2021-10-29 | 中国电子科技集团公司第五十八研究所 | 一种基于转接板的电路测试结构及其制备方法 |
-
2008
- 2008-03-13 CN CN200810081700A patent/CN101533057A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104781681A (zh) * | 2012-11-14 | 2015-07-15 | 矢崎总业株式会社 | 导通性检查装置 |
US9989577B2 (en) | 2012-11-14 | 2018-06-05 | Yazaki Corporation | Continuity inspection device |
CN110865294A (zh) * | 2018-08-27 | 2020-03-06 | 是德科技股份有限公司 | 形状适形的电容性耦合器 |
CN113567838A (zh) * | 2021-07-27 | 2021-10-29 | 中国电子科技集团公司第五十八研究所 | 一种基于转接板的电路测试结构及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7307427B2 (en) | Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards | |
EP0492806B1 (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
US7208967B2 (en) | Socket connection test modules and methods of using the same | |
US7170298B2 (en) | Methods for testing continuity of electrical paths through connectors of circuit assemblies | |
TWI476412B (zh) | 探針卡及測試設備 | |
CN101231322B (zh) | 集成电路开路/短路的测试连接方法 | |
US7075307B1 (en) | Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements | |
CN1690723A (zh) | 非接触式测试与诊断电通路的方法和装置 | |
CN101894819B (zh) | 基板结构 | |
KR100192575B1 (ko) | 유니버셜 번-인 보오드 | |
CN1439101A (zh) | 用于测量和分析集成电路块的电信号的装置 | |
US20110140730A1 (en) | Detection circuitry for detecting bonding conditions on bond pads | |
CN101533057A (zh) | 用于测试电路导通性的装置和方法 | |
US6535005B1 (en) | Systems and methods for obtaining an electrical characteristics of a circuit board assembly process | |
CN108254671A (zh) | 基于内插器的测试程序评估 | |
JP3624717B2 (ja) | マルチチップモジュール及びその試験方法 | |
JP2012149914A (ja) | プリント基板劣化検査装置および劣化検査方法 | |
KR101039049B1 (ko) | 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치 | |
CN206147046U (zh) | 装配印刷电路板测试装置 | |
JP2010185863A (ja) | ポゴタワー電気チャネル自己検査式半導体試験システム | |
JP5370250B2 (ja) | 半導体装置の製造方法 | |
CN103337487B (zh) | 用于集成电路的附接的方法和装置 | |
KR100888580B1 (ko) | 자체 불량 검사 기능을 탑재한 능동 소자 내장형 인쇄 회로 기판 | |
JP4231682B2 (ja) | バイパスコンデンサの実装検査方法 | |
CN101458288A (zh) | 利用容性引线框传感检测开路缺陷的装置和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090916 |