CN101894819B - 基板结构 - Google Patents

基板结构 Download PDF

Info

Publication number
CN101894819B
CN101894819B CN2010101833974A CN201010183397A CN101894819B CN 101894819 B CN101894819 B CN 101894819B CN 2010101833974 A CN2010101833974 A CN 2010101833974A CN 201010183397 A CN201010183397 A CN 201010183397A CN 101894819 B CN101894819 B CN 101894819B
Authority
CN
China
Prior art keywords
electrode
electrodes
projection
substrate
plate members
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010101833974A
Other languages
English (en)
Other versions
CN101894819A (zh
Inventor
伊东伸孝
坂入慎
中楯真美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101894819A publication Critical patent/CN101894819A/zh
Application granted granted Critical
Publication of CN101894819B publication Critical patent/CN101894819B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Automation & Control Theory (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供一种基板结构。本发明的基板包括：第一平板构件；多个第一电极，被设置在所述第一平板构件的主表面上，所述多个第一电极包括用于电路连接的至少一个电极以及与用于电路连接的所述电极分离的至少一个监控电极；第二平板构件；多个第二电极，被设置在所述第二平板构件的主表面上；多个焊料构件，被重复地设置在所述多个第一电极与所述多个第二电极之间，用于在它们之间进行电连接；以及检测器，用于检测至少一个所述监控电极与所述第二电极之间的电断路。

Description

基板结构
技术领域
本发明于此所讨论的实施例涉及一种基板结构。
背景技术
被称为凸块的突起电极在某些情况下会被用作连接器件以将电子零件安装到基板上。突起电极通过在设置于基板上的电极上方沉积焊料而形成。例如，BGA(球栅阵列)连接结构用于将电子零件安装到基板上。在该结构中，通过在规则地布置于基板上的电极上方沉积焊料而规则地布置突起电极。
半导体集成电路的一种输出端已经被公开。该输出端用于确定突起电极和电极是否正常地连接。相关技术被公开于日本特开专利公开No.9-82714中。
如果连接器件被损坏而造成连接障碍(failure)，则信号传输被中断，从而导致包含基板的电子设备出现故障。因此，期望尽量准确地检测到连接器件的连接是否处于适当状态。此外，如果有连接障碍的可能性，则预先知道这种可能性是有利的。
发明内容
因此，提供本说明书中公开的基板结构以预先掌握连接器件的连接障碍。
根据本发明的一个方案，一种基板包括：第一平板构件(plate member)；多个第一电极，被设置在所述第一平板构件的主表面上，所述多个第一电极包括用于电路连接的至少一个电极以及与用于电路连接的所述电极分离的至少一个监控电极(monitor electrode)；第二平板构件；多个第二电极，被设置在所述第二平板构件的主表面上；多个焊料构件，被重复地设置在所述多个第一电极与所述多个第二电极之间，用于在它们之间进行电连接；以及检测器，用于检测至少一个所述监控电极与所述多个第二电极的至少一个电极之间的电断路(electrical disconnection)。
附图说明
图1A是示出根据第一实施例的基板结构的凸块和焊盘电极排列的上视图；
图1B是示出根据第一实施例的基板结构的凸块和焊盘电极排列的剖视图；
图2是示出根据第一实施例的个人计算机的部分内部结构的方框图；
图3是分离电极的放大视图；
图4是示出处于分解状态中的焊盘电极和目标凸块的透视图；
图5是示出作用于凸块上的热循环的次数与目标凸块的电阻变化率和残余强度之间的关系的曲线图；
图6是示出分离电极的一个实例的说明图；
图7是示出分离电极的另一个实例的说明图；
图8是示出断路检测器的一个实例的电路图；
图9是示出异常检测过程的一个实例的流程图；
图10是示出断路检测器的另一个实例的电路图；
图11是示出断路检测器的又一个实例的电路图；
图12A是示出根据第二实施例的基板结构的凸块和焊盘电极排列的上视图；
图12B是示出根据第二实施例的基板结构的凸块和焊盘电极排列的剖视图；
图13是示出根据第三实施例的基板结构的凸块和焊盘电极排列的剖视图；以及
图14是示出根据第四实施例的基板结构的凸块和焊盘电极排列的剖视图。
具体实施方式
下文将参照附图描述实施例。但是，附图有时并没有示出与那些实际零件的大小、比例等完全相同的零件。在某些附图中，细节被省略。
[第一实施例]
图1A和图1B是示出根据第一实施例的基板结构100的凸块9、待测凸块(以下被称为目标凸块)10、焊盘电极3、4和焊盘电极8、11的排列的说明图。凸块9和目标凸块10是突起电极，是本说明书中的连接器件的实例。图1A是凸块9和目标凸块10的排列的上视图；图1B是沿着一对角线的剖视图，其中凸块9和目标凸块10的排列距离沿着该对角线最长。图2是示出作为电子设备的实例的个人计算机的部分内部结构的方框图。图3是分离电极的放大视图。图4是示出处于分解状态中的焊盘电极4、11和目标凸块10的透视图。
在基板结构100中，LSI(大规模集成化)封装2被安装在作为母板的第一基板(第一平板构件)1上。LSI封装2被配置为使得芯片6(其是电子元件的一个实例)被安装在第二基板(第二平板构件)5上并且其外周涂覆有密封树脂7。
第一基板1的顶部上具有作为第一基板电极的焊盘电极3、4。第二基板5在下表面具有作为第二基板电极的焊盘电极8、11。这里，焊盘电极(第一电极)4和焊盘电极(第二电极)11是通过稍后将详细描述的目标凸块10连接的焊盘电极。
基板结构100具有将焊盘电极3和焊盘电极8连接在一起的凸块9以及将焊盘电极4和焊盘电极11连接在一起的目标凸块10。如图1A所示，凸块9和目标凸块10以矩形形状排列成7行7列。目标凸块10是用于检测诸如断裂或脱落等异常的凸块。在第一实施例中，位于矩形角落的凸块被用作目标凸块10。与目标凸块10相对应的焊盘电极4和焊盘电极11中的至少一个电极包括多个块(pieces)。在图1A和图1B所示的实例中，作为第一基板侧电极的凸块4包括多个块。如图3和图4所示，焊盘电极4包括不同大小的第一分离电极4a和第二分离电极4b。如果对这两种大小进行比较，则第一分离电极4a小于第二分离电极4b。
如图2所示，基板结构100设置有断路检测器16，该断路检测器16包括多个第一分离电极4a、多个第一分离电极4a所分别连接的多个凸块10、和多个焊盘电极11。断路检测器16包括恒压器件13、异常检测电路14和LED(发光二极管)15，该LED(发光二极管)15为警告装置的一个实例。
图5是示出作用于基板结构100上的热循环(thermal cycle)的次数与目标凸块10的电阻变化率(resistance change)和残余强度之间的关系的曲线图。该图显示目标凸块10的损坏随着热循环次数的增加而增加，从而减小强度并增加电阻变化率。由于目标凸块10的电阻变化率和残余强度具有相关性，所以可以通过检测目标凸块10的电阻变化而掌握目标凸块10的强度。此外，通过测量载流(current-carrying)状态或电压来代替电阻的检测，也可以掌握目标凸块10的强度和状况。
断路检测器16通过检测电中断、即第一分离电极(监控电极)4a和与焊盘电极4成对的目标凸块10之间的电断路，来检测异常。稍后将详细描述断路检测器16的操作。
下文将详细描述目标凸块10。如图1A所示，基板结构100具有许多凸块。目标凸块10是根据以下进程从这许多凸块中选择的：
由于基板结构100上的工作循环(duty cycle)作用而易于发生损坏(诸如断裂或脱落等)的位置处的凸块被选为目标凸块10。在第一实施例中，鉴于热循环(在热循环期间热应力重复地作用于基板结构100上)的次数，选择位于排列的角落的凸块10。具体而言，如图1A所示，在沿着第二基板5最长的方向被排列的凸块之中，将位于排列末端的凸块选为目标凸块10。矩形第二基板5最长的方向与对角线相对应。
选择沿着第二基板5最长的方向的凸块的原因在于凸块的异常被认为是由于作为母板的第一基板1与LSI封装2之间的热膨胀系数之差造成的。换言之，这是鉴于基板结构100的变形受到用第一基板1与LSI封装2之间的距离乘二者之间的热膨胀系数之差而得到的值的影响这一事实。通过将处于容易受热循环影响的位置处的凸块选为目标凸块10，可以在其早期阶段检测出基板结构100的异常。
可以依据基板结构的配置选择目标凸块10的位置。作用于基板结构上的负荷的实例包括温度、湿度、振动以及冲击。目标凸块10的位置可以依据在这些因素之中被认为重要的因素而适当地改变。为了选择具体位置，实验和仿真是有效的。
接下来，将描述焊盘电极4。焊盘电极4包括小的第一分离电极4a和大于第一分离电极4a的第二分离电极4b，如上所述。第一分离电极4a和第二分离电极4b被沿着对角线平行排列。这种分离图案基于目标凸块10从接近于LSI封装2的中心的部分开始损坏的仿真结果。换言之，应力集中在每个目标凸块10接近于LSI封装2的中心的的部分上。因而，鉴于目标凸块10上的损坏从集中应力的部分上开始发生并且从那里开始发展这一事实，采用分离图案。
这样分离的焊盘电极4被定位使得较小的第一分离电极4a在早期阶段位于易于发生损坏的的目标凸块10的区域处。这种放置能够改进检测目标凸块1异常的灵敏度。凸块的损坏以这种方式发生使得断裂或脱落首先发生在凸块部分中然后从那里开始发展。因此，通过形成上述断路检测器16，从而在早期阶段包括位于易于发生损坏的区域处的第一分离电极4a，可以在通过凸块进行的连接被完全切断之前检测出凸块的异常。这里，由于第一分离电极4a和与焊盘电极4成对的目标凸块10之间的电流中断或者电阻增加，可以检测出异常。鉴于上述事实，被包含到断路检测器16中的焊盘电极越小，灵敏度越高。换言之，焊盘电极越小，与目标凸块10的距离越长。这允许断路检测器16容易地传输异常信号，从而改进灵敏度。
如图6所示，基于仿真，第一分离电极4a可以形成为如同新月形状。仿真结果显示，当基板结构100重复地经受热应力时，新月形状的应力集中区域出现在每一个目标凸块10中。通过采用与这种应力集中区域的形状相对应的第一分离电极4a的形状，可以进一步改进异常检测的灵敏度。换言之，通过采用与应力集中区域相对应的第一分离电极4a的形状，可以在早期阶段检测出第一分离电极4a与目标凸块10之间的电中断。
按此方式，设置第一基板上的每一个监控电极，从而评估在第一基板上用于电路连接的另一个电极与第二基板上的焊盘电极之间的电连接。鉴于作用于目标凸块10上的应力，可以确定每个焊盘电极4的分离图案和大小。此外，如图7所示，也可以考虑损坏的发展而排列焊盘电极4。图7所示的焊盘电极4包括四块，即，第一分离电极4a、第二分离电极4b、第三分离电极4c和第四分离电极4d。在这些分离电极之中，第一分离电极4a被置于集中应力的区域，从而造成最大的损坏。损坏从第一分离电极4a朝向第四分离电极4d发展。因此，目标凸块10的电中断从第一分离电极4a朝向第四分离电极4d发展。因而，为电极4a至4b中的每一个电极提供断路检测器16允许检查目标凸块10的损坏的发展程度。
按此方式，如果可以检查损坏的发展程度，则它可以用于例如确定修复时间。
如上所述，有利地，基于实验或者仿真结果确定焊盘电极的分离图案和分离电极的大小与形状。基于实验或者仿真结果，被置于集中应力的位置处的较小的分离电极使得损坏更有可能发生。因此，与图1B和图3所示的实例不同的是，位于外侧的第二分离电极4b可以被设为小于第一分离电极4a。
接下来，将参照图8描述断路检测器16的细节。断路检测器16被连接到最小的分离电极。换言之，采用第一实施例的基板结构，第一分离电极4a被连接到断路检测器16。断路检测器16包括第一电源12，第一电源12是通过第一导线19和第二导线20被连接到目标凸块10的直流电源。第一导线19同时电连接第一电源12和焊盘电极11。第二导线20同时电连接第一分离电极4a和第一电源12。断路检测器16包括恒压器件13。恒压器件13的输入端(IN)被连接到第一电源12，而恒压器件13的输出端(OUT)被连接到焊盘电极11。恒压器件13的GND(接地端)被连接到第二导线20。
断路检测器16进一步包括异常检测电路14。下文将描述异常检测电路14的配置和操作。异常检测电路14包括在第一导线19和第二导线20之间分配输入到恒压器件13的电压的第一电阻器R1和第二电阻器R2。第一、第二电阻器R1、R2与第一导线19之间的节点位于第一电源12与恒压器件13的输入端(IN)之间。第一电阻器R1和第二电阻器R2串联。分配从恒压器件13输出的电压的第三电阻器R3和第四电阻器R4被置于第一导线19和第二导线20之间。第三、第四电阻器R3、R4与第一导线19之间的节点位于焊盘电极11与恒压器件13的输出端(OUT)之间。第三电阻器R3和第四电阻器R4串联。
异常检测电路14包括比较器电路18。比较器电路18将输入到恒压器件13的电压的分压V1与从恒压器件13输出的电压的分压V2进行比较，并且依据结果输出异常信号。比较器电路18通过第三导线21被连接在第一电阻器R1和第二电阻器R2之间，并且通过第四导线22被连接在第三电阻器R3和第二电阻器R4之间。用于操作比较器电路18的第二电源17被连接到比较器电路18。
第一电阻器R1、第二电阻器R2、第三电阻器R3和第四电阻器R4的值被设为满足如下条件。具体而言，设置各个电阻，使得在保持目标凸块10和第一分离电极4a之间导电的正常条件下V1＞V2有效，而在中断目标凸块10和第一分离电极4a之间导电的异常条件下V1＜V2有效。
将描述异常检测电路14的操作。首先，将第一电源12的直流输出供应到恒压器件13。输入到恒压器件13的电压通过第一电阻器R1和第二电阻器R2被分配，并且得到的分压V1被输入到比较器电路18的放大输入端。
从恒压器件13输出的电压通过第三电阻器R3和第二电阻器R4被分配，并且得到的分压V2被输入到比较器电路18的反相输入端。
比较器电路18这样比较输入到恒压器件13的电压与从恒压器件13输出的电压。
在保持目标凸块10和第一分离电极4a之间的电导通的正常条件下，恒压器件13利用其保护功能减小其输出电压和电流。因此，分压V1和分压V2的关系为V1＞V2。在这种状态下，比较器电路18的输出电压处于低电平，而异常信号23显示没有异常。
另一方面，当目标凸块10和第一分离电极4a之间的电导通被中断时，恒压器件13的保护功能无效，使得输出电压和电流增加。因此，分压V2增加以将分压V1和分压V2之间的关系变成V1＜V2。
因而，比较器电路18的输出电压被反转以输出处于高电平的异常信号23，显示检测到异常。
下面将参照图9所示的流程图描述通过上面描述的断路检测器16来检测异常的过程。
首先，在打开个人计算机1000的电源时，同时开始进行异常检测(步骤S1)。在步骤S2，将输入到目标凸块10的电压的分压V1与输出电压的分压V2进行比较。在步骤S3中，如果V1＞V2有效，即“是”，则过程进入到步骤S4。在这种情况下，比较器电路18的输出电压处于低电平(步骤S4)。因此，无异常信号输出(步骤S5)。在步骤S5的过程之后，再次执行步骤S2之后的过程。相反，如果在步骤S3中是“否”，则过程进入到步骤S6。在这种情况下，比较器电路18的输出电压被反转为高电平(步骤S6)。因此，比较器电路18输出异常信号以点亮LED(步骤S7)。
按此方式，可以检测目标凸块10的异常。
尽管在上述实例中在打开个人计算机1000的电源时执行异常检测，但是也可以始终执行异常检测。可替代地，可以在每次打开个人计算机100的电源时执行异常检测。
如上所述，断路检测器16的使用允许对基板结构100的凸块10的异常进行检测。如上所述，由于第二分离电极4b和目标凸块10之间的电导通维持在检测异常的这一点，所以可以通过目标凸块10维持第一基板1和LSI封装2之间的电导通。因此，可以维持个人计算机1000的功能。换言之，采用该实施例的基板结构100，可以在凸块10和焊盘电极4之间的电导通完全中断以造成连接障碍之前预先掌握连接障碍的发生。
上面描述的基板结构100的实例被配置成检测设置于第一基板1上的焊盘电极4和目标凸块10之间的连接障碍。采用该实施例的基板结构100，可以适当地选择每一个均包括多个块并且每一个都设置有断路检测器16的焊盘电极。例如，如图10所示，设置于第二基板5上的焊盘电极11可以包括第一分离电极11a和第二分离电极11b。采用这种配置，由于脱落等产生于LSI封装2处的连接障碍可以被掌握。由于上面已经描述了断路检测器16的配置本身，所以其详细描述将被省略。
如图11所示，设置于第一基板1上的焊盘电极4和设置于第二基板5上的焊盘电极11可以均包括多个块。采用这种配置，由于脱落等产生于第一基板1或LSI封装2处的连接障碍可以被掌握。由于上面已经描述了断路检测器16的配置本身，所以其详细描述将被省略。
如上所述，断路检测器16可以被置于预知发生最初损坏的位置处。
可以在早期阶段检测异常的发生，从而允许采取诸如修复等的措施。
[第二实施例]
接下来，将描述根据第二实施例的基板结构200。
如上所述，在许多凸块之中，损坏趋向于发生在早期阶段的易于损坏的凸块及该易于损坏的凸块的位置取决于基板的结构。
下文将参照图12A和图12B描述与第一实施例的不同点。图12A是凸块9和目标凸块10的排列的上视图，图12B是第二基板5沿着侧边的剖视图。与第一实施例的基板结构100共有的元件以相同的附图标记表示，并且其描述将被省略。
第二实施例的基板结构200被配置为使得，在芯片6(其是电子元件的一个实例)周围排列的凸块9之中，将位于芯片6旁边并且接近于芯片6的凸块选为目标凸块10；并且与所述目标凸块10相对应的焊盘电极4包括多个块。焊盘电极4的分离线近似平行于芯片6的侧边，侧边和与焊盘电极4相对应的目标凸块10相邻。第一分离电极4a和第二分离电极4b与芯片6的侧边垂直排列，侧边和与焊盘电极4相对应的目标凸块10相邻。在图12A中，附图标记L1、L2、L3和L4表示位于芯片6周围的凸块阵列。通过仿真或实验可以从那些阵列中适当地选择目标凸块10。在该实施例中，将位于各个阵列L1至L4中心处的凸块选择为目标凸块10。
鉴于高硬度芯片6与作为母板的第一基板1之间的热膨胀系数之差而配置基板结构200。在关于第一基板1设置芯片6的情况下，如图12A和图12B所示，大的应力会作用于在芯片6周围设置的凸块上，因而加大凸块的变形。换言之，这些凸块易于被损坏。按此方式选择基板结构200的目标凸块10。特别地，如果LSI封装2的密封树脂很薄，则芯片6与第一基板1之间的热膨胀系数之差的影响就很大。因此，这种目标凸块10的选择方式在预知连接障碍的发生这方面是有利的。
第一分离电极4a均设置有图8所示的断路检测器16。这允许预先掌握基板结构200的目标凸块10的连接障碍。
在上述实例中，设置于第一基板1上的焊盘电极4包括多个块，并且为该焊盘电极4提供断路检测器16。可替代地，如第一实施例，设置于第二基板5上的焊盘电极11可以包括多个块，并且为该焊盘电极11提供断路检测器16，如图10所示。作为另一个替代，如图11所示，设置于第一基板1上的焊盘电极4与设置于第二基板5上的焊盘电极11二者都可以包括多个块。
[第三实施例]
接下来，将描述根据第三实施例的基板结构300。
下文将参照图13描述与第一实施例的不同点。图13是第二基板5沿着其侧边的剖视图。与第一实施例的基板结构100共有的元件以相同的附图标记表示，并且其描述将被省略。
第三实施例的基板结构300被配置为使得将与连接件31(被插入到第一基板的元件的一个实例)相邻的凸块用作目标凸块10。与目标凸块10相对应的焊盘电极4包括多个块。分离线近似平行于第二基板5和连接件31的侧边，每一条侧边和与焊盘电极4相对应的每一个目标凸块10相邻。第一分离电极4a和第二分离电极4b与第二基板5和连接件31的侧边垂直排列，侧边和与焊盘电极4相对应的目标凸块10相邻。
鉴于当连接件31被压合到第一基板1中时应力会作用于与连接件31相邻的凸块上从而造成变形这一事实而配置基板结构300。具体而言，在制造基板结构300的过程期间，首先，LSI封装2被安装在第一基板1上，之后，连接件31的引脚31a被压合到设置于第一基板1中的安装孔1a中。此时，在连接件31附近的凸块中产生应力，从而造成变形。此外，同样当另一个基板和元件被安装到连接件31时，应力会作用于与连接件31相邻的凸块上，从而造成变形。基板结构300的目标凸块10可以这样选择。
第一分离电极4a均设置有图8所示的断路检测器16。这允许预先掌握基板结构300的目标凸块10的连接障碍。
在上述实例中，设置于第一基板1上的焊盘电极4包括多个块，并且为该焊盘电极4提供断路检测器16。可替代地，如第一实施例，设置于第二基板5上的焊盘电极11可以包括多个块，并且为该焊盘电极11提供断路检测器16，如图10所示。作为另一个替代，如图11所示，设置于第一基板1上的焊盘电极4与设置于第二基板5上的焊盘电极11二者都可以包括多个块。
[第四实施例]
接下来，将描述根据第四实施例的基板结构400。
下文将参照图14描述与第一实施例的不同点。图14是第二基板5沿着其侧边的剖视图。与第一实施例的基板结构100共有的元件以相同的附图标记表示，并且其描述将被省略。
第四实施例的基板结构400包括：第一平板(第三平板构件)41、热薄板42和第二平板(第四平板构件)43，其是所设置的其它元件的实例，从而将第一基板1和第二基板5夹在中间。第一平板41和第二平板43通过螺钉44夹持。第一平板41是冷却平板。第二平板43是支撑平板。基板结构400使用与螺钉44相邻的凸块作为目标凸块10。与目标凸块10相对应的焊盘电极4包括多个块。焊盘电极4的分离线近似平行于排列螺钉44的方向。第一分离电极4a和第二分离电极4b与排列螺钉44的方向垂直排列。
鉴于应力通过拧紧螺钉44而作用于螺钉44的外周上从而造成变形这一事实来配置基板结构400。
第一分离电极4a均设置有图8所示的断路检测器16。这允许预先掌握基板结构200的目标凸块10的连接障碍。
在上述实例中，设置于第一基板1上的焊盘电极4包括多个块，并且为该焊盘电极4提供断路检测器16。可替代地，如第一实施例，设置于第二基板上的焊盘电极11可以包括多个块，并且为该焊盘电极11提供断路检测器16，如图10所示。作为另一个替代，如图11所示，设置于第一基板1上的焊盘电极4与设置于第二基板5上的焊盘电极11二者都可以包括多个块。
虽然已经对优选实施例进行了详细的描述，但是本发明不限于这些具体实施例，在本发明权利要求所描述的范围内可以进行各种改进和变化。
例如，可以依据基板结构的配置对目标凸块的选择、焊盘电极的分离图案以及用于较小的分离电极区域的选择进行各种改变。
虽然将LED用作警告异常发生的装置，但是也可以使用其它装置，诸如蜂鸣器等。此外，还可以在电子设备的显示器上显示警告。
采用在该说明书中所公开的基板，可以预先掌握突起电极的连接障碍。
此处叙述的全部实例和条件语言都是作为教导目的，用于帮助读者理解由发明人所贡献的本发明和概念，从而深化本领域，并且是用于解释而不是用于限制这些具体叙述的实例和条件，说明书中的这些实例的安排也不涉及对本发明的优势和劣势的展示。尽管已经详细地描述了本发明的实施例，但是应当理解，在不脱离本发明的精神和范围的情况下，可对本发明进行各种变化、替代和更改。

Claims (10)

1.一种基板，包括：
第一平板构件；
多个第一电极，被设置在所述第一平板构件的主表面上，所述多个第一电极包括用于电路连接的至少一个电极以及与用于电路连接的所述电极分离的至少一个监控电极；
第二平板构件；
多个第二电极，被设置在所述第二平板构件的主表面上；
多个焊料构件，被重复地设置在所述第一电极与所述第二电极之间，用于在它们之间进行电连接；以及
检测器，用于检测至少一个所述监控电极与所述多个第二电极的至少一个电极之间的电断路。
2.根据权利要求1所述的基板，其中，所述监控电极具有用以评估所述用于电路连接的至少一个电极与所述多个第二电极的至少一个电极之间的电连接的配置。
3.根据权利要求1所述的基板，其中，所述监控电极的尺寸小于用于电路连接的所述电极的尺寸。
4.根据权利要求1所述的基板，其中，所述监控电极为镰刀状。
5.根据权利要求1所述的基板，其中，用于电路连接的至少一个所述电极经由所述焊料构件其中之一被电连接到至少一个所述监控电极。
6.根据权利要求5所述的基板，其中，至少一个所述电极和至少一个所述监控电极沿着所述第二平板构件的对角线方向被设置在所述多个第一电极的排列的至少一端。
7.根据权利要求1所述的基板，进一步包括被设置在所述第二平板构件上的电子元件；
其中，用于电路连接的至少一个所述电极经由所述焊料构件其中之一被电连接到所述至少一个监控电极，并且至少一个所述电极和所述至少一个监控电极与所述电子元件的外周相邻。
8.根据权利要求1所述的基板，进一步包括被插入到所述第一平板构件中的元件，其中所述多个第一和第二电极与所述元件相邻。
9.根据权利要求1所述的基板，进一步包括：
第三和第四平板构件，将所述第一和第二平板构件夹在中间；以及
夹持构件，夹持所述第一和第二平板构件；
其中，所述多个第一和第二电极与夹持构件相邻。
10.一种基板，包括：
第一平板构件，在其主表面上具有第一区；
多个第一电极，被排列在所述第一区上，用于进行球栅阵列连接，所述多个第一电极包括用于电路连接的至少一个电极以及与用于电路连接的所述电极分离的至少一个监控电极；
第二平板构件，在其主表面上具有第二区；
多个第二电极，被排列在所述第二区上，用于进行球栅阵列连接；以及
多个焊料构件，被设置在所述第一电极与所述第二电极之间用于电连接，以进行球栅阵列连接。
CN2010101833974A 2009-05-18 2010-05-18 基板结构 Expired - Fee Related CN101894819B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-119739 2009-05-18
JP2009119739A JP5152099B2 (ja) 2009-05-18 2009-05-18 基板構造

Publications (2)

Publication Number Publication Date
CN101894819A CN101894819A (zh) 2010-11-24
CN101894819B true CN101894819B (zh) 2012-07-25

Family

ID=43067989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101833974A Expired - Fee Related CN101894819B (zh) 2009-05-18 2010-05-18 基板结构

Country Status (4)

Country Link
US (1) US8482291B2 (zh)
JP (1) JP5152099B2 (zh)
KR (1) KR101130425B1 (zh)
CN (1) CN101894819B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8113412B1 (en) * 2011-05-13 2012-02-14 Taiwan Semiconductor Manufacturing Company, Ltd Methods for detecting defect connections between metal bumps
US8774365B2 (en) * 2011-06-27 2014-07-08 Moxtek, Inc. Thermal compensation signal for high voltage sensing
US9685402B2 (en) * 2011-12-13 2017-06-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming recesses in conductive layer to detect continuity for interconnect between semiconductor die and substrate
CN102914723B (zh) * 2012-10-29 2015-10-28 江苏物联网研究发展中心 电互连阵列的测试结构及其测试方法
JP7077632B2 (ja) * 2018-01-19 2022-05-31 株式会社デンソー マルチチップモジュール及び電子制御装置
WO2020036577A1 (en) * 2018-08-13 2020-02-20 Bae Systems Controls Inc. Surface mount technology reliability monitoring system
KR20210079543A (ko) 2019-12-20 2021-06-30 삼성전자주식회사 고대역폭 메모리 및 이를 포함하는 시스템
US11477904B2 (en) * 2020-03-02 2022-10-18 Te Connectivity Solutions Gmbh Electronic assembly including cable modules

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574323A (zh) * 2003-06-06 2005-02-02 株式会社瑞萨科技 半导体器件
CN1612322A (zh) * 2003-10-31 2005-05-04 株式会社瑞萨科技 半导体集成电路器件的制造方法
CN1647266A (zh) * 2002-04-17 2005-07-27 松下电器产业株式会社 半导体器件和半导体器件的组装方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60154592A (ja) 1984-01-23 1985-08-14 日本電気株式会社 回路基板
JP3227207B2 (ja) * 1992-06-12 2001-11-12 シチズン時計株式会社 半導体装置およびその測定方法
JPH0629297A (ja) * 1992-07-07 1994-02-04 Citizen Watch Co Ltd 半導体装置およびその製造方法
JP3270807B2 (ja) * 1995-06-29 2002-04-02 シャープ株式会社 テープキャリアパッケージ
JPH0982714A (ja) 1995-09-14 1997-03-28 Citizen Watch Co Ltd 半導体集積回路の入出力端子
JP3265197B2 (ja) 1996-09-12 2002-03-11 株式会社東芝 半導体装置
US6610430B1 (en) * 1997-07-18 2003-08-26 Plexus Services Corp. Method of attaching a device to a circuit board
JPH11287835A (ja) * 1998-04-01 1999-10-19 Toppan Printing Co Ltd Ｂｇａチップ対応検査治具
JP2003121492A (ja) * 2001-10-15 2003-04-23 Matsushita Electric Ind Co Ltd 球面バンプとの接触構造
US6911733B2 (en) * 2002-02-28 2005-06-28 Hitachi, Ltd. Semiconductor device and electronic device
EP1553621A4 (en) 2002-08-09 2005-08-10 Jsr Corp CONNECTORS WITH ANISOTROPIC CONDUCTIVITY, CONDUCTIVE PASTE COMPOSITION, SONY MEMBER, WAFER INSPECTION DEVICE AND WAFER SEARCHING METHOD
US6998532B2 (en) * 2002-12-24 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic component-built-in module
JP4220819B2 (ja) * 2003-03-27 2009-02-04 浜松ホトニクス株式会社 放射線検出器
JP2004340608A (ja) * 2003-05-13 2004-12-02 Denso Corp 容量式力学量センサ装置
JP3917133B2 (ja) * 2003-12-26 2007-05-23 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるインターポーザ、インターフェイスモジュール、接続モニタ回路、信号処理ｌｓｉ
JP4595823B2 (ja) * 2006-01-24 2010-12-08 株式会社デンソー ボールグリッドアレイ
WO2008120278A1 (ja) * 2007-03-29 2008-10-09 Fujitsu Limited コネクタ、電子装置、及び、電子装置の製造方法
KR20090084527A (ko) * 2008-02-01 2009-08-05 삼성전자주식회사 이미지 센서 모듈, 이의 제조 방법, 이를 포함하는 카메라모듈 및 카메라 모듈을 포함하는 전자 제품
GB2481738B (en) * 2009-04-30 2013-10-16 Hewlett Packard Development Co Die connection monitoring system and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1647266A (zh) * 2002-04-17 2005-07-27 松下电器产业株式会社 半导体器件和半导体器件的组装方法
CN1574323A (zh) * 2003-06-06 2005-02-02 株式会社瑞萨科技 半导体器件
CN1612322A (zh) * 2003-10-31 2005-05-04 株式会社瑞萨科技 半导体集成电路器件的制造方法

Also Published As

Publication number Publication date
US8482291B2 (en) 2013-07-09
JP2010267904A (ja) 2010-11-25
KR20100124217A (ko) 2010-11-26
JP5152099B2 (ja) 2013-02-27
CN101894819A (zh) 2010-11-24
KR101130425B1 (ko) 2012-03-28
US20100289500A1 (en) 2010-11-18

Similar Documents

Publication Publication Date Title
CN101894819B (zh) 基板结构
US7880485B2 (en) High-sensitive resistance measuring device and monitoring method of solder bump
US6614253B2 (en) On-circuit board continuity tester
CN103713265B (zh) 一种老炼检测系统
KR101798440B1 (ko) 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
US11470716B2 (en) Electronic device including bonded parts and method for detecting the same
JP2013219084A (ja) 半導体チップ及び半導体装置
CN106488645A (zh) 可检测部件的脱落的印刷电路板及部件脱落检测电路
CN105527509A (zh) 用于对电子设备进行热测试的设备及相应方法
CN100483145C (zh) 用于使测试仪与被测器件面接的适配器方法和装置
CN117648892A (zh) 一种利用ai动态调节老化测试参数的方法及系统
CN100533163C (zh) 可实施老化与电性测试的晶圆及其实施方法
US6940299B1 (en) Method of testing for short circuits between adjacent input/output pins of an integrated circuit
CN101311740A (zh) 电子组件测试系统
CN102208732B (zh) 连接装置
KR20070070769A (ko) 반도체 패키지의 테스트 소켓 장치
CN101533057A (zh) 用于测试电路导通性的装置和方法
KR101490632B1 (ko) 열전 발전 시스템 점검 장치 및 점검 방법
CN103337487B (zh) 用于集成电路的附接的方法和装置
US11435243B2 (en) Printed circuit board having strain gauges positioned near corners thereof
US6750667B2 (en) Adapting apparatus with detecting and repairing functions and method thereof
JP6652337B2 (ja) 半導体装置の実装状態の検査方法および実装基板に実装された半導体装置
KR100750858B1 (ko) 무정전 교환용 시험용 단자대
KR970003689B1 (ko) 반도체 팩키지 금형의 모듈 구분방법과 그 장치
Galarce et al. Failure analysis defect localization of a metal stringer defect on a monolithic step-up DC-DC converter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120725

Termination date: 20180518