JP2010267904A - 基板構造 - Google Patents

基板構造 Download PDF

Info

Publication number
JP2010267904A
JP2010267904A JP2009119739A JP2009119739A JP2010267904A JP 2010267904 A JP2010267904 A JP 2010267904A JP 2009119739 A JP2009119739 A JP 2009119739A JP 2009119739 A JP2009119739 A JP 2009119739A JP 2010267904 A JP2010267904 A JP 2010267904A
Authority
JP
Japan
Prior art keywords
substrate
electrode
divided
bump
substrate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009119739A
Other languages
English (en)
Other versions
JP5152099B2 (ja
Inventor
Nobutaka Ito
伸孝 伊東
Shin Sakairi
慎 坂入
Masami Nakatate
真美 中楯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009119739A priority Critical patent/JP5152099B2/ja
Priority to US12/769,122 priority patent/US8482291B2/en
Priority to KR1020100045924A priority patent/KR101130425B1/ko
Priority to CN2010101833974A priority patent/CN101894819B/zh
Publication of JP2010267904A publication Critical patent/JP2010267904A/ja
Application granted granted Critical
Publication of JP5152099B2 publication Critical patent/JP5152099B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Automation & Control Theory (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】基板構造における接続子となる突起電極における接続障害を予め把握することを課題とする。
【解決手段】基板構造１００は、第１基板１に設けられたパッド電極４、第２基板５に設けられたパッド電極１１と、パッド電極４とパッド電極１１を接続する検出対象バンプ１０を備えている。パッド電極４は、大きさの異なる第１分割電極４ａと第２分割電極４ｂとに分割されている。分割されたパッド電極４は、検出対象バンプ１０において応力集中が生じやすく、初期に破損が生じやすい領域に小さいサイズの第１分割電極４ａが位置するように配置される。そして、第１分割電極４ａを含む断線検出部が設けられている。
【選択図】図２

Description

本発明は、基板構造に関する。
基板に電子部品を実装するときに、バンプと呼ばれる突起電極が接続子として用いられることがある。突起電極は、基板に設けられた電極上にはんだが盛られて形成される。
従来、この突起電極と電極とが正常に接続しているか否かを測定することができる半導体集積回路の出力端子が知られている（特許文献１参照）。
特開平９−８２７１４号公報
接続子が破損し、接続障害生じると、信号の伝達が損なわれ、基板が搭載された電子機器の故障となる。従って、接続子における接続が適切な状態を維持しているか否かは、できるだけ正確に検出したい。さらに、今後、接続障害発生の可能性がある場合には、予めその可能性を知ることができれば都合がよい。
そこで、本明細書開示の基板構造は、接続子であるにおける接続障害を予め把握することを課題とする。
本明細書開示の基板構造は、第１基板に設けられた第１基板側電極と、第２基板に設けられた第２基板側電極と、前記第１基板側電極と前記第２基板側電極を接続する接続子と、を備えている。そして、前記第１基板側電極と前記第２基板側電極の少なくとも一方は大きさの異なる複数の分割電極に分割されており、当該分割電極の一つと、該分割電極の一つと対になる前記接続子との電気的接合がなくなったことを検出する断線検出部が少なくとも一つ形成されたことを特徴としている。
本明細書開示の基板構造は、突起電極の接続障害を予め把握することができる。
本明細書開示の基板によれば、突起電極の接続障害を予め把握することができる。
図１は、実施例１の基板構造におけるバンプ及びパッド電極の配列を示す説明図である。 図２は、実施例１のパーソナルコンピュータの内部構造の一部を示すブロック図である。 図３は、分割電極の拡大図である。 図４は、パッド電極とバンプとを分解した状態で示した斜視図である。 図５は、バンプに加わる熱サイクル数と、抵抗変化率及び残存強度との関係を示すグラフである。 図６は、分割電極の一例を示す説明図である。 図７は、さらに他の分割電極の一例を示す説明図である。 図８は、断線検出部の一例を示す回路図である。 図９は、異常検出プロセスの一例を示すフロー図である。 図１０は、断線検出部の他の例を示す回路図である。 図１１は、断線検出部の他の例を示す回路図である。 図１２は、実施例２の基板構造におけるバンプ及びパッド電極の配列を示す説明図である。 図１３は、実施例３の基板構造におけるバンプ及びパッド電極の配列を示す説明図である。 図１４は、実施例４の基板構造におけるバンプ及びパッド電極の配列を示す説明図である。
以下、本発明の実施形態について、添付図面を参照しつつ説明する。ただし、図面中、各部の寸法、比率等は、実際のものと完全に一致するようには図示されていない場合がある。また、図面によっては細部が省略されている場合もある。
図１は、実施例１の基板構造１００におけるバンプ９、検出対象バンプ１０及びパッド電極３，４、パッド電極８，１１の配列を示す説明図である。バンプ９、検出対象バンプ１０は、本明細書における接続子の一例であり、突起電極である。図１（Ａ）は、バンプ９、検出対象バンプ１０の配列を上方から見た図であり、図１（Ｂ）は、バンプ９、検出対象バンプ１０の配列距離が最も長くなる対角線に沿った断面図である。図２は、電子機器の一例であるパーソナルコンピュータの内部構造の一部を示すブロック図である。また、図３は、分割電極の拡大図である。さらに、図４は、パッド電極４，８と検出対象バンプ１０とを分解した状態で示した斜視図である。
基板構造１００において、ＬＳＩ（Large Scale Integration）パッケージ２が母基板となる第１基板１に搭載されている。ＬＳＩパッケージ２は、第２基板５上に電子部品の一例であるチップ６が実装され、その周囲に封止樹脂７がコーティングされている。
第１基板１は、その上面側に第１基板電極となるパッド電極３，４を備えている。第２基板５は、その下面側に第２基板電極となるパッド電極８，１１を備えている。ここで、パッド電極４及びパッド電極１１は、後に詳述する検出対象バンプ１０によって接続されるパッド電極である。
基板構造１００は、パッド電極３とパッド電極８とを接続するバンプ９、パッド電極４とパッド電極１１とを接続する検出対象バンプ１０を備えている。バンプ９、検出対象バンプ１０は、図１（Ａ）に示すように、７行７列に四角形に配列されている。検出対象バンプ１０は、き裂の発生、剥がれの発生等の異常の検出対象となるバンプである。実施例１では、四角形の角部に位置するバンプを検出対象バンプ１０としている。検出対象バンプ１０に対応するパッド電極４とパッド電極１１の少なくともどちらかが分割される。図１に示す例では、第１基板側電極であるバンプ４が分割されている。ここで、パッド電極４は、図３や、図４に示すように、大きさの異なる第１分割電極４ａと第２分割電極４ｂとに分割されている。両者の大きさを比較すると、第１分割電極４ａが小さく、第２分割電極４ｂが大きい。
基板構造１００は、図２に示すように第１分割電極４ａと、その第１分割電極４ａが接続されるバンプ１０、さらに、パッド電極１１とを含む断線検出部１６を備えている。断線検出部１６は、定電圧素子１３、異常検出回路１４、警告手段の一例であるＬＥＤ（Light Emitting Diode）１５を備えている。
図５は、基板構造１００に作用する熱サイクル数と、検出対象バンプ１０における抵抗変化率及び残存強度との関係を示すグラフである。熱サイクル数が増加すると、これに伴って検出対象バンプ１０における破損が進行し、強度が低下していることがわかる。また、抵抗変化率が上昇低下していることがわかる。このように、検出対象バンプ１０における抵抗変化率と残存強度とは相関関係を有しているので、検出対象バンプ１０における抵抗の変化を検出することによって検出対象バンプ１０における強度を把握することができる。また、抵抗の検出に代えて、電流の通電状態や電圧を測定することによっても強度の把握、ひいては、検出対象バンプ１０の状態を把握することは可能である。
断線検出部１６は、第１分割電極４ａとパッド電極４と対となる検出対象バンプ１０との電気的な遮断、電気的接合がなくなったことを検知することにより、異常の検出を行う。断線検出部１６の動作については後に詳述する。
ここで、検出対象バンプ１０について詳細に説明する。基板構造１００は、図１（Ａ）に示すように、多数のバンプを備えている。このように多数存在するバンプの中から検出対象バンプ１０を選定するのは以下の方針による。
すなわち、基板構造１００に負荷サイクルが作用する結果、き裂や剥がれ等の破損が生じやすい位置のバンプを検出対象バンプ１０とする。実施例１では、基板構造１００に繰り返し熱応力が作用する熱サイクル数を考慮して配列の角部に位置するバンプ１０が選定されている。具体的には、図１（Ａ）に示すように、第２基板５の寸法が最も長くなる方向に沿って配列されたバンプのうち、配列の端部に位置するバンプを検出対象バンプ１０としている。ここで、矩形の第２基板５において寸法が最も長くなる方向は、対角線に一致する方向である。
このように第２基板５の寸法が最も長くなる方向に沿ったバンプを選定しているのは、バンプにおける異常の発生原因を母基板である第１基板１とＬＳＩパッケージ２との熱膨張率の不一致に見出しているためである。すなわち、基板構造１００に発生する歪みは、第１基板１とＬＳＩパッケージ２の熱膨張率差に距離を掛けた値の影響を受けることを考慮したものである。このように熱サイクルの影響を受けやすい箇所に位置するバンプを検出対象バンプ１０とすることで、基板構造１００における異常を早期に把握することが可能となる。
なお、検出対象バンプ１０の位置は、基板構造の構成によって様々な位置を選定し得る。基板構造に作用する負荷としては、例えば、温度、湿度、振動、衝撃等が考えられる。検出対象バンプ１０の位置は、このような因子のうち、重視される因子に応じて適宜変更することができる。具体的な位置を選定するためには、実験やシミュレーションを行うことが有効である。
次に、分割されるパッド電極４について説明する。パッド電極４は、上述のように小さいサイズの第１分割電極４ａと、これより大きいサイズの第２分割電極４ｂとに分割されている。分割は、第１分割電極４ａと第２分割電極４ｂとが対角線に沿って並列するような向きに行われる。このような分割方向とするのは、検出対象バンプ１０において、ＬＳＩパッケージ２の中心に近い側からバンプの破損が発生するとのシミュレーションの結果に基づくものである。すなわち、検出対象バンプ１０においてＬＳＩパッケージ２の中心に近い側に応力が集中する。そして、応力が集中する箇所からバンプの破損が発生し、進行することを考慮した分割方向を採用するとの理由に基づくものである。
このように分割されたパッド電極４は、検出対象バンプ１０において、初期に破損が生じやすい領域に小さいサイズの第１分割電極４ａが位置するように配置される。このような配置とすることにより、検出対象バンプ１０における異常を検出する感度を向上させることができる。バンプの破損は、まずバンプの一部にき裂や剥がれが生じ、そのようなき裂や剥がれが生じた箇所を起点として進行する。このため、初期に破損が生じやすい領域に位置する分割電極を含むように上述した断線検出部１６を形成することにより、バンプにおける接続が完全に遮断される前にバンプにおける異常を検出することができる。ここで、異常の検出は、分割電極における通電の遮断や、抵抗値の増加によって可能となる。これを考慮すれば、断線検出部１６に組み込まれるパッド電極の大きさは、小さい方がその感度が向上することになる。すなわち、パッド電極の大きさが小さければ、検出対象バンプ１０と分離した状態に至りやすい。この結果、断線検出部１６が異常信号を発信する状態になりやすく、感度が向上する。
また、シミュレーションに基づいて、第１分割電極４ａの形状を図６に示すような三日月形状とすることができる。シミュレーションの結果、基板構造１００が繰り返しの熱応力を受けるとき、検出対象バンプ１０において三日月形状の応力集中領域が確認された。このような応力集中領域の形状に対応させた第１分割電極４ａの形状を採用することにより、より異常検出の感度を向上させることができる。すなわち、応力集中領域の形状に対応させた第１分割電極４ａの形状を採用することにより、第１分割電極４ａと検出対象バンプ１０との電気的な遮断が早期に検出されることになる。
このように、パッド電極４は、検出対象バンプ１０に作用さようする応力の状態を考慮して分割方向、分割の大きさを決定することができる。また、図７に示すように破損の進行を考慮した分割とすることもできる。図７に示すパッド電極４は、第１分割電極４ａ、第２分割電極４ｂ、第３分割電極４ｃ、第４分割電極４ｄの４つの部分に分割されている。これらのうち、応力集中が起き、最も破損が発生しやすい領域に第１分割電極４ａが配置される。破損は、第１分割電極４ａから第４分割電極４ｄの方向に進行する。このため、検出対象バンプ１０との電気的な遮断は、第１分割電極４ａから第４分割電極４ｄへ向かって順に進行する。そこで、それぞれの電極毎に断線検出部１６を設ければ、検出対象バンプ１０における破損がどの程度進行しているのかを確認することができる。
このように、破損の進行度合いを確認することができれば、例えば、修理時期判断の目安等にすることができる。
以上説明したように、パッド電極の分割方向、分割電極の大きさ、形状を決定するときは、実験やシミュレーションの結果に基づいて行うことが有効である。その実験やシミュレーションの結果に基づいて、より応力が集中して破損が発生しやすい箇所に小さい分割電極を配置するようにする。従って、図１に示す例とは異なり、外側に位置する第２分割電極４ｂを第１分割電極４ａよりも小さく設定することも可能である。
次に、断線検出部１６の具体的な内容について図８を参照しつつ説明する。断線検出部１６は、最も小さい分割電極を含む。すなわち、実施例１の基板構造１００では、第１分割電極４ａが断線検出部１６に含まれる。断線検出部１６は、第１リード線１９と第２リード線２０とによって検出対象バンプ１０に接続された直流電源である第１電源１２を備えている。第１リード線１９は、第１電源１２とパッド電極１１を電気的に接続している。第２リード線２０は、第１分割電極４ａと第１電源１２を電気的に接続している。断線検出部１６は、定電圧素子１３を備えている。定電圧素子１３のＩＮ側は、第１電源１２側に接続され、定電圧素子１３のＯＵＴ側はパッド電極１１側に接続されている。そして、定電圧素子１３のＧＲＮ（ＧＲＯＵＮＤ）は、第２リード線２０に接続されている。
断線検出部１６は、さらに、異常検出回路１４を備える。以下、異常検出回路１４の構成及び動作につき説明する。異常検出回路１４は、第１リード線１９と第２リード線２０との間に定電圧素子１３への入力電圧を分圧する第１抵抗Ｒ１と第２抵抗Ｒ２が配置されている。第１リード線１９における接続点は、第１電源１２と定電圧素子１３のＩＮ側との間である。第１抵抗Ｒ１と第２抵抗Ｒ２とは直列に接続されている。また、第１リード線１９と第２リード線２０との間に定電圧素子１３からの出力電圧を分圧する第３抵抗Ｒ３と第４抵抗Ｒ４が配置されている。第１リード線１９における接続点は、パッド電極１１と定電圧素子１３のＯＵＴ側との間である。第３抵抗Ｒ３と第３抵抗Ｒ３とは直列に接続されている。
異常検出回路１４は、比較回路１８を備えている。比較回路１８は、定電圧素子１３への入力電圧の分圧電圧Ｖ１と定電圧素子１３からの出力電圧の分圧電圧Ｖ２とを比較し、その結果により異常信号を出力する。比較回路１８は、第３リード線２１によって、第１抵抗Ｒ１と第２抵抗Ｒ２との間に接続されている。また、第４リード線２２によって第３抵抗Ｒ３と第４抵抗Ｒ４との間に接続されている。また、比較回路１８には、比較回路１８を動作させるための第２電源１７が接続されている。
なお、第１抵抗Ｒ１、第２抵抗Ｒ２、第３抵抗Ｒ３、第４抵抗Ｒ４の各値は、以下の条件を満たすように設定されている。すなわち、検出対象バンプ１０と第１分割電極４ａとの導通が保たれている正常時においてＶ１＞Ｖ２となり、検出対象バンプ１０と第１分割電極４ａとの導通が遮断された異常時に、Ｖ１＜Ｖ２になるように各抵抗値が設定されている。
以上のような異常検出回路１４の動作につき月説明する。まず、第１電源１２から供給される直流出力は定電圧素子１３に供給される。定電圧素子１３の入力電圧は第１抵抗Ｒ１、第２Ｒ抵抗Ｒ２によって分圧され、得られた分圧電圧Ｖ１が比較回路１８の非反転入力端子に入力される。
また、定電圧素子１３の出力電圧は第３抵抗Ｒ３、第４抵抗Ｒ４によって分圧され、得られた分圧電圧Ｖ２が比較回路１８の反転入力端子に入力される。
これにより、比較回路１８は定電圧素子１３の入力電圧と出力電圧を比較する。
検出対象バンプ１０と第１分割電極４ａとの導通が保たれている正常時において、定電圧素子１３は、その保護機能によって出力電圧及び電流を絞っている。このため、分圧電圧Ｖ１と分圧電圧Ｖ２とは、Ｖ１＞Ｖ２の関係となっている。この状態において、比較回路１８の出力電圧はローレベルで、異常信号７は異常がないことを示す。
一方、検出対象バンプ１０と第１分割電極４ａとの導通が遮断されると、定電圧素子１３の保護機能が解除され、出力電圧及び電流が増大する。このため、分圧電圧Ｖ２が増大し、分圧電圧Ｖ１と分圧電圧Ｖ２とは、Ｖ１＜Ｖ２の関係となる。
これにより、比較回路５の出力電圧が反転してハイレベルの異常信号７を出力して、異常を検出したことを示す。
以上のような断線検出部１６による異常検出のプロセスについて図９図６に示すフロー図を参照しつつ説明する。
まず、パーソナルコンピュータ１００の電源が入れられると、これと同時に、異常検出が開始される（ステップＳ１）。そして、ステップＳ２において、検出対象バンプ１０への入力電圧の分圧電圧Ｖ１と、出力電圧の分圧電圧Ｖ２との比較を行う。ステップＳ３においてＶ１＞Ｖ２の状態であるときは、すなわちＹＥＳの状態であるときは、ステップＳ４へ進む。この場合、比較回路１８の出力電圧は、ローレベルである（ステップＳ４）。従って、異常信号は出力されない（ステップＳ５）。ステップＳ５の処理を行った後は、再び、ステップＳ２以降の処理が行われる。一方、ステップＳ３において、ＮＯの状態であるときは、ステップＳ６へ進む。この場合、比較回路１８の出力電圧は、反転してハイレベルとなる（ステップＳ６）。従って、比較回路１８は、異常信号を出力し、ＬＥＤを点灯させる（ステップＳ７）。
以上のように、検出対象バンプ１０における異常の検出を行うことができる。
なお、上記の例では、パーソナルコンピュータ１０００の電源が入っているときに異常検出を行うようにしているが、常時行うようにしてもよい。また、パーソナルコンピュータ１０００の電源が入れられたタイミング毎に異常検出を行うようにすることもできる。
以上説明したように、断線検出部１６を用いることにより、基板構造１００が有するバンプにおける異常以上を検出することができる。このように異常以上を検出した時点では、第２分割電極４ｂと検出対象バンプ１０との導通は維持されているため、検出対象バンプ１０における第１基板１とＬＳＩパッケージ２との導通は維持されている。従って、パーソナルコンピュータ１０００の機能は維持されている。すなわち、本実施例の基板構造１００によれば、バンプとパッド電極との導通が完全に遮断されてしまい、接続障害が発生する以前に、かかる接続障害の発生を予め把握することが可能となる。
上記の基板構造１００の例は、第１基板１に設けられたパッド電極４と検出対象バンプ１０との間における接続障害を検出する構成となっている。本実施例の基板構造１００は、分割されて、断線検出部１６が設けられるパッド電極を適宜選択することができる。例えば、図１０に示すように、第２基板５に設けられたパッド電極１１を第１分割電極１１ａと第２分割電極１１ｂとに分割するようにしてもよい。このような構成とすれば、ＬＳＩパッケージ２側に生じる剥がれ等に起因する接続障害を把握することができる。なお、断線検出部１６自体の構成は、上記の通りであるので、その詳細な説明は省略する。
また、図１１に示すように、第１基板１に設けられたパッド電極４と、第２基板５に設けられたパッド電極１１の双方を分割するようにしてもよい。このような構成とすれば、第１基板１側と、ＬＳＩパッケージ２側のいずれかに生じる剥がれ等に起因する接続障害を把握することができる。なお、断線検出部１６自体の構成は、上記の通りであるので、その詳細な説明は省略する。
以上説明したように、初期の破損が生じると予測される箇所に断線検出部１６を設けることができる。
早期の段階で異常の発生を知ることができ、修理等の措置を施すことが可能となる。
次に、実施例２の基板構造２００について説明する。
上述のように、多数存在するバンプのなかで、どのバンプが破損しやすく、また、その破損しやすいバンプにおいて初期に破損が生じやすい位置は、基板の構造によって様々である。
以下、実施例１とは異なる例につき、図１２を参照しつつ説明する。図１２（Ａ）は、バンプ９、検出対象バンプ１０の配列を上方から見た図であり、図１２（Ｂ）は、第２基板５の辺縁に沿う方向の断面図である。なお、実施例１の基板構造１００と共通する構成要素については、図面中、同一の参照番号を付し、その詳細な説明は省略する。
実施例２の基板構造２００は、電子部品の一例であるチップ６の周囲に配列されたバンプ９のうち、チップ６の側方直近に位置するバンプを検出対象バンプ１０として選定している。そして、この検出対象バンプ１０に対応するパッド電極４を分割している。分割は、分割線がチップ６の辺縁と平行となる向きに行われている。図１２（Ａ）中、Ｌ１、Ｌ２、Ｌ３、Ｌ４は、チップ６の周囲に位置するバンプの列を示している。検出対象バンプ１０は、これらの列の中からシミュレーションや実験によって適宜選択することができる。本実施例では、これらの列Ｌ１〜Ｌ４の中から、それぞれの列の中心に位置するバンプを検出対象バンプ１０としている。
このような基板構造２００としたのは、剛性の高いチップ６と、母基板である第１基板１との熱膨張率の相違の影響を考慮したものである。第１基板１に対しチップリップ６が図１２（Ａ）及び図１２（Ｂ）に示すように配置された場合、チップ６の周囲に配置されたバンプに作用する応力が大きくなり、歪みも大きくなる。すなわち、これらのバンプにおいて破損が生じやすい。基板構造２００における検出対象バンプ１０はこのようにして選定されている。特に、ＬＳＩパッケージ２がガ有する封止樹脂の厚さが薄くなると、チップ６と、第１基板１との熱膨張率の相違の影響が大きくなるため、このような検出対象バンプ１０の選定は、接続障害の発生予測に有効である。
第１分割電極４ａには、図８で示した断線検出部１６が設けられる。これにより、基板構造２００が有する検出対象バンプ１０における接続障害を予め把握することができる。
上記の例では、第１基板１に設けられたパッド電極４を分割し、断線検出部１６を設けているが、実施例１の場合と同様に、図１０に示すように、第２基板に設けられたパッド電極１１を分割し、断線検出部１６を設けることもできる。また、図１１に示すように、第１基板１に設けられたパッド電極４と、第２基板５に設けられたパッド電極１１の双方を分割するようにしてもよい。
次に、実施例３の基板構造３００について説明する。
以下、実施例１とは異なる例につき、図１３を参照しつつ説明する。図１３は、第２基板５の辺縁に沿う方向の断面図である。なお、実施例１の基板構造１００と共通する構成要素については、図面中、同一の参照番号を付し、その詳細な説明は省略する。
実施例３の基板構造３００は、第１基板に挿入されて搭載された部品の一例であるコネクタ３１に隣接するバンプを検出対象バンプ１０としている。そして、この検出対象バンプ１０に対応するパッド電極４を分割している。分割は、分割線が第２基板５の辺縁及びコネクタ３１と平行となる向きに行われている。
このような基板構造３００としたのは、コネクタ３１を第１基板１に圧入されるときに、コネクタ３１の近傍のバンプに応力が発生し、歪みが生じることを考慮したものである。すなわち、基板構造３００の製造過程において、まず、第１基板１にＬＳＩパッケージ２が実装され、その後、第１基板１に設けられた取付穴１ａにコネクタ３１のピン３１ａが圧入される。この際、コネクタ３１の近傍のバンプに応力が発生し、歪みが生じる。さらに、コネクタ３１にさらに他の基板や部品が装着される際も、コネクタ３１近傍のバンプに応力が発生し、歪みが生じる。基板構造３００における検出対象バンプ１０はこのようにして選定されている。
第１分割電極４ａには、図８で示した断線検出部１６が設けられる。これにより、基板構造３００が有する検出対象バンプ１０における接続障害を予め把握することができる。
上記の例では、第１基板１に設けられたパッド電極４を分割し、断線検出部１６を設けているが、実施例１の場合と同様に、図１０に示すように、第２基板に設けられたパッド電極１１を分割し、断線検出部１６を設けることもできる。また、図１１に示すように、第１基板１に設けられたパッド電極４と、第２基板５に設けられたパッド電極１１の双方を分割するようにしてもよい。
次に、実施例４の基板構造４００について説明する。
以下、実施例１とは異なる例につき、図１４を参照しつつ説明する。図１４は、第２基板５の辺縁に沿う方向の断面図である。なお、実施例１の基板構造１００と共通する構成要素については、図面中、同一の参照番号を付し、その詳細な説明は省略する。
実施例４の基板構造４００は、第１基板１及び第２基板５を挟むように配置された他の部材の一例である第１板体４１とサーマルシート４２、さらに、第２板体４３を備えている。第１板体４１と第２板体４３は、ボルト部材４４によって挟持されている。第１板体４１は、クーリングプレートである。第２板体４３は、ボルスタープレートである。基板構造４００は、このようなボルト部材４４に隣接するバンプを検出対象バンプ１０としている。そして、この検出対象バンプ１０に対応するパッド電極４を分割している。分割は、分割線がボルト部材４４と平行となる向きに行われている。
このような基板構造４００としたのは、ボルト部材４４の締め付けによってボルト部材４４の周囲に応力が発生し、歪みが生じることを考慮したものである。
第１分割電極４ａには、図８で示した断線検出部１６が設けられる。これにより、基板構造４００が有する検出対象バンプ１０における接続障害を予め把握することができる。
上記の例では、第１基板１に設けられたパッド電極４を分割し、断線検出部１６を設けているが、実施例１の場合と同様に、図１０に示すように、第２基板に設けられたパッド電極１１を分割し、断線検出部１６を設けることもできる。また、図１１に示すように、第１基板１に設けられたパッド電極４と、第２基板５に設けられたパッド電極１１の双方を分割するようにしてもよい。
以上本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。
例えば、検出対象バンプの選定や、パッド電極の分割の方向、さらに、大きさの小さい分割電極が位置する領域の選定は、基板構造の構成に応じて種々変更することができる。
また、異常発生の警告手段としてＬＥＤを用いているが、他の手段、例えば、ブザー等を用いることもできる。さらに、電子機器のディスプレイ上に警告を表示するようにしてもよい。
１…第１基板
２…ＬＳＩパッケージ
３，４，８，１１…パッド電極
４ａ，１１ａ…第１分割電極
４ｂ，１１ｂ…第２分割電極
５…第２基板
６…チップ
７…封止樹脂
９…バンプ
１０…検出対象バンプ
１２…第１電源
１３…定電圧素子
１４…異常検出回路
１５…ＬＥＤ
１６…断線検出部
１７…第２電源
１８…比較回路
１００，２００，３００，４００…基板構造
１０００…パーソナルコンピュータ

Claims (7)

  1. 第１基板に設けられた第１基板側電極と、
    第２基板に設けられた第２基板側電極と、
    前記第１基板側電極と前記第２基板側電極を接続する接続子と、
    を備え、
    前記第１基板側電極と前記第２基板側電極の少なくとも一方は大きさの異なる複数の分割電極に分割されており、
    当該分割電極の一つと、該分割電極の一つと対になる前記接続子との電気的接合がなくなったことを検出する断線検出部が
    少なくとも一つ形成されたことを特徴とした基板構造。
  2. 前記断線検出部は、前記複数の分割電極のうち最も小さい前記分割電極を含むことを特徴とした請求項１記載の基板構造。
  3. 前記分割電極は、三日月形状を有することを特徴とした請求項１又は２記載の基板構造。
  4. 前記第２基板の寸法が最も長くなる方向に沿って配列された前記接続子のうち、当該配列の端部に位置する前記接続子に対応する前記第１基板側電極及び／又は前記第２基板側電極を前記分割電極としたことを特徴とした請求項１乃至３のいずれか一項記載の基板構造。
  5. 前記第２基板上に搭載される電子部品の周囲に配列された前記接続子のうち、前記電子部品の側方直近に位置する前記接続子に対応する前記第１基板側電極及び／又は前記第２基板側電極を前記分割電極としたことを特徴とした請求項１乃至４のいずれか一項記載の基板構造。
  6. 前記第１基板に挿入されて搭載された部品に隣接する前記接続子に対応する前記第１基板側電極及び／又は前記第２基板側電極を前記分割電極としたことを特徴とした請求項１乃至５のいずれか一項記載の基板構造。
  7. 前記第１基板及び前記第２基板を挟むように配置された他の部材を挟持する部材に隣接する前記接続子に対応する前記第１基板側電極及び／又は前記第２基板側電極を前記分割電極としたことを特徴とした請求項１乃至５のいずれか一項記載の基板構造。
JP2009119739A 2009-05-18 2009-05-18 基板構造 Expired - Fee Related JP5152099B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009119739A JP5152099B2 (ja) 2009-05-18 2009-05-18 基板構造
US12/769,122 US8482291B2 (en) 2009-05-18 2010-04-28 Substrate structure
KR1020100045924A KR101130425B1 (ko) 2009-05-18 2010-05-17 기판 구조
CN2010101833974A CN101894819B (zh) 2009-05-18 2010-05-18 基板结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009119739A JP5152099B2 (ja) 2009-05-18 2009-05-18 基板構造

Publications (2)

Publication Number Publication Date
JP2010267904A true JP2010267904A (ja) 2010-11-25
JP5152099B2 JP5152099B2 (ja) 2013-02-27

Family

ID=43067989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009119739A Expired - Fee Related JP5152099B2 (ja) 2009-05-18 2009-05-18 基板構造

Country Status (4)

Country Link
US (1) US8482291B2 (ja)
JP (1) JP5152099B2 (ja)
KR (1) KR101130425B1 (ja)
CN (1) CN101894819B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019125759A (ja) * 2018-01-19 2019-07-25 株式会社デンソー マルチチップモジュール及び電子制御装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8113412B1 (en) * 2011-05-13 2012-02-14 Taiwan Semiconductor Manufacturing Company, Ltd Methods for detecting defect connections between metal bumps
US8774365B2 (en) * 2011-06-27 2014-07-08 Moxtek, Inc. Thermal compensation signal for high voltage sensing
US9685402B2 (en) * 2011-12-13 2017-06-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming recesses in conductive layer to detect continuity for interconnect between semiconductor die and substrate
CN102914723B (zh) * 2012-10-29 2015-10-28 江苏物联网研究发展中心 电互连阵列的测试结构及其测试方法
WO2020036577A1 (en) * 2018-08-13 2020-02-20 Bae Systems Controls Inc. Surface mount technology reliability monitoring system
KR20210079543A (ko) 2019-12-20 2021-06-30 삼성전자주식회사 고대역폭 메모리 및 이를 포함하는 시스템
US11477904B2 (en) * 2020-03-02 2022-10-18 Te Connectivity Solutions Gmbh Electronic assembly including cable modules

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347340A (ja) * 1992-06-12 1993-12-27 Citizen Watch Co Ltd 半導体装置およびその測定方法
JPH0629297A (ja) * 1992-07-07 1994-02-04 Citizen Watch Co Ltd 半導体装置およびその製造方法
JPH0974115A (ja) * 1995-06-29 1997-03-18 Sharp Corp テープキャリアパッケージ
JPH11287835A (ja) * 1998-04-01 1999-10-19 Toppan Printing Co Ltd Ｂｇａチップ対応検査治具

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60154592A (ja) 1984-01-23 1985-08-14 日本電気株式会社 回路基板
JPH0982714A (ja) 1995-09-14 1997-03-28 Citizen Watch Co Ltd 半導体集積回路の入出力端子
JP3265197B2 (ja) 1996-09-12 2002-03-11 株式会社東芝 半導体装置
US6610430B1 (en) * 1997-07-18 2003-08-26 Plexus Services Corp. Method of attaching a device to a circuit board
JP2003121492A (ja) * 2001-10-15 2003-04-23 Matsushita Electric Ind Co Ltd 球面バンプとの接触構造
US6911733B2 (en) * 2002-02-28 2005-06-28 Hitachi, Ltd. Semiconductor device and electronic device
CN100409430C (zh) * 2002-04-17 2008-08-06 松下电器产业株式会社 半导体器件和半导体器件的组装方法
US7049836B2 (en) 2002-08-09 2006-05-23 Jsr Corporation Anisotropic conductivity connector, conductive paste composition, probe member, and wafer inspection device, and wafer inspecting method
US6998532B2 (en) * 2002-12-24 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic component-built-in module
JP4220819B2 (ja) * 2003-03-27 2009-02-04 浜松ホトニクス株式会社 放射線検出器
JP2004340608A (ja) * 2003-05-13 2004-12-02 Denso Corp 容量式力学量センサ装置
JP4146290B2 (ja) * 2003-06-06 2008-09-10 株式会社ルネサステクノロジ 半導体装置
JP2005136246A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
JP3917133B2 (ja) * 2003-12-26 2007-05-23 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるインターポーザ、インターフェイスモジュール、接続モニタ回路、信号処理ｌｓｉ
JP4595823B2 (ja) * 2006-01-24 2010-12-08 株式会社デンソー ボールグリッドアレイ
WO2008120278A1 (ja) * 2007-03-29 2008-10-09 Fujitsu Limited コネクタ、電子装置、及び、電子装置の製造方法
KR20090084527A (ko) * 2008-02-01 2009-08-05 삼성전자주식회사 이미지 센서 모듈, 이의 제조 방법, 이를 포함하는 카메라모듈 및 카메라 모듈을 포함하는 전자 제품
DE112009004562T5 (de) * 2009-04-30 2012-09-20 Hewlett-Packard Development Company, L.P. Halbleiterstückverbindungsüberwachungssystem und -verfahren

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347340A (ja) * 1992-06-12 1993-12-27 Citizen Watch Co Ltd 半導体装置およびその測定方法
JPH0629297A (ja) * 1992-07-07 1994-02-04 Citizen Watch Co Ltd 半導体装置およびその製造方法
JPH0974115A (ja) * 1995-06-29 1997-03-18 Sharp Corp テープキャリアパッケージ
JPH11287835A (ja) * 1998-04-01 1999-10-19 Toppan Printing Co Ltd Ｂｇａチップ対応検査治具

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019125759A (ja) * 2018-01-19 2019-07-25 株式会社デンソー マルチチップモジュール及び電子制御装置
JP7077632B2 (ja) 2018-01-19 2022-05-31 株式会社デンソー マルチチップモジュール及び電子制御装置

Also Published As

Publication number Publication date
KR101130425B1 (ko) 2012-03-28
JP5152099B2 (ja) 2013-02-27
CN101894819A (zh) 2010-11-24
KR20100124217A (ko) 2010-11-26
US8482291B2 (en) 2013-07-09
CN101894819B (zh) 2012-07-25
US20100289500A1 (en) 2010-11-18

Similar Documents

Publication Publication Date Title
JP5152099B2 (ja) 基板構造
US7880485B2 (en) High-sensitive resistance measuring device and monitoring method of solder bump
US8582310B2 (en) Electronic apparatus having circuit board
JP5092054B2 (ja) 実装基板及び故障予測方法
TWI566651B (zh) 電性連接組件及其檢測方法
JP5338513B2 (ja) パターン引き出し構造体及び半導体装置
JP5894515B2 (ja) 半導体装置、寿命推定装置、寿命推定方法
JP5355149B2 (ja) 電子機器および、電子機器を用いた電子部品の接続不良検出方法
EP2555006B1 (en) Semiconductor device
JP2013130519A (ja) 電子装置、電源制御システム、および寿命測定ユニット
JP2013247244A (ja) 電子装置、破損推定方法、寿命推定方法
JP2012037411A (ja) 半導体装置の検査方法及び検査装置
TWI486598B (zh) 電性連接組件及其檢測方法
KR101432925B1 (ko) 집적 회로의 부착을 위한 방법 및 장치
JP5096840B2 (ja) 半導体装置
JP2006019663A (ja) ベアチップセット、ベアチップ検査方法、ベアチップ、およびベアチップ搭載回路基板
JP2011142160A (ja) 配線基板、電子部品実装基板、及び、電子部品実装基板の半田付け確認方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5152099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees