JPH0982714A - 半導体集積回路の入出力端子 - Google Patents
半導体集積回路の入出力端子Info
- Publication number
- JPH0982714A JPH0982714A JP23635895A JP23635895A JPH0982714A JP H0982714 A JPH0982714 A JP H0982714A JP 23635895 A JP23635895 A JP 23635895A JP 23635895 A JP23635895 A JP 23635895A JP H0982714 A JPH0982714 A JP H0982714A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- integrated circuit
- semiconductor integrated
- protective film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体集積回路を実装したときに突起電極に
応力が発生し、電極に隣接する素子に歪みが発生し、素
子のエージング特性を悪化させする。 【解決手段】 パッド電極のほぼ中央を開口する半導体
保護膜１２０と、パッド電極を２つに分割する第１の分
割電極３００と第２の分割電極３０２と、近傍に素子お
よび配線が配置される分割電極に対し半導体保護膜１２
０の非開口領域で第１の分割電極３００と第２の分割電
極３０２との分割線に平行に形成するスリット領域１１
２と、半導体保護膜１２０の開口領域に形成する突起電
極１１６とを有することを特徴とする。
応力が発生し、電極に隣接する素子に歪みが発生し、素
子のエージング特性を悪化させする。 【解決手段】 パッド電極のほぼ中央を開口する半導体
保護膜１２０と、パッド電極を２つに分割する第１の分
割電極３００と第２の分割電極３０２と、近傍に素子お
よび配線が配置される分割電極に対し半導体保護膜１２
０の非開口領域で第１の分割電極３００と第２の分割電
極３０２との分割線に平行に形成するスリット領域１１
２と、半導体保護膜１２０の開口領域に形成する突起電
極１１６とを有することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は突起電極としてフリ
ップチップ実装する半導体集積回路の入出力端子の構成
に関する。
ップチップ実装する半導体集積回路の入出力端子の構成
に関する。
【０００２】
【従来の技術】一般的な半導体集積回路の測定方法は、
プローバ装置を用い半導体集積回路の入出力端子と電源
端子とに直接触針し、プローバ装置から半導体集積回路
の入力端子に信号を入力し、半導体集積回路の出力端子
の電位を、あらかじめ予想される期待値と比較し、半導
体集積回路の良否を判別している。
プローバ装置を用い半導体集積回路の入出力端子と電源
端子とに直接触針し、プローバ装置から半導体集積回路
の入力端子に信号を入力し、半導体集積回路の出力端子
の電位を、あらかじめ予想される期待値と比較し、半導
体集積回路の良否を判別している。
【０００３】しかし、出力端子が多い半導体集積回路の
場合は、入出力端子と電源端子とに直接触針して測定す
るためには、プローバそのものが高価になり、またプロ
ーバの隣接する針が測定の時に接触しないように配置す
るためには針同士を離して配置しなければならず、その
ため半導体集積回路の面積が大きくなってしまう。
場合は、入出力端子と電源端子とに直接触針して測定す
るためには、プローバそのものが高価になり、またプロ
ーバの隣接する針が測定の時に接触しないように配置す
るためには針同士を離して配置しなければならず、その
ため半導体集積回路の面積が大きくなってしまう。
【０００４】そこで半導体集積回路の出力端子にプロー
ブ針を直接触針することなく、半導体集積回路を非接触
で測定する方法がある。
ブ針を直接触針することなく、半導体集積回路を非接触
で測定する方法がある。
【０００５】図３は第１の従来例の突起電極を有する半
導体集積回路の出力端子の構成を示す図である。図３に
示す半導体集積回路の出力端子は、パッド電極４００
と、パッド電極４００のほぼ中央を開口する半導体保護
膜（図示せず）と、半導体保護膜の開口領域に形成する
突起電極１１６とで構成している。
導体集積回路の出力端子の構成を示す図である。図３に
示す半導体集積回路の出力端子は、パッド電極４００
と、パッド電極４００のほぼ中央を開口する半導体保護
膜（図示せず）と、半導体保護膜の開口領域に形成する
突起電極１１６とで構成している。
【０００６】また半導体集積回路の出力端子であるパッ
ド電極４００には、一方の端子を接続し他方の端子を電
源電位線２００に接続する電源電位側スイッチ１００
と、一方の端子を接続し他方の端子を接地電位線２０４
に接続する接地電位側スイッチ１０４と、一方の端子を
接続し他方の端子を測定電位線２０８に接続する制御ス
イッチ１０８とが隣接している。
ド電極４００には、一方の端子を接続し他方の端子を電
源電位線２００に接続する電源電位側スイッチ１００
と、一方の端子を接続し他方の端子を接地電位線２０４
に接続する接地電位側スイッチ１０４と、一方の端子を
接続し他方の端子を測定電位線２０８に接続する制御ス
イッチ１０８とが隣接している。
【０００７】電源電位線２００と、接地電位線２０４
と、測定電位線２０８とは、それぞれ半導体集積回路に
電源を供給するための電源供給用電極（図示せず）に接
続している。
と、測定電位線２０８とは、それぞれ半導体集積回路に
電源を供給するための電源供給用電極（図示せず）に接
続している。
【０００８】図３に示す従来例の半導体集積回路の出力
端子の測定方法は、まず電源電位側スイッチ１００と制
御スイッチ１０８とを導通状態にし、接地電位側スイッ
チ１０４を非導通状態にして、電源電位線２００と測定
電位線２０８とに流れる電流値を測定し、あらかじめ予
想される期待値と比較することで、電源電位側スイッチ
１００と、接地電位側スイッチ１０４と、制御スイッチ
１０８とが正常に動作し、かつ期待する導通抵抗になっ
ているかを確認する。
端子の測定方法は、まず電源電位側スイッチ１００と制
御スイッチ１０８とを導通状態にし、接地電位側スイッ
チ１０４を非導通状態にして、電源電位線２００と測定
電位線２０８とに流れる電流値を測定し、あらかじめ予
想される期待値と比較することで、電源電位側スイッチ
１００と、接地電位側スイッチ１０４と、制御スイッチ
１０８とが正常に動作し、かつ期待する導通抵抗になっ
ているかを確認する。
【０００９】また出力端子の測定方法は、接地電位側ス
イッチ１０４と制御スイッチ１０８とを導通状態にし、
電源電位側スイッチ１００を非導通状態にして、接地電
位線２０４と測定電位線２０８とに流れる電流値を測定
し、あらかじめ予想される期待値と比較することで、電
源電位側スイッチ１００と、接地電位側スイッチ１０４
と、制御スイッチ１０８とが正常に動作し、かつ期待す
る導通抵抗になっているかを確認する。
イッチ１０４と制御スイッチ１０８とを導通状態にし、
電源電位側スイッチ１００を非導通状態にして、接地電
位線２０４と測定電位線２０８とに流れる電流値を測定
し、あらかじめ予想される期待値と比較することで、電
源電位側スイッチ１００と、接地電位側スイッチ１０４
と、制御スイッチ１０８とが正常に動作し、かつ期待す
る導通抵抗になっているかを確認する。
【００１０】さらに出力端子の測定方法は、電源電位側
スイッチ１００と、接地電位側スイッチ１０４とを非導
通状態にし、制御スイッチ１０８を導通状態にして、測
定電位線２０８を通じて半導体集積回路のリーク電流を
測定し、このリーク電流をあらかじめ予想される期待値
と比較することにより電源電位側スイッチ１００と、接
地電位側スイッチ１０４が正常に非導通状態に制御で
き、かつ短絡不良がないことを確認する。
スイッチ１００と、接地電位側スイッチ１０４とを非導
通状態にし、制御スイッチ１０８を導通状態にして、測
定電位線２０８を通じて半導体集積回路のリーク電流を
測定し、このリーク電流をあらかじめ予想される期待値
と比較することにより電源電位側スイッチ１００と、接
地電位側スイッチ１０４が正常に非導通状態に制御で
き、かつ短絡不良がないことを確認する。
【００１１】しかし図３に示す半導体集積回路の出力端
子の構成では、パッド電極４００と突起電極１１６とが
正常に接続していなくても半導体集積回路としては良品
と判断されてしまうという課題がある。
子の構成では、パッド電極４００と突起電極１１６とが
正常に接続していなくても半導体集積回路としては良品
と判断されてしまうという課題がある。
【００１２】そこでパッド電極４００と突起電極１１６
とが正常に接続しているかどうかも、同時に測定するた
めの半導体集積回路の出力端子の構成として以下の構成
が考えられている。
とが正常に接続しているかどうかも、同時に測定するた
めの半導体集積回路の出力端子の構成として以下の構成
が考えられている。
【００１３】図４は第２の従来例の突起電極を有する半
導体集積回路の出力端子の構成を示す図である。図４に
示す半導体集積回路の出力端子は、パッド電極を２つに
分割する第１の分割電極３１０と第２の分割電極３１２
と、第１の分割電極３１０と第２の分割電極３１２との
ほぼ中央を開口する半導体保護膜（図示せず）と、半導
体保護膜の開口領域に形成する突起電極１１６とで構成
している。
導体集積回路の出力端子の構成を示す図である。図４に
示す半導体集積回路の出力端子は、パッド電極を２つに
分割する第１の分割電極３１０と第２の分割電極３１２
と、第１の分割電極３１０と第２の分割電極３１２との
ほぼ中央を開口する半導体保護膜（図示せず）と、半導
体保護膜の開口領域に形成する突起電極１１６とで構成
している。
【００１４】また第１の分割電極３１０には、一方の端
子を接続し他方の端子を電源電位線２００に接続する電
源電位側スイッチ１００と、一方の端子を接続し他方の
端子を接地電位線２０４に接続する接地電位側スイッチ
１０４とが隣接し、第２の分割電極３１２には、一方の
端子を接続し他方の端子を測定電位線２０８に接続する
制御スイッチ１０８が隣接している。
子を接続し他方の端子を電源電位線２００に接続する電
源電位側スイッチ１００と、一方の端子を接続し他方の
端子を接地電位線２０４に接続する接地電位側スイッチ
１０４とが隣接し、第２の分割電極３１２には、一方の
端子を接続し他方の端子を測定電位線２０８に接続する
制御スイッチ１０８が隣接している。
【００１５】図４に示す第２の従来例の半導体集積回路
の出力端子の測定方法は、まず電源電位側スイッチ１０
０と制御スイッチ１０８とを導通状態にし、接地電位側
スイッチ１０４を非導通状態にして、電源電位線２００
と測定電位線２０８とに流れる電流値を測定し、あらか
じめ予想される期待値と比較することで、電源電位側ス
イッチ１００と、接地電位側スイッチ１０４と、制御ス
イッチ１０８とが正常に動作し、かつ第１の分割電極３
１０と第２の分割電極３１２と突起電極１１６とが正常
に接続し、期待する導通抵抗になっているかを確認す
る。
の出力端子の測定方法は、まず電源電位側スイッチ１０
０と制御スイッチ１０８とを導通状態にし、接地電位側
スイッチ１０４を非導通状態にして、電源電位線２００
と測定電位線２０８とに流れる電流値を測定し、あらか
じめ予想される期待値と比較することで、電源電位側ス
イッチ１００と、接地電位側スイッチ１０４と、制御ス
イッチ１０８とが正常に動作し、かつ第１の分割電極３
１０と第２の分割電極３１２と突起電極１１６とが正常
に接続し、期待する導通抵抗になっているかを確認す
る。
【００１６】また出力端子の測定方法は、接地電位側ス
イッチ１０４と制御スイッチ１０８とを導通状態にし、
電源電位側スイッチ１００を非導通状態にして、接地電
位線２０４と測定電位線２０８とに流れる電流値を測定
し、あらかじめ予想される期待値と比較することで、電
源電位側スイッチ１００と、接地電位側スイッチ１０４
と、制御スイッチ１０８とが正常に動作し、かつ第１の
分割電極３１０と第２の分割電極３１２と突起電極１１
６とが正常に接続し、期待する導通抵抗になっているか
を確認する。
イッチ１０４と制御スイッチ１０８とを導通状態にし、
電源電位側スイッチ１００を非導通状態にして、接地電
位線２０４と測定電位線２０８とに流れる電流値を測定
し、あらかじめ予想される期待値と比較することで、電
源電位側スイッチ１００と、接地電位側スイッチ１０４
と、制御スイッチ１０８とが正常に動作し、かつ第１の
分割電極３１０と第２の分割電極３１２と突起電極１１
６とが正常に接続し、期待する導通抵抗になっているか
を確認する。
【００１７】さらに出力端子の測定方法は、電源電位側
スイッチ１００と、接地電位側スイッチ１０４とを非導
通状態にし、制御スイッチ１０８を導通状態にして、測
定電位線２０８を通じて半導体集積回路のリーク電流を
測定し、このリーク電流をあらかじめ予想される期待値
と比較することにより電源電位側スイッチ１００と、接
地電位側スイッチ１０４が正常に非導通状態に制御で
き、かつ短絡不良がないことを確認する。
スイッチ１００と、接地電位側スイッチ１０４とを非導
通状態にし、制御スイッチ１０８を導通状態にして、測
定電位線２０８を通じて半導体集積回路のリーク電流を
測定し、このリーク電流をあらかじめ予想される期待値
と比較することにより電源電位側スイッチ１００と、接
地電位側スイッチ１０４が正常に非導通状態に制御で
き、かつ短絡不良がないことを確認する。
【００１８】図４に示す半導体集積回路の出力端子の構
成は、半導体集積回路の突起電極に直接触針することな
く、電源供給用電極に流れる電流を測定することで半導
体集積回路の良否を判別することを可能になっている。
成は、半導体集積回路の突起電極に直接触針することな
く、電源供給用電極に流れる電流を測定することで半導
体集積回路の良否を判別することを可能になっている。
【００１９】さらに図４に示す半導体集積回路の出力端
子の構成は、第１の分割電極３１０に電源電位側スイッ
チ１００と接地電位側スイッチ１０４を接続し、第２の
分割電極３１２に制御スイッチ１０８を接続すること
で、突起電極１１６を経由した電気的導通性を試験する
ことも可能にしている。
子の構成は、第１の分割電極３１０に電源電位側スイッ
チ１００と接地電位側スイッチ１０４を接続し、第２の
分割電極３１２に制御スイッチ１０８を接続すること
で、突起電極１１６を経由した電気的導通性を試験する
ことも可能にしている。
【００２０】
【発明が解決しようとする課題】しかし図４に示す半導
体集積回路は、出力端子の多い半導体集積回路であり、
また図には示していないが他の基板に突起電極１１６を
溶融し表面実装する半導体集積回路である。
体集積回路は、出力端子の多い半導体集積回路であり、
また図には示していないが他の基板に突起電極１１６を
溶融し表面実装する半導体集積回路である。
【００２１】したがって、突起電極１１６が溶融する時
に、基板の反りや、基板と半導体集積回路との平衡性が
重要になり、基板の反りや基板と半導体集積回路との平
衡性が保てないと、基板と半導体集積回路とを実装した
後で突起電極１１６には半導体集積回路の表面に対して
垂直方向の応力（図示せず）が発生する。
に、基板の反りや、基板と半導体集積回路との平衡性が
重要になり、基板の反りや基板と半導体集積回路との平
衡性が保てないと、基板と半導体集積回路とを実装した
後で突起電極１１６には半導体集積回路の表面に対して
垂直方向の応力（図示せず）が発生する。
【００２２】また突起電極１１６に発生する応力によっ
て、突起電極１１６が接続する第１の分割電極３１０と
第２の分割電極３１２とが向かい合う側辺に応力が伝搬
し、側辺に対して垂直方向の応力３２２が発生する。
て、突起電極１１６が接続する第１の分割電極３１０と
第２の分割電極３１２とが向かい合う側辺に応力が伝搬
し、側辺に対して垂直方向の応力３２２が発生する。
【００２３】したがって、第１の分割電極３１０と第２
の分割電極３１２とに隣接する素子、たとえば電源電位
側スイッチ１００と接地電位側スイッチ１０４と制御ス
イッチ１０８とに応力が伝搬し、素子に歪みをあたえ、
素子のエージング特性を悪化するという課題がある。
の分割電極３１２とに隣接する素子、たとえば電源電位
側スイッチ１００と接地電位側スイッチ１０４と制御ス
イッチ１０８とに応力が伝搬し、素子に歪みをあたえ、
素子のエージング特性を悪化するという課題がある。
【００２４】本発明の目的は上記課題を解決して、突起
電極と電極との接続状態を確認でき、また半導体集積回
路を実装したときに突起電極に応力が発生しても、電極
に隣接する素子に歪みをあたえず、素子のエージング特
性を悪化させない半導体集積回路の入出力端子の構造を
提供することである。
電極と電極との接続状態を確認でき、また半導体集積回
路を実装したときに突起電極に応力が発生しても、電極
に隣接する素子に歪みをあたえず、素子のエージング特
性を悪化させない半導体集積回路の入出力端子の構造を
提供することである。
【００２５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体集積回路の入出力端子の構成は、下
記記載の構成を採用する。
に、本発明の半導体集積回路の入出力端子の構成は、下
記記載の構成を採用する。
【００２６】本発明の半導体集積回路の入出力端子は、
パッド電極のほぼ中央を開口する半導体保護膜と、スリ
ット領域を形成しパッド電極を２つに分割する第１の分
割電極と第２の分割電極と、半導体保護膜の開口領域に
形成する突起電極とを有することを特徴とする。
パッド電極のほぼ中央を開口する半導体保護膜と、スリ
ット領域を形成しパッド電極を２つに分割する第１の分
割電極と第２の分割電極と、半導体保護膜の開口領域に
形成する突起電極とを有することを特徴とする。
【００２７】また本発明の半導体集積回路の入出力端子
は、パッド電極のほぼ中央を開口する半導体保護膜と、
パッド電極を２つに分割する第１の分割電極と第２の分
割電極と、半導体保護膜の非開口領域で第１の分割電極
と第２の分割電極との分割線に平行に形成するスリット
領域と、半導体保護膜の開口領域に形成する突起電極と
を有することを特徴とする。
は、パッド電極のほぼ中央を開口する半導体保護膜と、
パッド電極を２つに分割する第１の分割電極と第２の分
割電極と、半導体保護膜の非開口領域で第１の分割電極
と第２の分割電極との分割線に平行に形成するスリット
領域と、半導体保護膜の開口領域に形成する突起電極と
を有することを特徴とする。
【００２８】さらに本発明の半導体集積回路の入出力端
子は、パッド電極のほぼ中央を開口する半導体保護膜
と、パッド電極を２つに分割する第１の分割電極と第２
の分割電極と、近傍に素子および配線が配置される分割
電極に対し半導体保護膜の非開口領域で第１の分割電極
と第２の分割電極との分割線に平行に形成するスリット
領域と、半導体保護膜の開口領域に形成する突起電極と
を有することを特徴とする。
子は、パッド電極のほぼ中央を開口する半導体保護膜
と、パッド電極を２つに分割する第１の分割電極と第２
の分割電極と、近傍に素子および配線が配置される分割
電極に対し半導体保護膜の非開口領域で第１の分割電極
と第２の分割電極との分割線に平行に形成するスリット
領域と、半導体保護膜の開口領域に形成する突起電極と
を有することを特徴とする。
【００２９】
【発明の実施の形態】図１は本発明の実施例における突
起電極を有する半導体集積回路の出力端子の構成を示す
平面図であり、図２は、図１に示すＡ−Ａ線における断
面を示す断面図である。
起電極を有する半導体集積回路の出力端子の構成を示す
平面図であり、図２は、図１に示すＡ−Ａ線における断
面を示す断面図である。
【００３０】以下、図１と図２とを用いて本発明の実施
例における半導体集積回路の出力端子の構成を説明す
る。
例における半導体集積回路の出力端子の構成を説明す
る。
【００３１】図１と図２とに示す半導体集積回路の出力
端子は、パッド電極を２つに分割する第１の分割電極３
００と第２の分割電極３０２と、第１の分割電極３００
と第２の分割電極３０２とのほぼ中央を開口する半導体
保護膜１２０と、半導体保護膜１２０の開口領域に形成
し第１の分割電極３００と第２の分割電極３０２とに接
続する突起電極１１６とで構成している。
端子は、パッド電極を２つに分割する第１の分割電極３
００と第２の分割電極３０２と、第１の分割電極３００
と第２の分割電極３０２とのほぼ中央を開口する半導体
保護膜１２０と、半導体保護膜１２０の開口領域に形成
し第１の分割電極３００と第２の分割電極３０２とに接
続する突起電極１１６とで構成している。
【００３２】また第１の分割電極３００と第２の分割電
極３０２とは、半導体保護膜１２０の開口領域の外側に
第１の分割電極３００と第２の分割電極３０２との分割
線に平行で、それぞれの分割電極を分断しないように形
成するスリット領域１１２を形成している。
極３０２とは、半導体保護膜１２０の開口領域の外側に
第１の分割電極３００と第２の分割電極３０２との分割
線に平行で、それぞれの分割電極を分断しないように形
成するスリット領域１１２を形成している。
【００３３】また第１の分割電極３００には、一方の端
子を接続し他方の端子を電源電位線２００に接続する電
源電位側スイッチ１００と、一方の端子を接続し他方の
端子を接地電位線２０４に接続する接地電位側スイッチ
１０４とが隣接し、第２の分割電極３０２には、一方の
端子を接続し他方の端子を測定電位線２０８に接続する
制御スイッチ１０８が隣接している。
子を接続し他方の端子を電源電位線２００に接続する電
源電位側スイッチ１００と、一方の端子を接続し他方の
端子を接地電位線２０４に接続する接地電位側スイッチ
１０４とが隣接し、第２の分割電極３０２には、一方の
端子を接続し他方の端子を測定電位線２０８に接続する
制御スイッチ１０８が隣接している。
【００３４】図１と図２とに示す本発明の実施例におけ
る半導体集積回路の出力端子の測定方法は、まず電源電
位側スイッチ１００と制御スイッチ１０８とを導通状態
にし、接地電位側スイッチ１０４を非導通状態にして、
電源電位線２００と測定電位線２０８とに流れる電流値
を測定し、あらかじめ予想される期待値と比較すること
で、電源電位側スイッチ１００と、接地電位側スイッチ
１０４と、制御スイッチ１０８とが正常に動作し、かつ
第１の分割電極３００と第２の分割電極３０２と突起電
極１１６とが正常に接続し、期待する導通抵抗になって
いるかを確認する。
る半導体集積回路の出力端子の測定方法は、まず電源電
位側スイッチ１００と制御スイッチ１０８とを導通状態
にし、接地電位側スイッチ１０４を非導通状態にして、
電源電位線２００と測定電位線２０８とに流れる電流値
を測定し、あらかじめ予想される期待値と比較すること
で、電源電位側スイッチ１００と、接地電位側スイッチ
１０４と、制御スイッチ１０８とが正常に動作し、かつ
第１の分割電極３００と第２の分割電極３０２と突起電
極１１６とが正常に接続し、期待する導通抵抗になって
いるかを確認する。
【００３５】また出力端子の測定方法は、接地電位側ス
イッチ１０４と制御スイッチ１０８とを導通状態にし、
電源電位側スイッチ１００を非導通状態にして、接地電
位線２０４と測定電位線２０８とに流れる電流値を測定
し、あらかじめ予想される期待値と比較することで、電
源電位側スイッチ１００と、接地電位側スイッチ１０４
と、制御スイッチ１０８とが正常に動作し、かつ第１の
分割電極３００と第２の分割電極３０２と突起電極１１
６とが正常に接続し、期待する導通抵抗になっているか
を確認する。
イッチ１０４と制御スイッチ１０８とを導通状態にし、
電源電位側スイッチ１００を非導通状態にして、接地電
位線２０４と測定電位線２０８とに流れる電流値を測定
し、あらかじめ予想される期待値と比較することで、電
源電位側スイッチ１００と、接地電位側スイッチ１０４
と、制御スイッチ１０８とが正常に動作し、かつ第１の
分割電極３００と第２の分割電極３０２と突起電極１１
６とが正常に接続し、期待する導通抵抗になっているか
を確認する。
【００３６】さらに出力端子の測定方法は、電源電位側
スイッチ１００と、接地電位側スイッチ１０４とを非導
通状態にし、制御スイッチ１０８を導通状態にして、測
定電位線２０８を通じて半導体集積回路のリーク電流を
測定し、このリーク電流をあらかじめ予想される期待値
と比較することにより電源電位側スイッチ１００と、接
地電位側スイッチ１０４が正常に非導通状態に制御で
き、かつ短絡不良がないことを確認する。
スイッチ１００と、接地電位側スイッチ１０４とを非導
通状態にし、制御スイッチ１０８を導通状態にして、測
定電位線２０８を通じて半導体集積回路のリーク電流を
測定し、このリーク電流をあらかじめ予想される期待値
と比較することにより電源電位側スイッチ１００と、接
地電位側スイッチ１０４が正常に非導通状態に制御で
き、かつ短絡不良がないことを確認する。
【００３７】図１と図２とに示す半導体集積回路の出力
端子の構成は、半導体集積回路の突起電極に直接触針す
ることなく、電源供給用電極に流れる電流を測定するこ
とで半導体集積回路の良否を判別することを可能になっ
ている。
端子の構成は、半導体集積回路の突起電極に直接触針す
ることなく、電源供給用電極に流れる電流を測定するこ
とで半導体集積回路の良否を判別することを可能になっ
ている。
【００３８】さらに図１と図２とに示す半導体集積回路
の出力端子の構成は、第１の分割電極３１０に電源電位
側スイッチ１００と接地電位側スイッチ１０４を接続
し、第２の分割電極３１２に制御スイッチ１０８を接続
することで、突起電極１１６を経由した電気的導通性を
試験することも可能にしている。
の出力端子の構成は、第１の分割電極３１０に電源電位
側スイッチ１００と接地電位側スイッチ１０４を接続
し、第２の分割電極３１２に制御スイッチ１０８を接続
することで、突起電極１１６を経由した電気的導通性を
試験することも可能にしている。
【００３９】図には示していないが他の基板に突起電極
１１６を溶融し表面実装した場合、突起電極１１６に発
生する半導体集積回路の表面に対して垂直方向の第１の
応力３２０は、突起電極１１６が接続する第１の分割電
極３１０と第２の分割電極３１２とが向かい合う側辺に
応力を伝搬し、側辺に対して垂直方向の第２の応力３２
２を発生する。
１１６を溶融し表面実装した場合、突起電極１１６に発
生する半導体集積回路の表面に対して垂直方向の第１の
応力３２０は、突起電極１１６が接続する第１の分割電
極３１０と第２の分割電極３１２とが向かい合う側辺に
応力を伝搬し、側辺に対して垂直方向の第２の応力３２
２を発生する。
【００４０】しかし本発明の実施例における半導体集積
回路の出力端子は、それぞれの分割電極を分断しないよ
うに形成するスリット領域１１２を形成しているので、
側辺に対して垂直方向の第２の応力３２２はこのスリッ
ト領域１１２で抑制される。
回路の出力端子は、それぞれの分割電極を分断しないよ
うに形成するスリット領域１１２を形成しているので、
側辺に対して垂直方向の第２の応力３２２はこのスリッ
ト領域１１２で抑制される。
【００４１】したがって、第１の分割電極３００と第２
の分割電極３０２とに隣接する素子、たとえば電源電位
側スイッチ１００と接地電位側スイッチ１０４と制御ス
イッチ１０８とに応力が伝搬されず、素子に歪みをあた
えたり、素子のエージング特性を悪化させるということ
がなくなる。
の分割電極３０２とに隣接する素子、たとえば電源電位
側スイッチ１００と接地電位側スイッチ１０４と制御ス
イッチ１０８とに応力が伝搬されず、素子に歪みをあた
えたり、素子のエージング特性を悪化させるということ
がなくなる。
【００４２】第１の分割電極３００と第２の分割電極３
０２とに形成するスリット領域１１２は、分割電極近傍
に素子および配線等（図示せず）が配置される場合に有
効で、近傍に素子および配線等が配置されない場合には
必ずしも必要としない。
０２とに形成するスリット領域１１２は、分割電極近傍
に素子および配線等（図示せず）が配置される場合に有
効で、近傍に素子および配線等が配置されない場合には
必ずしも必要としない。
【００４３】図１と図２との説明では、スリット領域１
１２を分割線に対し平行にしているが、突起電極１１６
にかかる応力は、半導体集積回路チップの長辺方向と平
行する方向の成分が最も高いため、分割電極上のスリッ
ト領域１１２は、この応力に垂直に配置してもよい。
１２を分割線に対し平行にしているが、突起電極１１６
にかかる応力は、半導体集積回路チップの長辺方向と平
行する方向の成分が最も高いため、分割電極上のスリッ
ト領域１１２は、この応力に垂直に配置してもよい。
【００４４】本発明の実施例では出力端子の例を示して
いるが、入力端子においても、近傍に素子や配線がある
場合には、分割電極上にスリット領域１１２を設けるこ
とで突起電極１１６にかかる応力を抑制することが出来
ることは明らかである。
いるが、入力端子においても、近傍に素子や配線がある
場合には、分割電極上にスリット領域１１２を設けるこ
とで突起電極１１６にかかる応力を抑制することが出来
ることは明らかである。
【００４５】
【発明の効果】本発明は、突起電極と電極との接続状態
を確認でき、また半導体集積回路を実装したときに突起
電極に応力が発生しても、電極に隣接する素子に歪みを
あたえず、素子のエージング特性を悪化させない半導体
集積回路の入出力端子の構造を提供することができる。
を確認でき、また半導体集積回路を実装したときに突起
電極に応力が発生しても、電極に隣接する素子に歪みを
あたえず、素子のエージング特性を悪化させない半導体
集積回路の入出力端子の構造を提供することができる。
【図１】本発明の実施例における突起電極を有する半導
体集積回路の出力端子の構成を示す平面図である。
体集積回路の出力端子の構成を示す平面図である。
【図２】本発明の実施例における突起電極を有する半導
体集積回路の出力端子の構成を示す断面図である。
体集積回路の出力端子の構成を示す断面図である。
【図３】第１の従来例の突起電極を有する半導体集積回
路の出力端子の構成を示す図である。
路の出力端子の構成を示す図である。
【図４】第２の従来例の突起電極を有する半導体集積回
路の出力端子の構成を示す図である。
路の出力端子の構成を示す図である。
１００ 電源電位側スイッチ １０４ 接地電位側スイッチ １０８ 制御スイッチ １１２ スリット領域 １１６ 突起電極 １２０ 半導体保護膜 ２００ 電源電位線 ２０４ 接地電位線 ２０８ 測定電位線 ３００ 第１の分割電極 ３０２ 第２の分割電極 ３２０ 第１の応力 ３２２ 第２の応力
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年１０月３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】
【発明が解決しようとする課題】しかし図４に示す半導
体集積回路は、出力端子の多い半導体集積回路であり、
また図には示していないが他の基板と突起電極１１６と
を、導電性のペースト材を接着し接続するか、あるいは
ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖ
ｅ Ｆｉｌｍ）接続では導電性のビーズで加圧して表面
実装する半導体集積回路である。
体集積回路は、出力端子の多い半導体集積回路であり、
また図には示していないが他の基板と突起電極１１６と
を、導電性のペースト材を接着し接続するか、あるいは
ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖ
ｅ Ｆｉｌｍ）接続では導電性のビーズで加圧して表面
実装する半導体集積回路である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】導電性のペースト材を接着する場合、ある
いは導電性のビーズを加圧して実装する場合では、半導
体集積回路と他の基板との反りや、基板と半導体集積回
路との平衡性が重要になり、基板の反りや基板と半導体
集積回路との平衡性が保てないと、基板と半導体集積回
路とを実装した後で突起電極１１６には半導体集積回路
の表面に対して垂直方向の応力（図示せず）が発生す
る。
いは導電性のビーズを加圧して実装する場合では、半導
体集積回路と他の基板との反りや、基板と半導体集積回
路との平衡性が重要になり、基板の反りや基板と半導体
集積回路との平衡性が保てないと、基板と半導体集積回
路とを実装した後で突起電極１１６には半導体集積回路
の表面に対して垂直方向の応力（図示せず）が発生す
る。
Claims (3)
- 【請求項１】 パッド電極のほぼ中央を開口する半導体
保護膜と、スリット領域を形成しパッド電極を２つに分
割する第１の分割電極と第２の分割電極と、半導体保護
膜の開口領域に形成する突起電極とを有することを特徴
とする半導体集積回路の入出力端子。 - 【請求項２】 パッド電極のほぼ中央を開口する半導体
保護膜と、パッド電極を２つに分割する第１の分割電極
と第２の分割電極と、半導体保護膜の非開口領域で第１
の分割電極と第２の分割電極との分割線に平行に形成す
るスリット領域と、半導体保護膜の開口領域に形成する
突起電極とを有することを特徴とする半導体集積回路の
入出力端子。 - 【請求項３】 パッド電極のほぼ中央を開口する半導体
保護膜と、パッド電極を２つに分割する第１の分割電極
と第２の分割電極と、近傍に素子および配線が配置され
る分割電極に対し半導体保護膜の非開口領域で第１の分
割電極と第２の分割電極との分割線に平行に形成するス
リット領域と、半導体保護膜の開口領域に形成する突起
電極とを有することを特徴とする半導体集積回路の入出
力端子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23635895A JPH0982714A (ja) | 1995-09-14 | 1995-09-14 | 半導体集積回路の入出力端子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23635895A JPH0982714A (ja) | 1995-09-14 | 1995-09-14 | 半導体集積回路の入出力端子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0982714A true JPH0982714A (ja) | 1997-03-28 |
Family
ID=16999622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23635895A Pending JPH0982714A (ja) | 1995-09-14 | 1995-09-14 | 半導体集積回路の入出力端子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0982714A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002001637A3 (en) * | 2000-06-28 | 2002-09-26 | Intel Corp | Layout and process for a device with segmented ball limited metallurgy for the inputs and outputs |
| US7180195B2 (en) | 2003-12-17 | 2007-02-20 | Intel Corporation | Method and apparatus for improved power routing |
| US8482291B2 (en) | 2009-05-18 | 2013-07-09 | Fujitsu Limited | Substrate structure |
-
1995
- 1995-09-14 JP JP23635895A patent/JPH0982714A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002001637A3 (en) * | 2000-06-28 | 2002-09-26 | Intel Corp | Layout and process for a device with segmented ball limited metallurgy for the inputs and outputs |
| US7034402B1 (en) | 2000-06-28 | 2006-04-25 | Intel Corporation | Device with segmented ball limiting metallurgy |
| US7033923B2 (en) | 2000-06-28 | 2006-04-25 | Intel Corporation | Method of forming segmented ball limiting metallurgy |
| US7180195B2 (en) | 2003-12-17 | 2007-02-20 | Intel Corporation | Method and apparatus for improved power routing |
| US7208402B2 (en) | 2003-12-17 | 2007-04-24 | Intel Corporation | Method and apparatus for improved power routing |
| US8482291B2 (en) | 2009-05-18 | 2013-07-09 | Fujitsu Limited | Substrate structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109342513B (zh) | 显示面板以及显示面板的裂纹检测方法 | |
| CN109342512B (zh) | 显示面板以及显示面板的裂纹检测方法 | |
| US11417251B2 (en) | Flexible circuit board, display panel, display device and test method | |
| JP2000258494A (ja) | 半導体集積装置 | |
| KR102090578B1 (ko) | 전자 장치의 기판, 이를 포함하는 전자 장치 및 접속부의 저항 측정 방법 | |
| US6423559B2 (en) | Integrated circuit and fabricating method and evaluating method of integrated circuit | |
| JPH0682802A (ja) | 液晶表示装置 | |
| US6316949B1 (en) | Apparatus and method for testing electric conductivity of circuit path ways on circuit board | |
| JPH0982714A (ja) | 半導体集積回路の入出力端子 | |
| TWI393200B (zh) | 測試用單元以及測試系統 | |
| JP2004259750A (ja) | 配線基板、接続配線基板及びその検査方法、電子装置及びその製造方法、電子モジュール並びに電子機器 | |
| JP2001135679A (ja) | 半導体装置の接合構造およびその検査方法 | |
| JP3227207B2 (ja) | 半導体装置およびその測定方法 | |
| US20080218495A1 (en) | Circuit capable of selectively operating in either an inspecting mode or a driving mode for a display | |
| JP4009468B2 (ja) | 液晶表示装置 | |
| JP2707119B2 (ja) | 基板用プローブ | |
| KR100285624B1 (ko) | 도전볼의 접속저항 측정방법 | |
| JP3255122B2 (ja) | Ｌｓｉ試験装置 | |
| JPH11274247A (ja) | 半導体装置 | |
| JP2001174507A (ja) | パッケージ評価用の異方性導電シート及びそれを用いた評価方法 | |
| JPS618939A (ja) | 半導体装置 | |
| KR100471781B1 (ko) | 구동집적회로 | |
| JP2002228686A (ja) | 破損防止機能を有するコンタクトプローブ及びプローブ装置 | |
| JPH11185850A (ja) | 回路基板の接続構造、及びその接続状態判断方法 | |
| JPH0299877A (ja) | 集積回路部品及びその接続検査方法 |