DE112009004562T5 - Halbleiterstückverbindungsüberwachungssystem und -verfahren - Google Patents

Halbleiterstückverbindungsüberwachungssystem und -verfahren Download PDF

Info

Publication number
DE112009004562T5
DE112009004562T5 DE112009004562T DE112009004562T DE112009004562T5 DE 112009004562 T5 DE112009004562 T5 DE 112009004562T5 DE 112009004562 T DE112009004562 T DE 112009004562T DE 112009004562 T DE112009004562 T DE 112009004562T DE 112009004562 T5 DE112009004562 T5 DE 112009004562T5
Authority
DE
Germany
Prior art keywords
pad
bga
connection
die
monitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112009004562T
Other languages
English (en)
Inventor
Jeffry S. Sylvester
Richard H. Hodge
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of DE112009004562T5 publication Critical patent/DE112009004562T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70—Testing of connections between components and printed circuit boards
    • G01R31/71—Testing of solder joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/54—Testing for continuity
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/55—Testing for incorrect line connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Ein System zum Überwachen einer Halbleiterstückverbindung umfasst ein mit einem Substrat verbundenes Halbleiterstück und eine mit einer Überwachungskontaktstelle des Halbleiterstücks gekoppelte Verbindungsindikatorschaltung. Die Verbindungsindikatorschaltung ist dazu konfiguriert, einen Verbindungsausfall der Überwachungskontaktstelle zu erfassen. Ein Signal das der Überwachungskontaktstelle des Halbleiterstücks entspricht, wird überwacht, und ansprechend auf eine Änderung des überwachten Signals wird eine Angabe eines Kontaktstellenverbindungsausfalls, der der Überwachungskontaktstelle zugeordnet ist, geliefert.

Description

  • HINTERGRUND
  • Der Entwurf integrierter Schaltungen beinhaltet allgemein ein Erzeugen großer Zahlen integrierter Schaltungen auf einem einzelnen Siliziumwafer anhand von Prozessen wie beispielsweise Photolithographie. Die Wafer werden in einzelne Chips (d. h. Halbleiterstücke) gesägt, die jeweils eine Kopie der integrierten Schaltung enthalten. Jedes Halbleiterstück bzw. jeder Chip wird auf einem Substrat wie z. B. einem Kugelrasterarray bzw. „BGA” (ball grid array) montiert. Ein BGA dient üblicherweise als Substrat oder Gehäuse für die integrierte Halbleiterstückschaltung. Ein Halbleiterstück wird mit dem BGA entweder mittels Drahtbunden oder durch Lötkontakthügel auf seinen Bondkontaktstellen verbunden, wenn das Halbleiterstück „Flip-Chip”-montiert wird. Ein „Flip-Chip” ist ein Halbleiterstück, das auf „mit der Kontaktseite nach unten gewandte” Weise („face-down”) ohne jegliches Drahtbonden direkt an einem BGA befestigt oder mit einem BGA verbunden (an ein BGA gebondet) werden kann. Der Flip-Chip weist vorverarbeitete Bondkontaktstellen auf, auf denen üblicherweise Lötkontakthügel gebildet werden, was die mit der Kontaktseite nach unten gewandte Befestigung des Flip-Chips an Kontakten an dem BGA durch beispielsweise Ultraschall- oder Aufschmelzlötprozesse ermöglicht.
  • Lötverbindungen sowohl bei einem Flip-Chip- als auch einem drahtgebondeten Halbleiterstück können auf Grund verschiedener Beanspruchungen wie z. B. einer zyklischen mechanischen und thermischen Last auf dem BGA, der gedruckten Schaltungsplatine (PCB – printed circuit board) und/oder dem Halbleiterstück selbst reißen. Eine mechanische Last kann durch eine Erschütterung während beispielsweise eines Transports bewirkt werden, und thermische Beanspruchungen treten während eines normalen Betriebs auf. Gerissene Lötverbindungen können bewirken, dass Bondkontaktstellen auf dem Halbleiterstück abgetrennt oder auf andere Weise von dem BGA abgelöst werden, was zu offenen oder intermittierenden (unstetigen) elektrischen Verbindungen zwischen der integrierten Halbleiterstückschaltung und dem BGA und/oder einer gedruckten Schaltungsplatine führt. Um die mit gerissenen Lötverbindungen verbundenen Ausfälle zu verringern, werden funktionstüchtige Bondkontaktstellen oft durch blinde Bondkontaktstellen ersetzt, die durch die integrierte Halbleiterstückschaltung nicht verwendet werden. Die blinden Bondkontaktstellen sind üblicherweise in Bereichen einer höheren Beanspruchung auf dem Halbleiterstück platziert, beispielsweise in Ecken, und/oder in Bereichen größerer Temperaturschwankungen. Wenn also Lötverbindungen (entweder Flip-Chip- oder drahtgebondet) zwischen blinden Bondkontaktstellen und BGA-Kontakten einen Riss bekommen, abgelöst oder auf sonstige Weise beschädigt werden, ist die Leistungsfähigkeit der integrierten Schaltung auf dem Halbleiterstück nicht beeinträchtigt.
  • Jedoch ist ein Schaden an Lötverbindungen nicht unbedingt auf die blinden Lötverbindungen beschränkt, die in Bereichen des Halbleiterstücks liegen, die einer hohen Beanspruchung unterworfen sind. Auch Lötverbindungen, die funktionstüchtigen Bondkontaktstellen zugeordnet sind, können einen Riss bekommen, abgelöst oder auf andere Weise beschädigt werden. Obwohl beispielsweise eine gerissene Lötverbindung anfänglich an der Ecke des Halbleiterstücks auftreten kann, neigt der Einreißzustand dazu, sich nach innen zur Mitte des Halbleiterstücks hin fortzusetzen, wodurch er funktionstüchtige bzw. nichtblinde Bondkontaktstellen beeinträchtigt und zu offenen oder intermittierenden elektrischen Verbindungen mit der integrierten Halbleiterstückschaltung führt.
  • Allgemein gelten diese selben Arten von Beanspruchungen und Schäden an Lötverbindungen von Halbleiterstücken auch für Lötverbindungen zwischen dem BGA und der gedruckten Schaltungsplatine. Somit können eingerissene und beschädigte Lötkugelverbindungen zwischen BGA- und PCB-Kontakten gleichermaßen zu offenen oder intermittierenden elektrischen Verbindungen mit einer integrierten Halbleiterstückschaltung führt führen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegenden Ausführungsbeispiele werden nun unter Bezugnahme auf die beiliegenden Zeichnungen beispielhaft beschrieben, bei denen:
  • 1a ein Beispiel eines Halbleiterstückverbindungsüberwachungssystems zeigt, bei dem das Halbleiterstück gemäß einem Ausführungsbeispiel an ein Substrat Flip-Chip-montiert ist;
  • 1b ein Beispiel eines Halbleiterstückverbindungsüberwachungssystems der 1a zeigt, bei dem das Halbleiterstück gemäß einem Ausführungsbeispiel an ein Substrat drahtgebondet ist;
  • 2 eine Verbindungsindikatorschaltung gemäß einem Ausführungsbeispiel zeigt;
  • 3 eine Verbindungsindikatorschaltung mit beispielhaften Brüchen in einer Leiterbahn gemäß einem Ausführungsbeispiel zeigt;
  • 4 ein weiteres Beispiel eines Halbleiterstückverbindungsüberwachungssystems gemäß einem Ausführungsbeispiel zeigt;
  • 5 eine Verbindungsindikatorschaltung zeigt, die gemäß einem Ausführungsbeispiel mit dem Halbleiterstücküberwachungssystem der 4, das Brüche in einer Leiterbahn aufweist, in Einklang steht;
  • 6 ein weiteres Beispiel eines Halbleiterstückverbindungsüberwachungssystems gemäß einem Ausführungsbeispiel zeigt;
  • 7 ein weiteres Beispiel eines Halbleiterstückverbindungsüberwachungssystems gemäß einem Ausführungsbeispiel zeigt;
  • 8 ein Flussdiagramm eines Verfahrens zum Überwachen einer Halbleiterstückverbindung gemäß einem Ausführungsbeispiel zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Überblick über Problem und Lösung
  • Wie oben erwähnt wurde, sind ein Problem beim Befestigen eines Halbleiterstücks an einem darunter liegenden Substrat (z. B. einem Kugelrasterarray bzw. „BGA”) die intermittierenden und/oder offenen elektrischen Verbindungen, die aus gerissenen Lötverbindungen zwischen den Halbleiterstückbondkontaktstellen und den BGA-Verbindungspunkten resultieren können. Dieses Problem kann auftreten, wenn das Halbleiterstück an das BGA „Flip-Chip”-montiert wird oder wenn es an das BGA drahtgebondet wird. Dieses Problem gilt gleichermaßen für Lötverbindungen, die ein BGA an einer darunter liegenden gedruckten Schaltungsplatine (PCB) befestigen.
  • Ausführungsbeispiele der vorliegenden Offenbarung erfassen diese Probleme unter Verwendung von Halbleiterstücküberwachungssystemen und -verfahren. Beispielsweise umfasst ein System zum Überwachen einer Halbleiterstückverbindung bei einem Ausführungsbeispiel ein Halbleiterstück, das mit einem Substrat wie z. B. einem BGA verbunden ist. Eine Verbindungsindikatorschaltung ist mit einer Überwachungskontaktstelle des Halbleiterstücks gekoppelt und dazu konfiguriert, einen Verbindungsausfall der Überwachungskontaktstelle zu erfassen. Ein Verbindungsausfall kann sowohl dann auftreten, wenn die Überwachungskontaktstelle von dem Substratkontakt entkoppelt wird, und/oder dann, wenn der Substratkontakt von der darunter liegenden gedruckten Schaltungsplatine entkoppelt wird.
  • Bei einem anderen Ausführungsbeispiel umfasst ein System zum Überwachen einer Halbleiterstückverbindung ein Halbleiterstück, das dort mit dem Kugelrasterarray (BGA) verbunden ist, wo das BGA mit einer gedruckten Schaltungsplatine (PCB) verbunden ist. Eine Überwachungskontaktstelle auf dem Halbleiterstück ist durch das BGA mit Masse gekoppelt und ist ferner durch einen Pull-up-Widerstand auf dem Halbleiterstück mit einer Spannungsschiene gekoppelt. Ein Latch (Zwischenspeicher) speichert eine Verbindungsausfallsangabe der Überwachungskontaktstelle. Ein Verbindungsausfall kann auftreten, wenn eine Lötverbindung, die die Überwachungskontaktstelle mit einem BGA-Kontakt koppelt, ausfällt, und/oder wenn eine Lötverbindung, die den BGA-Kontakt mit einer Masseverbindung auf der PCB koppelt, ausfällt, wobei beides eine Unterbrechung der Masseverbindung bewirkt.
  • Bei einem wieder anderen Ausführungsbeispiel umfasst ein Verfahren zum Überwachen einer Halbleiterstückverbindung ein Überwachen eines Signals, das einer Überwachungskontaktstelle des Halbleiterstücks entspricht, und ansprechend auf eine Änderung des Signals ein Versehen eines Indikators eines Kontaktstellenverbindungsausfalls mit der Überwachungskontaktstelle. Dieses Verfahren ist auch dort anwendbar, wo eine Anzahl von Überwachungskontaktstellen in Reihe gekoppelt sind, indem ein Kontaktstellenverbindungsausfall, der einer beliebigen oder mehreren beliebigen der Überwachungskontaktstellen zugeordnet ist, angegeben wird.
  • Veranschaulichende Ausführungsbeispiele
  • 1a zeigt ein Beispiel eines Ausführungsbeispiels eines Halbleiterstückverbindungsüberwachungssystems 100. Das Halbleiterstück in 1a ist als „Flip-Chip”-Halbleiterstück 104 dargestellt, das an einem Substrat (BGA 112) montiert ist. Jedoch kann das Halbleiterstück auch ein drahtgebondetes Halbleiterstück 130 sein, das durch Drahtverbindungen 132 mit einem Substrat verbunden ist, wie in 1b gezeigt ist. Es ist zu beachten, dass, obwohl Ausführungsbeispiele hierin vorwiegend in Bezug auf Flip-Chipmontierte Halbleiterstücke beschrieben sind, die Beschreibungen gleichermaßen auf drahtgebondete Halbleiterstücke zutreffen.
  • Unter Bezugnahme auf 1a umfasst das System 100 eine Verbindungsindikatorschaltung 102, die auf einem Flip-Chip-Halbleiterstück 104 angeordnet ist. Der Flip-Chip 104 ist ein Halbleiterstück oder Chip, auf dem eine oder mehrere funktionstüchtige integrierte Schaltungen 106 aus Halbleitermaterial hergestellt wurden. Zusätzlich zu der bzw. den integrierten Schaltung(en) 106 umfasst der Flip-Chip 104 auch die integrierte Verbindungsindikatorschaltung 102, die funktional von der bzw. den integrierten Schaltung(en) 106 isoliert oder verschieden ist. Lötkontakthügel 108, die auf die Halbleiterstückkontaktstellen 110 aufgebracht werden (auf der Oberseite des Flip-Chips 104), werden dazu verwendet, den Flip-Chip 104 direkt an einem bzw. an ein Substrat wie z. B. ein Kugelrasterarray (BGA) 112 zu befestigen oder zu bonden. Da sich Halbleiterstückkontaktstellen 110 und Lötkontakthügel 108 auf der Oberseite des Flip-Chips 104 befinden, wird der Flip-Chip 104 gewendet und auf eine „mit der Kontaktseite nach unten gewandte” Weise an dem BGA 112 montiert. Lötkontakthügel 108 koppeln Halbleiterstückkontaktstellen 110 durch einen Ultraschall- oder Aufschmelzlötprozess beispielsweise mit BGA-Kontakten 114.
  • Das Halbleiterstückverbindungsüberwachungssystem 100 kann auch eine gedruckte Schaltungsplatine (PCB) 116 umfassen, die durch Lötkugeln 118 mit dem BGA 112 gekoppelt ist. Lötkugeln 118 werden an PCB-Kontakte 120 an dem BGA 112 und an die PCB 116 gelötet. Jeder BGA-Kontakt 114 auf einer Seite des BGA 112 ist üblicherweise anhand einer Leiterbahn 122 durch das BGA 112 mit einem entsprechenden PCB-Kontakt 114 auf der anderen Seite des BGA 112 gekoppelt.
  • Halbleiterstückkontaktstellen 110 sind üblicherweise funktionstüchtige Kontaktstellen, die Zugang zu einer integrierten Schaltung 106 des Flip-Chip-Halbleiterstücks 104 (oder des drahtgebondeten Halbleiterstücks 130; 1b) liefern. Jedoch ist eine Halbleiterstückkontaktstelle 110 in manchen Fällen eventuell keine funktionstüchtige Kontaktstelle, die einer integrierten Schaltung 106 des Flip-Chips 104 zugeordnet ist. Stattdessen kann eine Halbleiterstückkontaktstelle 110 eine Überwachungskontaktstelle 124 sein, die der Verbindungsindikatorschaltung 102 des Flip-Chips 104 zugeordnet ist. In solchen Fällen ist eine Überwachungskontaktstelle 124 mit der Verbindungsindikatorschaltung 102 gekoppelt und bildet einen Bestandteil einer Leiterbahn 126 der Verbindungsindikatorschaltung 102.
  • 2 veranschaulicht ein Ausführungsbeispiel einer Verbindungsindikatorschaltung 102. Dieses Ausführungsbeispiel steht im Einklang mit dem in 1a und 1b gezeigten Ausführungsbeispiel des Halbleiterstückverbindungsüberwachungssystems 100 und veranschaulicht den Fall, in dem eine einzelne Überwachungskontaktstelle 124 durch die Verbindungsindikatorschaltung 102 überwacht wird. Die Verbindungsindikatorschaltung 102 umfasst einen Latch 200, der einen Eingang 202 aufweist, der durch die Überwachungskontaktstelle 124 über eine Leiterbahn 126 mit Masse 204 gekoppelt ist (1a und 3). Obwohl die Masseverbindung 204 mit der Überwachungskontaktstelle 124 anderswo ihren Ursprung haben kann, hat die Masseverbindung in diesem Fall ihren Ursprung auf der PCB 116 und ist über eine Leiterbahn 126, die die PCB 116, eine Lötkugel 118, einen PCB-Kontakt 120 auf dem BGA 112, einen BGA-Kontakt 114 auf dem BGA 112 und einen Lötkontakthügel 108 auf der Überwachungskontaktstelle 124 umfasst, elektrisch mit der Überwachungskontaktstelle 124 und dem Latch 200 gekoppelt.
  • Der Eingang 202 des Latch 200 ist durch einen Pull-up-Widerstand R 208 auch mit einer Spannungsschiene (Vcc) 206 gekoppelt. Der Latch 200 stellt eine elektronische Schaltung dar, die zwei stabile Zustände aufweist, die sie befähigen, ein Bit an Informationen zu speichern. Allgemein ist der Latch 200 eine sequentielle Logikschaltung, deren Zustand des Ausgangs 210 sowohl von einem vorliegenden Eingangssignal als auch einem vorherigen Eingangssignal abhängt. Der Latch 200 ist dazu konfiguriert, seinen Zustand an dem Ausgang 210 auf der Basis des von der Überwachungskontaktstelle 124 an dem Eingang 202 empfangenen Eingangssignals zu ändern. Ein Ausgangssystem 212 ist kommunikativ mit dem Latch 200 gekoppelt, um ein Signal, das einen Kontaktstellenverbindungsausfall angibt (anzeigt), zu erzeugen und/oder ansonsten zu senden. Bei den Ausführungsbeispielen der 1 mit 7 weist das Ausgangssystem 212 eine Computervorrichtung auf, die während einer Produktion/eines Testens und/oder anderweitig dazu verwendbar ist, einen Kunden von einem bevorstehenden Ausfall der Elektronik zu benachrichtigen. Das Ausgangssystem 212 kann auch ein auf der Platine befindliches System (das z. B. auf der PCB 116 angeordnet ist und/oder auf andere Weise einen Bestandteil derselben bildet) aufweisen. Eine Computervorrichtung, die das Ausgangssystem 212 darstellt, kann auch einen Computer aufweisen, bei dem die PCB 116 installiert ist, wodurch eine visuelle oder andere Art von Angabe eines Computervorrichtungssystemausfalls geliefert wird. Das Ausgangssystem 212 kann ferner dazu konfiguriert sein, in einem Flash-Speicher der PCB 116 ein Flag zu setzen, um ein Protokollieren und Nachverfolgen von Kontaktstellenverbindungsausfallen zu erleichtern.
  • Unter Bezugnahme auf 2 und 3 ist eine Leiterbahn 126 im Betrieb bei 204 derart geerdet, dass das Eingangssignal an dem Eingang 202 des Latch 200 gering ist oder auf Erdpotential liegt. Falls die Lötverbindung an dem Lötkontakthügel 108 der Überwachungskontaktstelle 124 ausfällt (oder falls eine Drahtverbindung 132 ausfällt, 1b), was ein Entkoppeln der Überwachungskontaktstelle 124 von dem BGA-Kontakt 114 bewirkt, oder im Fall eines intermittierenden Ausfalls (z. B. wird die Verbindung intermittierend), wird verhindert, dass Strom entlang der Bahn 126 fließt (d. h. die Schaltung wird offen (im Leerlauf) sein). Brüche in der Leiterbahn 126 sind in 3 allgemein durch einen Bruch 300 und einen Bruch 302 veranschaulicht. Wenn die Leiterbahn 126 zu Masse 204 unterbrochen wird oder entkoppelt wird, wird das Eingangssignal an dem Eingang 202 des Latch 200 über den Pull-up-Widerstand R 208 zu der Spannungsschiene Vcc hochgezogen. Dies veranlasst den Latch 200, seinen Ausgangszustand an dem Ausgang 210 zu ändern. Die Änderung des Ausgangszustands des Latch 200 zeigt an, dass ein Kontaktstellenverbindungsausfall aufgetreten ist. Der Ausgang 210 aus dem Latch 200 wird an das Ausgangssystem 212 (Computervorrichtung) gesendet, um eine Benachrichtigung über einen Kontaktstellenverbindungsausfall zu liefern.
  • Ein Kontaktstellenverbindungsausfall kann auf einen Bruch zurückzuführen sein, der irgendwo entlang der Leiterbahn 126 auftritt. Bei den offenbarten Ausführungsbeispielen ermöglicht die auf das Flip-Chip-Halbleiterstück 104 (oder das drahtgebondete Halbleiterstück 130, 1b) integrierte Verbindungsindikatorschaltung 102 die Erfassung eines Kontaktstellenausfalls an einer Überwachungskontaktstelle 124 auf dem Flip-Chip 104 (oder dem drahtgebondeten Halbleiterstück 130, 1b) sowie eines jeglichen sonstigen Ausfalls entlang der Leiterbahn 126 der Schaltung 102, der ein Entkoppeln der Masseverbindung (vollständig und/oder intermittierend) von der Überwachungskontaktstelle 124 bewirkt. Somit kann ein Kontaktstellenausfall ein Hinweis auf einen Ausfall eines beliebigen oder mehrerer eines Bruchs in der Lötverbindung (d. h. Lötkontakthügel) zwischen der Überwachungskontaktstelle 124 und dem BGA-Kontakt 114, eines Bruchs in einer Drahtverbindung 132, eines Bruchs in einer Leiterbahn 122 durch das BGA 112, eines Bruchs in der Lötverbindung (d. h. Lötkugel 118) zwischen einem PCB-Kontakt 120 und der PCB 116, eines Bruchs in der Leiterbahn auf der PCB 116 und so weiter sein.
  • 4 veranschaulicht ein Ausführungsbeispiel eines Halbleiterstückverbindungsüberwachungssystems 100, bei dem eine Mehrzahl von Überwachungskontaktstellen 124 in Reihe verbunden sein und gleichzeitig durch die auf den Flip-Chip 104 integrierte Verbindungsindikatorschaltung 102 überwacht werden kann. Ferner zeigt das Ausführungsbeispiel der 4, dass eine Mehrzahl von Lötverbindungen zwischen dem Substrat (BGA 112) und der PCB 116, die in Reihe verbunden sind, ebenfalls gleichzeitig durch die Verbindungsindikatorschaltung 102 überwacht werden können. 5 zeigt eine Verbindungsindikatorschaltung 102, die mit dem Halbleiterstücküberwachungssystem der 4 in Einklang steht und die gemäß einem Ausführungsbeispiel beispielhafte Brüche 500 und 502 in einer Leiterbahn 126 aufweist. Wie bei dem vorherigen Ausführungsbeispiel ermöglicht die Verbindungsindikatorschaltung 102 auf dem Flip-Chip 104 die Erfassung eines Kontaktstellenausfalls an einer Überwachungskontaktstelle 124 auf dem Flip-Chip 104 sowie eines jeglichen sonstigen Ausfalls entlang der Leiterbahn 126 der Schaltung 102, der ein Entkoppeln der Masseverbindung (vollständig und/oder intermittierend) von der Überwachungskontaktstelle 124 bewirkt. Hier kann ein Kontaktstellenausfall ein Hinweis auf einen Ausfall eines beliebigen oder mehrerer eines Bruchs in der Lötverbindung (d. h. Lötkontakthügel 108) zwischen Überwachungskontaktstellen 124a, 124b und 124c und deren jeweiligen BGA-Kontakten 114, eines Bruchs in einer Drahtverbindung, eines Bruchs in einer Leiterbahn 126 auf dem BGA 112 zwischen einem BGA-Kontakt 114 und einem PCB-Kontakt 120, eines Bruchs in einer Lötverbindung (d. h. Lötkugel 118) entlang der Bahn 126 zwischen einem PCB-Kontakt 120 und der PCB 116, eines Bruchs in der Leiterbahn 126 auf der PCB 116 und so weiter sein.
  • 6 veranschaulicht ein Ausführungsbeispiel eines Halbleiterstückverbindungsüberwachungssystems 100, bei dem eine Mehrzahl von Überwachungskontaktstellen 124, die entlang verschiedener Leiterbahnen 126a und 126b in Reihe verbunden sind, gleichzeitig durch die auf den Flip-Chip 104 integrierte Verbindungsindikatorschaltung 102 überwacht werden. 7 liefert eine umfassendere Veranschaulichung dieses und anderer Ausführungsbeispiele, indem sie zeigt, dass eine beliebige Anzahl von Überwachungskontaktstellen 124 entlang einer beliebigen Anzahl von Leiterbahnen 126 (126a–126d) in einer beliebigen Konfiguration durch die Verbindungsindikatorschaltung 102 überwacht werden kann. Bei dem in 7 veranschaulichten Ausführungsbeispiel sind verschiedene Überwachungskontaktstellen 124 in verschiedenen Anzahlen und Konfigurationen an Ecken C1, C2, C3 und C4 des Flip-Chips 104 angeordnet. Wie zuvor erwähnt wurde, können Überwachungskontaktstellen 124 jedoch genauso gut irgendwo dort auf dem Flip-Chip 104 angeordnet sein, wo es wahrscheinlich ist, dass mechanische, thermische und/oder sonstige Beanspruchungen Brüche in Lötverbindungen zwischen dem Flip-Chip 104 und einem darunter liegenden Substrat wie z. B. dem BGA 112 bewirken. Jeweilige interne Pull-up-Widerstände Ra, Rb, Re und Rd sind entlang jeder Leiterbahn 126a–126d mit den Überwachungskontaktstellen 124 und mit dem Latch 200 gekoppelt. Wie bei vorherigen Ausführungsbeispielen ist jede Überwachungskontaktstelle 124 oder serielle Folge von Überwachungskontaktstellen 124 mit der PCB 116 geerdet 204 und mit jeweiligen internen Pullup-Widerständen Ra, Rb, Rc und Rd gekoppelt. Jedoch sei erwähnt, dass die Masse sich anderswo befinden kann als auf der PCB 116.
  • Falls im Betrieb eine Überwachungskontaktstelle 124 entlang einer bestimmten Leiterbahn 126a–126d ausfällt, wird die Schaltung für diese Bahn offen (im Leerlauf) sein, und das Signal an dem Eingang in den Latch 200 für diese Bahn wird über einen jeweiligen Pullup-Widerstand Ra, Rb, Rc und Rd hochgezogen, wodurch der Ausgangszustand des Latch 200 dahin gehend geändert wird, anzugeben, dass an der spezifischen Ecke C1, C2, C3 oder C4 (oder einer anderen überwachten Position), wo die jeweilige Leiterbahn 126 und die Überwachungskontaktstellen 124 angeordnet sind, ein Ausfall aufgetreten ist. Somit können bei verschiedenen Ausführungsbeispielen eine beliebige Anzahl von Überwachungskontaktstellen 124 In variierenden Leiterbahnkonfigurationen unabhängig überwacht werden. Das Ausgangssystem 212 empfängt das Signal von dem Latch 200, um beispielsweise einen Ausfall der Überwachungskontaktstelle(n) entlang der Leiterbahnen 126a–126d anzugeben.
  • 8 zeigt ein Flussdiagramm eines Verfahrens 800 zum Überwachen einer Halbleiterstückverbindung gemäß einem Ausführungsbeispiel. Das Verfahren 800 ist allgemein Ausführungsbeispielen der Halbleiterstückverbindungsüberwachungssysteme, die oben unter Bezugnahme auf 1–7 erörtert wurden, zugeordnet. Das Verfahren 800 beginnt bei Block 802 mit einem Überwachen eines Signals, das einer Überwachungskontaktstelle eines Flip-Chip-Halbleiterstücks 104 (oder eines drahtgebondeten Halbleiterstücks 130) entspricht. Das Überwachen umfasst ein Koppeln der Überwachungskontaktstelle mit einem Latch. Die Überwachungskontaktstelle ist ferner durch die Lötverbindung zwischen der Überwachungskontaktstelle und dem BGA-Kontakt mit Masse gekoppelt. Die Überwachungskontaktstelle ist ferner durch einen Pull-up-Widerstand mit einer Spannungsschiene Vcc gekoppelt, derart, dass sich der Spannungspegel der Überwachungskontaktstelle von Massepotential zu Vcc ändert, falls die Lötverbindung unterbrochen wird. Die Überwachungskontaktstelle kann auch mit zusätzlichen Überwachungskontaktstellen in Reihe gekoppelt sein, wobei eine Überwachungskontaktstelle an einem Ende der Reihe mit Masse gekoppelt ist, während eine andere Überwachungskontaktstelle an dem anderen Ende der Reihe durch den Pull-up-Widerstand mit dem Latch und mit Vcc gekoppelt ist.
  • Das Verfahren 800 fährt bei Block 804 damit fort, dass es ansprechend auf eine Änderung des Signals angibt, dass ein Kontaktstellenverbindungsausfall, der der Überwachungskontaktstelle zugeordnet ist, aufgetreten ist. Dort, wo die Überwachungskontaktstelle mit zusätzlichen Überwachungskontaktstellen in Reihe ist, ist die Angabe eines Kontaktstellenverbindungsausfalls ansprechend auf die Änderung des Signals zumindest einer der Überwachungskontaktstelle und der zusätzlichen Überwachungskontaktstellen zugeordnet. Die Angabe eines Kontaktstellenverbindungsausfalls beruht auf einer Spannungszunahme der Überwachungskontaktstelle, die auftritt, wenn die Verbindung mit Masse irgendwo entlang einer Leiterbahn zwischen der Überwachungskontaktstelle und Masse unterbrochen wird.
  • Das Verfahren 800 umfasst ferner ein Überwachen eines Ausgangssignals eines Latch, der mit einer der Überwachungskontaktstelle zugeordneten Leiterbahn gekoppelt ist, wie bei Block 806 gezeigt ist. Bei Block 808 des Verfahrens 800 wird das Ausgangssignal eines Latch ansprechend auf die Änderung des Signals, das entsprechend der Überwachungskontaktstelle des Halbleiterstücks überwacht wird, geändert. Bei Block 810 wird das Ausgangssignal des Latch an ein Ausgangssystem (z. B. eine Computervorrichtung) gesendet, um eine Benachrichtigung über den Kontaktstellenverbindungsausfall zu liefern.

Claims (15)

  1. Beansprucht wird: Ein System zum Überwachen einer Halbleiterstückverbindung, das Folgendes auf weist: ein mit einem Substrat verbundenes Halbleiterstück; und eine Verbindungsindikatorschaltung, die mit einer Überwachungskontaktstelle des Halbleiterstücks gekoppelt ist und dazu konfiguriert ist, einen Verbindungsausfall der Überwachungskontaktstelle zu erfassen.
  2. Das System gemäß Anspruch 1, bei dem das Halbleiterstück Folgendes aufweist: eine integrierte Schaltung; funktionstüchtige Bondkontaktstellen, die die integrierte Schaltung mit Substratkontakten koppeln; und die funktional von der integrierten Schaltung isolierte Verbindungsindikatorschaltung.
  3. Das System gemäß Anspruch 1, bei dem die Verbindungsindikatorschaltung eine Massepotentialverbindung mit der Überwachungskontaktstelle und einen Pull-up-Widerstand, der zwischen die Überwachungskontaktstelle und eine Leistungsschiene gekoppelt ist, aufweist, und bei dem die Verbindungsindikatorschaltung einen Verbindungsausfall erfasst, wenn die Massepotentialverbindung unterbrochen wird.
  4. Das System gemäß Anspruch 3, bei dem die Überwachungskontaktstelle die erste von n Überwachungskontaktstellen des Halbleiterstücks ist, die in Reihe gekoppelt ist, und der Pull-up-Widerstand zwischen die n.te Überwachungskontaktstelle und die Leistungsschiene gekoppelt ist.
  5. Das System gemäß Anspruch 1, bei dem die Verbindungsindikatorschaltung ferner einen Latch aufweist, der einen mit der Überwachungskontaktstelle gekoppelten Eingang aufweist, und bei dem ein Ausgang des Latch auf ein Empfangen einer Angabe eines Verbindungsausfalls an dem Eingang hin seinen Zustand ändert.
  6. Das System gemäß Anspruch 1, bei dem das Substrat ein Kugelrasterarray (BGA) aufweist und ein Verbindungsausfall auftritt, wenn die Überwachungskontaktstelle von einem BGA-Kontakt entkoppelt wird.
  7. Das System gemäß Anspruch 1, bei dem das Substrat ein Kugelrasterarray (BGA) aufweist, das einen mit der Überwachungskontaktstelle auf einer Oberseite des BGA gekoppelten BGA-Kontakt und einen mit einer PCB auf einer Unterseite des BGA gekoppelten Gedruckte-Schaltungsplatine-Kontakt (PCB-Kontakt) aufweist, bei dem der BGA-Kontakt durch das BGA mit dem PCB-Kontakt gekoppelt ist und bei dem ein Verbindungsausfall auftritt, wenn der PCB-Kontakt von der PCB entkoppelt wird.
  8. Das System gemäß Anspruch 1, bei dem das Halbleiterstück aus der Gruppe ausgewählt ist, die aus einem Flip-Chip-Halbleiterstück und einem drahtgebondeten Halbleiterstück besteht.
  9. Ein Verfahren zum Überwachen einer Halbleiterstückverbindung, das Folgendes aufweist: Überwachen eines Signals, das einer Überwachungskontaktstelle eines Halbleiterstücks entspricht; und Angeben eines Kontaktstellenverbindungsausfalls, der der Überwachungskontaktstelle zugeordnet ist, ansprechend auf eine Änderung des Signals, das der Überwachungskontaktstelle entspricht.
  10. Das Verfahren gemäß Anspruch 9, bei dem die Überwachungskontaktstelle mit einer Mehrzahl zusätzlicher Überwachungskontaktstellen des Halbleiterstücks seriell gekoppelt ist, wobei das Verfahren ferner ein Angeben, ansprechend auf eine Änderung des Signals, eines Kontaktstellenverbindungsausfalls aufweist, der zumindest einer der Überwachungskontaktstelle und der zusätzlichen Überwachungskontaktstellen zugeordnet ist.
  11. Das Verfahren gemäß Anspruch 9, das ferner ein Angeben eines Kontaktstellenverbindungsausfalls auf der Basis einer Spannungszunahme der Überwachungskontaktstelle aufweist.
  12. Das Verfahren gemäß Anspruch 9, das ferner Folgendes aufweist: Überwachen eines Ausgangssignals eines Latch, der mit einer Leiterbahn gekoppelt ist, die der Überwachungskontaktstelle zugeordnet ist; Ändern des Ausgangssignals des Latch ansprechend auf die Änderung des der Überwachungskontaktstelle entsprechenden Signals; und Senden des Ausgangssignals des Latch an ein Ausgangssystem, um eine Benachrichtigung über den Kontaktstellenverbindungsausfall zu liefern.
  13. Ein System zum Überwachen einer Halbleiterstückverbindung, das Folgendes aufweist: ein Halbleiterstück, das mit einem Kugelrasterarray (BGA) verbunden ist; das mit einer gedruckten Schaltungsplatine (PCB) verbundene BGA; eine Überwachungskontaktstelle auf dem Halbleiterstück, das durch das BGA mit Masse gekoppelt ist und das durch einen Pull-up-Widerstand auf dem Halbleiterstück mit einer Spannungsschiene gekoppelt ist; und einen Latch, um eine Verbindungsausfallsangabe der Überwachungskontaktstelle zu speichern.
  14. Das System gemäß Anspruch 13, das ferner Folgendes aufweist: eine erste Lötverbindung, die die Überwachungskontaktstelle mit einem ersten BGA-Kontakt koppelt; eine zweite Lötverbindung, die einen zweiten BGA-Kontakt mit einer Masseverbindung auf der PCB koppelt, wobei ein Verbindungsausfall auftritt, wenn entweder eine oder beide der ersten und der zweiten Lötverbindungen ausfällt beziehungsweise ausfallen, was eine Unterbrechung der Masseverbindung bewirkt.
  15. Das System gemäß Anspruch 13, bei dem die Überwachungskontaktstelle eine Mehrzahl von in Reihe gekoppelten Überwachungskontaktstellen aufweist und bei dem eine erste Überwachungskontaktstelle in der Reihe durch den Pull-up-Widerstand mit der Spannungsschiene gekoppelt ist und eine letzte Überwachungskontaktstelle in der Reihe durch das BGA mit Masse gekoppelt ist, und der Latch eine Verbindungsausfallsangabe jeglicher der Mehrzahl von Überwachungskontaktstellen speichert,
DE112009004562T 2009-04-30 2009-04-30 Halbleiterstückverbindungsüberwachungssystem und -verfahren Withdrawn DE112009004562T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2009/042230 WO2010126511A1 (en) 2009-04-30 2009-04-30 Die connection monitoring system and method

Publications (1)

Publication Number Publication Date
DE112009004562T5 true DE112009004562T5 (de) 2012-09-20

Family

ID=43032447

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112009004562T Withdrawn DE112009004562T5 (de) 2009-04-30 2009-04-30 Halbleiterstückverbindungsüberwachungssystem und -verfahren

Country Status (5)

Country Link
US (1) US8829918B2 (de)
CN (1) CN102414806B (de)
DE (1) DE112009004562T5 (de)
GB (1) GB2481738B (de)
WO (1) WO2010126511A1 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5152099B2 (ja) * 2009-05-18 2013-02-27 富士通株式会社 基板構造
DE112009004892T5 (de) * 2009-07-24 2012-06-21 Hewlett-Packard Development Company, L.P. Aktiver-Anschlussstift-Verbindungsüberwachungs-System und -Verfahren
KR101912843B1 (ko) 2011-08-02 2018-10-30 삼성디스플레이 주식회사 인쇄 회로 기판
US9412725B2 (en) * 2012-04-27 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
JP5894515B2 (ja) * 2012-09-28 2016-03-30 株式会社東芝 半導体装置、寿命推定装置、寿命推定方法
CN103823149A (zh) 2013-12-03 2014-05-28 华为技术有限公司 芯片检测系统及检测方法
US9867295B2 (en) * 2014-01-07 2018-01-09 Dell Products L.P. Ball grid array system
WO2016015189A1 (en) * 2014-07-28 2016-02-04 GM Global Technology Operations LLC Systems and methods for reinforced adhesive bonding
EP3086132B1 (de) * 2015-04-01 2018-05-02 Siemens Aktiengesellschaft Elektronisches bauelement mit mehreren kontaktstrukturen und verfahren zur überwachung von kontaktstrukturen eines elektronischen bauelements
JP2016223802A (ja) * 2015-05-27 2016-12-28 ファナック株式会社 製造不良や損傷・劣化を検出する機能を備えた電子部品およびプリント基板
US9910085B2 (en) * 2016-01-04 2018-03-06 International Business Machines Corporation Laminate bond strength detection
US10186476B2 (en) * 2016-11-07 2019-01-22 Qorvo Us, Inc. Semiconductor package with grounded fence to inhibit dendrites of die-attach materials
KR20190064098A (ko) * 2017-11-30 2019-06-10 에스케이하이닉스 주식회사 반도체 장치, 및 그의 리페어 동작방법
US10860408B2 (en) 2018-05-03 2020-12-08 Microchip Technology Incorporated Integrity monitor peripheral for microcontroller and processor input/output pins
CN108957807A (zh) * 2018-08-08 2018-12-07 昆山龙腾光电有限公司 一种绑定检测系统及显示面板
EP3690867A1 (de) * 2019-01-30 2020-08-05 Siemens Aktiengesellschaft Fingerprinting von halbleiterchipanordnungen
US11815984B2 (en) * 2020-02-07 2023-11-14 Intel Corporation Error handling in an interconnect
WO2022027403A1 (en) * 2020-08-06 2022-02-10 Yangtze Memory Technologies Co., Ltd. Multi-die peak power management for three-dimensional memory
KR20230013129A (ko) 2020-11-26 2023-01-26 양쯔 메모리 테크놀로지스 씨오., 엘티디. 다중-다이 동작을 위한 동적 피크 전력 관리
DE102021209892A1 (de) * 2021-09-08 2023-03-09 Robert Bosch Gesellschaft mit beschränkter Haftung Elektronisches Steuergerät und Verfahren zum Überwachen von Lötverbindungen eines elektronischen Steuergeräts
DE102022212722A1 (de) 2022-11-28 2024-05-29 Robert Bosch Gesellschaft mit beschränkter Haftung Integriertes elektronisches Bauelement mit Montageerkennung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087842A (en) * 1996-04-29 2000-07-11 Agilent Technologies Integrated or intrapackage capability for testing electrical continuity between an integrated circuit and other circuitry
US6452502B1 (en) * 1998-10-15 2002-09-17 Intel Corporation Method and apparatus for early detection of reliability degradation of electronic devices
JP4246835B2 (ja) * 1999-03-09 2009-04-02 ローム株式会社 半導体集積装置
US6564986B1 (en) 2001-03-08 2003-05-20 Xilinx, Inc. Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
US6940288B2 (en) * 2003-06-04 2005-09-06 Hewlett-Packard Development Company, L.P. Apparatus and method for monitoring and predicting failures in system interconnect
US6895353B2 (en) * 2003-06-04 2005-05-17 Hewlett-Packard Development Company, L.P. Apparatus and method for monitoring high impedance failures in chip interconnects
US7196294B2 (en) * 2005-02-28 2007-03-27 Ridgetop Group, Inc. Method and resistive bridge circuit for the detection of solder-joint failures in a digital electronic package
US7501832B2 (en) * 2005-02-28 2009-03-10 Ridgetop Group, Inc. Method and circuit for the detection of solder-joint failures in a digital electronic package
US7250784B2 (en) * 2005-06-29 2007-07-31 Marvell International Ltd. Integrated systems testing
US7394273B2 (en) 2006-01-18 2008-07-01 International Business Machines Corporation On-chip electromigration monitoring system
US7573282B2 (en) 2006-04-26 2009-08-11 Hewlett-Packard Development Company, L.P. Ball grid array connection monitoring system and method
US7648847B2 (en) * 2006-06-26 2010-01-19 Hamilton Sundstrand Corporation In-situ monitoring and method to determine accumulated printed wiring board thermal and/or vibration stress fatigue using a mirrored monitor chip and continuity circuit
US20080144243A1 (en) * 2006-12-19 2008-06-19 Ridgetop Group, Inc. Method and circuit for low-power detection of solder-joint network failures in digital electronic packages

Also Published As

Publication number Publication date
WO2010126511A1 (en) 2010-11-04
GB201115583D0 (en) 2011-10-26
US8829918B2 (en) 2014-09-09
CN102414806A (zh) 2012-04-11
GB2481738B (en) 2013-10-16
GB2481738A (en) 2012-01-04
CN102414806B (zh) 2014-06-25
US20120001642A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
DE112009004562T5 (de) Halbleiterstückverbindungsüberwachungssystem und -verfahren
DE112009004892T5 (de) Aktiver-Anschlussstift-Verbindungsüberwachungs-System und -Verfahren
DE69233297T2 (de) Packung für elektronische Schaltung
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE69411535T2 (de) Bandtest von kontaktmatrix-verbundenen chips
DE4411973C2 (de) KGD-Anordnung und Verfahren zur Herstellung einer KGD-Anordnung
US6452502B1 (en) Method and apparatus for early detection of reliability degradation of electronic devices
DE102017108812A1 (de) Halbleiterbauelemente und ein Verfahren zum Detektieren eines Risses
DE102013202355B4 (de) Halbleiterchip, verfahren zur herstellung eines halbleiterchips, bauelement und verfahren zur herstellung eines bauelements
DE102016102291A1 (de) Halbleiterchip mit bruchdetektion
DE102014118228A1 (de) Chip, chipbaugruppe und die
DE69019436T2 (de) Adapter für integrierte Schaltkreiselemente und Verfahren unter Verwendung des Adapters zur Prüfung von zusammengebauten Elementen.
DE102006008454A1 (de) Kontaktstellenstruktur, Kontaktstellen-Layoutstruktur, Halbleiterbauelement und Kontaktstellen-Layoutverfahren
US6788092B2 (en) Test assembly for integrated circuit package
DE10252588A1 (de) Selektive Lötmittelhöckeraufbringung
DE102021108926A1 (de) Prädiktive chip-wartung
DE19743264C2 (de) Verfahren zur Herstellung einer Emulationsschaltkreisanordnung sowie Emulationsschaltkreisanordnung mit zwei integrierten Schaltkreisen
EP1860447B1 (de) Prüfschaltungsanordnung und Prüfverfahren zum Prüfen einer Schaltungsstrecke einer Schaltung
DE112012000256T5 (de) Schaltung zur Erkennung von strukturellen Fehlern in einem IC-Chip, Anwendungs- und Herstellungsverfahren und Entwurfsstrukturen
EP1414066B1 (de) Verfahren zur Überwachung von Leistungshalbleiterbauelementen
DE102009050744A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE112019002278T5 (de) Integritätsüberwachungsperipheriegerät für mikrocontroller- und prozessor-eingangs-/ausgangs-pins
EP3086132B1 (de) Elektronisches bauelement mit mehreren kontaktstrukturen und verfahren zur überwachung von kontaktstrukturen eines elektronischen bauelements
DE102004010299B4 (de) Infrarot-Empfänger-Chip
DE10338675A1 (de) Reserve-Eingangs-/Ausgangs-Puffer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021660000

Ipc: H01L0023580000

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee