JP2006019663A

JP2006019663A - ベアチップセット、ベアチップ検査方法、ベアチップ、およびベアチップ搭載回路基板

Info

Publication number: JP2006019663A
Application number: JP2004198443A
Authority: JP
Inventors: Tomoharu Hayakawa; 友晴早川; Hideki Kabune; 秀樹株根
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2004-07-05
Filing date: 2004-07-05
Publication date: 2006-01-19

Abstract

【課題】ベアチップに対して効率的かつ適切な信頼性評価を実行可能とするベアチップセットと、それに含まれるベアチップの検査方法と、さらにはその検査方法を実行可能とするベアチップまたはベアチップ搭載回路基板とを提供する。
【解決手段】検査用回路チップ１０は、ベアチップ１とともに回路基板１００に搭載され、ベアチップ１と予め定められた電気的接続がなされることで、外部から初期不良検査を開始するための検査実行信号の入力を受けることに基づいてベアチップに予め定められた初期不良検査用信号を出力し、ベアチップ１内の回路素子に対して初期不良検査用信号に基づく処理を実行させ、その処理結果の入力を受け、入力された処理結果に基づいて、ベアチップ１に初期不良を生じているか否かを判定する。
【選択図】図３

Description

本発明は、ベアチップに対して初期不良検査を行う技術に関する。

一般にＩＣチップ以下に示す製造過程を経て製造される。まず、拡散工程においてウェハ上に多数の素子を形成し、形成された素子手に対して特性検査・機能検査を行う。次いで各素子ごとに分割（ダイシング）し、チップ上の各素子の電極とパッケージのリード電極とをボンディングして、そのチップを金属やプラスチックなどでパッケージングする。パッケージング後には、固有欠陥及び潜在的な不良要因を持つ初期不良品を除去するためにバーンインを実施する。

この製造過程におけるバーンインの工程では、高温、高印加電圧のもとでＩＣチップを数時間加速動作させることによって負荷をかけて、様々なモードの初期不良品を検出・除去している。

ところが近年のＩＣチップの小型化・薄型化に伴い、パッケージング等で封止されないベア状態のチップ（以下、ベアチップとも言う）をそのまま利用することが増えつつある。この場合、ベアチップは、ウェハのダイシング前に各種電気特性検査・機能検査がなされていることで、その動作は保証されている。しかしながら、通常のＩＣチップでは、ダイシングを行ってパッケージングされた後にバーンインが実施されることで、再度信頼性評価がなされるのに対し、ベアチップではこのバーンインが省略される場合がある。これは、バーンイン工程において、ベアチップの端子部に検査プローブに接触させることが技術的に困難であるとともに、接触できた場合であっても接触によって極小の端子部に傷が付き、かえって不良化を招く可能性があるためである。

従って、このようなベアチップを回路基板に実装するメーカにおいては、ベアチップに対して独自の手法でバーンインまたはそれに代わる信頼性評価試験を実施して、実装後の基板の信頼性を確保することが課題とされてきた（特許文献１参照）。

特開平５−３４０９９６号公報

ところが、ベアチップに対してバーンインやその他信頼性評価試験を行う場合に、基板実装メーカがチップの回路構成を知らなければ、これらの評価を効率的かつ適切に行うことができない。通常、これらのチップ情報をチップ製造メーカが開示することは少なく、従って、基板実装メーカは、実際にベアチップを回路基板に搭載した後に、回路基板と合わせた形で動作確認・信頼性評価を行うことでしか評価をすることができなかった。

本発明は、上記課題に鑑みてなされたものであり、ベアチップに対して効率的かつ適切な信頼性評価を実行可能とするベアチップセットと、それに含まれるベアチップの検査方法と、さらにはその検査方法を実行可能とするベアチップまたは該ベアチップ搭載回路基板とを提供することを目的とする。

課題を解決するための手段および発明の効果

本発明のベアチップセットは、チップ製造メーカが製造し、回路構成などの内部の詳細を知ることのできないベアチップと、前記ベアチップに対して前記チップ製造メーカが推奨する所定の初期不良検査を実行可能とする検査情報を、閲覧可能な状態で備えた情報伝達媒体と、前記情報伝達媒体の前記検査情報に基づいて前記ベアチップに対して前記初期不良検査を実行可能に構成された検査手段とをセットにして売ることができることを特徴とする。

従来、ベアチップはバーンイン検査がなされないため、動作保証、品質保証という意味で不十分であった。また、チップ購入者は、チップの回路構成の詳細を知ることができなかいため、動作保証、品質保証のための検査を効果的にできなかった。本発明により、チップ購入者にも効果的かつ適切な検査を行うことが可能となる。また、従来、新たなベアチップを採用して、例えば回路基板に実装して使用することを検討する場合、さらにその回路基板を搭載する対象が、極めて高い動作保証、品質保証を要求するような場合は、過去の実績が十分にある旧タイプのチップを採用されることが多く、新たに開発されたベアチップを即採用して使用するということは行われにくかった。本発明では、ベアチップに対して効果的かつ適切な検査が実行可能となるため、新しく開発されたベアチップでも十分な動作・品質保証を与えることができ、新しいベアチップの需要の増加につながる。

本発明のベアチップセットにおいて、前記検査手段は、前記初期不良検査として、前記ベアチップの内部回路を構成するトランジスタの活性化率検査を行うことが可能であることを特徴としても良い。また、本発明のベアチップセットにおいて、前記検査手段は、前記初期不良検査として、前記ベアチップの内部回路に対してカバレージ率計測を行うことが可能であることを特徴としても良い。トランジスタの活性化率検査、およびベアチップの内部回路のカバレージ率測定を行うことは、ベアチップの初期不良検査の検査項目としては、必須とされる場合が多い。従って、これらの検査が実行可能であれば、ベアチップに対する初期不良検査の必須項目の一部を少なくとも行うことができると言える。

本発明のベアチップセットにおいて、前記検査手段は、前記回路基板に搭載可能に構成された検査用回路チップであり、前記検査用回路チップは、前記ベアチップとともに前記回路基板に搭載され、前記ベアチップと予め定められた電気的接続がなされることで、外部から前記初期不良検査を開始するための検査実行信号の入力を受けることに基づいて前記ベアチップに予め定められた初期不良検査用信号を出力し、前記前記ベアチップ内の回路素子に対して該初期不良検査用信号に基づく処理を実行させ、その処理結果の入力を受け、入力された該処理結果に基づいて、前記ベアチップに初期不良を生じているか否かを判定する前記初期不良検査を実行可能に構成されていることを特徴とするものであっても良い。ベアチップは、所定の回路基板に実装されることで利用されるものであり、検査手段を回路基板に搭載可能とすることで、ベアチップと検査手段とを回路基板に搭載した後、そのベアチップに対して、初期不良検査を行うことができる。また、回路基板には、同じベアチップが複数搭載される場合があり、この場合、１つの検査手段によって、これらのベアチップの初期検査を実行できるように回路基板を構成するができ、効率的な初期不良検査が可能となる。

本発明のベアチップセットにおいて、前記検査手段は、前記ベアチップとともに前記回路基板に搭載されるマイクロコンピュータの記憶部に記憶された検査用プログラムであり、前記マイクロコンピュータは、外部から前記初期不良検査を開始させるための検査実行信号の入力を受けることによって、前記検査用プログラムを実行し、前記ベアチップに対して前記初期不良検査を実行するものであってもよい。これにより、検査手段は、回路基板上に配置スペースをとることなく設けることができる。

本発明のベアチップセットにおいて、前記ベアチップは、記憶部と該記憶部に記憶されたプログラムを実行する制御部とを備え、前記検査手段は、前記記憶部に記憶された検査用プログラムであり、前記制御部が外部から前記初期不良検査を開始させるための検査実行信号の入力を受けることによって、前記検査用プログラムを実行し、前記制御部を含む前記ベアチップに対して前記初期不良検査を実行するものであってもよい。検査手段がベアチップ内に存在することで、ベアチップを搭載する回路基板の配置スペースを有効に利用することができ、回路基板の小型化に貢献できる。

本発明のベアチップ搭載基板は、請求項４または５に記載の前記ベアチップおよび前記検査手段が、前記回路基板に備えられてなることを特徴とする。ベアチップ搭載基板が、上記初期不良検査を実行可能とする検査手段を備えることで、ベアチップと検査手段とを回路基板に搭載した後、そのベアチップに対して初期不良検査を行うことが可能となる。

本発明のベアチップは、請求項６に記載の前記ベアチップの前記記憶部に、前記検査用プログラムが記憶されていることを特徴とする。これにより、回路基板を必要とせず、ベアチップのみで初期不良検査を行うことが可能となる。また、このベアチップを回路基板に搭載する場合も、初期不良検査用の検査部を回路基板に設ける場合に比べて、チップ及び検査部が占める面積（この場合はチップのみ）を小とすることができ、回路基板の小型化に貢献できる。

本発明のベアチップ検査方法は、請求項１ないし６のいずれか１項に記載の検査手段により、前記ベアチップを検査することを特徴とする。これにより、チップ購入者にも、上記のような効果的かつ適切な初期不良検査を行うことが可能となる。

また、本発明のベアチップ検査方法は、チップ製造メーカにより製造されたベアチップの初期不良検査をするベアチップ検査方法であって、前記ベアチップを回路基板に搭載する基板実装メーカが、前記ベアチップを前記回路基板に搭載した後に、前記チップ製造メーカにより規定された初期不良検査を可能とする検査情報に基づいて、前記ベアチップに対して前記初期不良検査を行うことを特徴とする。これにより、ベアチップ実装メーカが、ベアチップ製造メーカからの検査情報を踏まえて、例えば検査用回路を含んだ回路基板を用意することができ、これにベアチップを搭載して、ベアチップの初期不良検査を行うことができる。また、この回路基板は、検査用の基板としてではなく、実製品となる回路基板として形成されていても良く、この場合、回路基板を所定の対象に搭載した後でも、上記初期不良検査を行うことが可能となる。

また、本発明のベアチップ検査方法は、前記初期不良検査には、前記ベアチップの内部回路を構成するトランジスタの活性化率検査が含まれているものであっても良く、また、本発明のベアチップ検査方法は、前記初期不良検査には、前記ベアチップの内部回路に対してカバレージ率計測を行うことが含まれているものであっても良い。トランジスタの活性化率検査、およびベアチップの内部回路のカバレージ率測定を行うことは、ベアチップの初期不良検査の検査項目としては、必須とされる場合が多い。従って、これらの検査が実行可能であれば、ベアチップに対する初期不良検査の必須項目の一部を少なくとも行うことができると言える。

以下、本発明を図面を用いて説明する。本発明では、図１に示すようなベアチップ１に対して、予め定められた初期不良検査を実行可能な検査手段を有する。パッケージング等で封止されないベア状態のＩＣチップ（ベアチップ）１は、例えば内部回路としてロジック回路部（図示なし）が形成されるとともに、外部と制御信号の入出力を行うための複数の入出力用端子２が設けられ、外部とロジック回路部とを電気的に接続することが可能となっている。これらの端子２は、例えば図１のようにチップ裏面においてその裏面下方向に突出した極めて小さい電極用端子部として構成されることができる。また、このような端子部としては、ワイヤボンディングを行う接続端子部として構成されていてもよく、本発明はこれら端子部の構造に限定されるものではない。

このようなベアチップ１は、その製造工程において、通常のＩＣチップの製造では実行されるバーンインが省略される場合がある。これは、バーンイン時に、ベアチップの極小の端子部と検査プローブとを接触させることが技術的に困難であるとともに、接触できた場合であっても接触によって端子部に傷が付き、かえって不良化を招く可能性があるためである。従って、このようなベアチップを用いる場合には、回路基板に搭載する前または後で、ベアチップに対して、バーンインまたはそれに代わる初期不良検査がなされる場合がある。この初期不良検査としては、必ずしもバーンインを行う必要は無く、それに代わる信頼性評価、例えば内部回路に備えられたトランジスタの活性化率測定や、内部回路のカバレッジ率測定等を行っても良い。

このような初期不良検査を行うためには、ベアチップ１の複数の端子２のどの端子からどのような電圧信号を入力するか、入力後どの端子から出力される信号を解析するか、また、その解析時に動作不良判定を行うための基準等、ベアチップ１の回路構成に基づいて定められる検査情報が必要となる。本発明では、こうした情報を情報伝達媒体が閲覧可能に備えており（例えば、情報をデータ情報として記憶したフロッピーディスク等が挙げられ、これらはパソコンで閲覧できる）、ベアチップ購入者は、その情報に基づいて、ベアチップ１を検査することができる。

なお、本発明はその検査内容・評価内容によって限定されるものではない。以下、これを行うための様々な検査手段実施の例とそれに基づく検査方法について説明を行う。

（第一実施例）
図２は、本発明の検査手段の第一実施例である。図２では、検査手段が、検査用チップ１０として構成され、ベアチップ１とともに回路基板１００に搭載されている。また、回路基板１００には、これらのベアチップや検査用チップを制御するマイクロコンピュータ（以下、マイコンとも言う）２０が搭載され、互いが電気的に接続されている。

検査用チップ１０は、初期不良検査を実行開始信号の入力を受ける入力端子１２と、その入力信号に対して演算処理を行う内部回路（図示なし）と、その演算結果信号を検査対処となるベアチップ１に出力する端子１２とを備えるものであり、回路基板１００の配線部を介して、端子１２は、マイコン２０の端子２２を介してマイコン２０と電気的に接続されており、端子１２は、ベアチップ１の端子２と電気的に接続される。この接続は、ベアチップ１の製造メーカが開示する検査情報に基づいてなされる必要があり、情報伝達媒体に示された電気接続をなすように回路基板に回路を構築し、マイコン２０と電気的に接続される。

図３は上記実施例のブロック図である。マイコン２０は、その外部から初期不良検査処理要求がなされる（検査実行信号の入力）と、記憶部に記憶された所定のプログラムに基づいて、検査用チップ１０に初期不良検査用信号を出力する。検査用チップ１０は、その信号を図示されない内部回路にて演算して、ベアチップ検査を実行するための初期不良検査用信号に加工し、その加工された信号をベアチップ１に入力する。このとき、この信号の入力を受けるベアチップ１は１つであっても、複数であっても良い。ベアチップ１はこの信号を自身に備える内部回路にて演算処理し、その演算結果信号を検査用チップ１０に出力する。検査用チップ１０は、その演算結果信号が正しいものであるか否かを判定する判定手段（判定回路）にて、ベアチップ１からの演算結果信号を処理する。これによって、ベアチップ１が初期不良状態にあるか否かが判定される。そして、その判定結果を表す判定結果信号は、マイコン２０に出力され、これによってマイコン２０は、ベアチップ１が初期不良状態にあるか否かを認識することができる。このとき、マイコン２０が、例えば、このベアチップ１の判定結果を報知する報知手段と電気的に接続されていれば、該報知手段にベアチップの検査結果を報知させることも可能である。

なお、マイコン２０への外部から初期不良検査処理要求は、その検査内容を指定するものであってもよく、例えば複数の初期不良検査の中から１つの検査のみの実行を要求するものや、複数の初期不良検査を同時に行うことを要求するものであってもよい。また、判定回路は、マイコン２０に備えられていてもよく、この場合、ベアチップ１からの演算結果信号はマイコン２０に出力され、判定回路がその入力を受けるように構成される。

（第二実施例）
上記第一実施例では、検査手段が検査用チップ１０として構成されていた。以下に述べる第二実施例は、図２に示す検査用チップ１０が無い状態であり、図４に示すように検査手段はマイコン２０の記憶部に記憶された検査用プログラム１０ａとして備えられている。

図４では、マイコン２０に、外部から初期不良検査処理要求がなされると、マイコン２０の記憶部に記憶された検査用プログラム１０ａに基づいて、マイコン２０の図示されない内部回路にて、ベアチップ検査用の信号を生成し、その信号をベアチップ１に入力する。ベアチップ１はこの信号を自身に備える内部回路にて演算処理し、その演算結果信号をマイコン２０の判定手段（判定回路）にて処理して、ベアチップが初期不良状態にあるか否かを判定する。マイコン２０は、この判定結果信号を受けて、ベアチップ１が初期不良品であるか否かを認識することができる。なお、この後、外部の報知手段など報知動作要求を行っても良い。

（第三実施例）
上記第二実施例では、検査手段は、マイコン２０の記憶部に記憶された検査用プログラム１０ａとして構成されていた。以下に述べる第三実施例は、ベアチップのみで構成され、検査手段は図５に示すようにベアチップ１の記憶部に記憶された検査用プログラム１０ａとして備えられている。

この場合、ベアチップ１は、制御部を備えるものであり、ＣＰＵと記憶部とを備えて構成されている。そのベアチップ１に、外部から初期不良検査処理要求がなされる（検査実行信号の入力）と、記憶部に記憶された検査用プログラム１０ａに基づいて、ベアチップ１の図示されない内部回路にて、初期不良検査用信号を生成され、その信号を上記内部回路が演算処理する。その演算結果信号は、マイコン２０の判定手段（判定回路）にて処理され、ベアチップ１が初期不良状態にあるか否かを判定する。この判定結果信号を受けて、ベアチップ１は自身が初期不良品であるかを認識することができる。なお、この後、外部の報知手段など報知動作要求を行っても良い。

なお、本発明では、検査手段はチップ製造メーカが販売するベアチップとセットで販売される検査手段を必ずしも必要とするものではなく、本発明は、チップ製造メーカにより製造されたベアチップの初期不良検査をするベアチップ検査方法であって、ベアチップを回路基板に搭載する基板実装メーカが、ベアチップを回路基板に搭載した後に、チップ製造メーカにより規定された所定の初期不良検査を可能とする検査情報に基づいて、ベアチップに対して初期不良検査を行うことを特徴とするものであっても良い。ベアチップの初期不良検査は、チップ製造メーカのみが知りうるベアチップの内部構造に基づく検査方法によってなされる必要があるが、基板実装メーカとしては、少なくともその初期不良検査用の検査情報を知ることさえできれば、これらの検査情報に基づいて上記検査手段となる回路基板の検査用回路部やマイコン等の制御部を形成することができる。従って、ベアチップのベアチップの内部構造を知り得ない基板実装メーカでも、ベアチップに対して効果的かつ適切な初期不良検査を行う検査手段を形成することができる。例えば、基板実装メーカが、ベアチップとセットで得られた該ベアチップの検査情報に基づいて、検査手段となる検査用プログラムを作成し、制御部をなすマイコンの記憶部にこれを記憶させることができる。この場合、基板実装メーカは、このマイコンと検査対象となるベアチップとを所定の回路基板に電気的に接続されるように配置した後に、上記検査用プログラムに基づく初期不良検査を行うことができる。なお、この状態は、図２の検査チップ１０がない状態と同様であり、そのブロック図は図４と同様である。この場合、初期不良検査を行う時には、まずマイコン２０の記憶部に記憶された検査用プログラムに基づいて、マイコン２０からベアチップ１に検査信号を出力し、ベアチップ１はその内部回路によって該検査信号を演算処理する。そのベアチップ１の処理結果信号は、マイコン２０の判定回路に入力され、マイコン２０は判定回路にて処理された判定結果信号に基づいてベアチップ１が初期不良品であるか否かを判定する。

以上、本発明の実施例を説明したが、これらはあくまで例示にすぎず、本発明はこれらに限定されるものではなく、特許請求の範囲の趣旨を逸脱しない限りにおいて、当業者の知識に基づく種々の変更が可能である。

ベアチップの概略図本発明の第一実施例の構成を概略的に示す図本発明の第一実施例のブロック図本発明の第二実施例のブロック図本発明の第三実施例のブロック図

符号の説明

１ベアチップ
１０検査手段（検査用チップ）
２０マイクロコンピュータ
１００回路基板

Claims

チップ製造メーカが製造し、回路構成などの内部の詳細を知ることのできないベアチップと、前記ベアチップに対して前記チップ製造メーカが推奨する所定の初期不良検査を実行可能とする検査情報を、閲覧可能な状態で備えた情報伝達媒体と、前記情報伝達媒体の前記検査情報に基づいて前記ベアチップに対して前記初期不良検査を実行可能に構成された検査手段とをセットにして売ることができることを特徴とするベアチップセット。
前記検査手段は、前記初期不良検査として、前記ベアチップの内部回路を構成するトランジスタの活性化率検査を行うことが可能である請求項１に記載のベアチップセット。
前記検査手段は、前記初期不良検査として、前記ベアチップの内部回路に対してカバレージ率計測を行うことが可能である請求項１または２に記載のベアチップセット。
前記検査手段は、前記回路基板に搭載可能に構成された検査用回路チップであり、
前記検査用回路チップは、前記ベアチップとともに前記回路基板に搭載され、前記ベアチップと予め定められた電気的接続がなされることで、外部から前記初期不良検査を開始するための検査実行信号の入力を受けることに基づいて前記ベアチップに予め定められた初期不良検査用信号を出力し、前記前記ベアチップ内の回路素子に対して該初期不良検査用信号に基づく処理を実行させ、その処理結果の入力を受け、入力された該処理結果に基づいて、前記ベアチップに初期不良を生じているか否かを判定する前記初期不良検査を実行可能に構成されている請求項１ないし３のいずれか１項に記載のベアチップセット。
前記検査手段は、前記ベアチップとともに前記回路基板に搭載されるマイクロコンピュータの記憶部に記憶された検査用プログラムであり、前記マイクロコンピュータは、外部から前記初期不良検査を開始させるための検査実行信号の入力を受けることによって、前記検査用プログラムを実行し、前記ベアチップに対して前記初期不良検査を実行する請求項１ないし３のいずれか１項に記載のベアチップセット。
前記ベアチップは、記憶部と該記憶部に記憶されたプログラムを実行する制御部とを備え、
前記検査手段は、前記記憶部に記憶された検査用プログラムであり、前記制御部が外部から前記初期不良検査を開始させるための検査実行信号の入力を受けることによって、前記検査用プログラムを実行し、前記制御部を含む前記ベアチップに対して前記初期不良検査を実行する請求項１ないし３のいずれか１項に記載のベアチップセット。
請求項４または５に記載の前記ベアチップおよび前記検査手段が、前記回路基板に備えられてなるベアチップ搭載回路基板。
請求項６に記載の前記ベアチップの前記記憶部に、前記検査用プログラムが記憶されていることを特徴とするベアチップ。
請求項１ないし６のいずれか１項に記載の検査手段により、前記ベアチップを検査するベアチップ検査方法。
チップ製造メーカにより製造されたベアチップの初期不良検査をするベアチップ検査方法であって、前記ベアチップを回路基板に搭載する基板実装メーカが、前記ベアチップを前記回路基板に搭載した後に、前記チップ製造メーカにより規定された前記初期不良検査を可能とする検査情報に基づいて、前記ベアチップに対して前記初期不良検査を行うことを特徴とするベアチップ検査方法。
前記初期不良検査には、前記ベアチップの内部回路を構成するトランジスタの活性化率検査が含まれている請求項１０に記載のベアチップ検査方法。
前記初期不良検査には、前記ベアチップの内部回路に対してカバレージ率計測を行うことが含まれている請求項１０または１１に記載のベアチップ検査方法。