JP2009289334A

JP2009289334A - 半導体装置およびテスト方法

Info

Publication number: JP2009289334A
Application number: JP2008140608A
Authority: JP
Inventors: Hiroshi Shiba; 弘史芝
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2008-05-29
Filing date: 2008-05-29
Publication date: 2009-12-10
Also published as: US20090295420A1

Abstract

【課題】各チップに無線受信回路を設けることなく、複数の不揮発性メモリチップの同時非接触テストが可能な半導体装置およびテスト方法を提供する。
【解決手段】ウェーハ１は、外部から無線により送信される電力および試験開始信号を受信する無線受信回路チップ２と、自己診断試験回路を搭載する不揮発性メモリチップ３と、を混載する。ウェーハ状態でのテスト時に、無線受信回路チップ２からチップ間配線を介して電力および試験開始信号の供給を受けて、ウェーハ１上の総ての不揮発性メモリチップ３が、自己診断試験回路によるテストを同時に実行し、それぞれの不揮発性メモリチップ３が、自身のメモリ領域にそのテストの結果を書き込む。
【選択図】図１

Description

本発明は、半導体装置およびテスト方法に関する。

フラッシュメモリなどの不揮発性メモリ装置に対しては、通常、ウェーハ状態での良品チップ選別テスト、パッケージに組み立て後のバーンインストレステストを経て、最終の出荷テストが実施されている。このとき、ウェーハ状態でのテストでは、チップ上のパッドにプローブピンを接触させることによりテストが行われる。また、パッケージ組み立て後のテストでは、パッケージをソケットに挿入し、パッケージピンをソケット端子に接触させることによりテストが行われる。そのため、いずれのテストにおいても、接触不良によるテストの信頼性低下が懸念される。

そこで、従来、内部回路の自己診断試験を行う試験部と、この試験部と外部とのテスト情報の入出力を無線で行う無線インターフェイスモジュールとを設け、無線通信による非接触テストを可能とする半導体集積回路およびチップ単位での非接触テストを行うテストシステムが提案されている（例えば、特許文献１参照。）。

しかし、上述の半導体集積回路では、各チップに無線インターフェイスモジュールを設けるため、チップサイズが増大し、チップコストが増加する、という問題があった。特に、フラッシュメモリなど、コスト競争力が重要な製品では、この問題が大きな問題となる。

また、上述の提案のテストシステムでは、１度に１個のチップしかテストできないため、量産テスト時のテスト効率が低下する、という問題があった。
特開２００７−７８４０７号公報

本発明は、各チップに無線受信回路を設けることなく、複数の不揮発性メモリチップの同時非接触テストが可能な半導体装置およびテスト方法を提供する。

本発明の一態様によれば、外部から無線により送信される電力および試験開始信号を受信する無線受信回路チップと、自己診断試験回路を搭載する不揮発性メモリチップと、を同一ウェーハ上に混載し、ウェーハ状態でのテスト時に、前記不揮発性メモリチップが、前記無線受信回路チップからチップ間配線を介して前記電力および前記試験開始信号の供給を受け、ウェーハ上の総ての不揮発性メモリチップが、前記自己診断試験回路によるテストを同時に実行し、それぞれの不揮発性メモリチップが、自身のメモリ領域に前記テストの結果を書き込むことを特徴とする半導体装置が提供される。

また、本発明の別の一態様によれば、外部から無線により送信される電力および試験開始信号を受信する無線受信回路チップと、それぞれが自己診断試験回路を搭載する複数の不揮発性メモリチップと、を同一パッケージに混載し、パッケージ状態でのテスト時に、前記複数の不揮発性メモリチップのそれぞれが、前記無線受信回路チップから前記電力および前記試験開始信号の供給を受けて、前記自己診断試験回路によるテストを実行し、自身のメモリ領域に前記テストの結果を書き込むことを特徴とする半導体装置が提供される。

さらに、本発明の別の一態様によれば、無線受信回路チップと、自己診断試験回路を搭載する不揮発性メモリチップとを混載する半導体装置のテスト方法であって、前記半導体装置へ無線による電力および試験開始信号の送信を行うステップと、前記無線受信回路チップが、前記電力および試験開始信号を受信するステップと、前記無線受信回路チップが、前記不揮発性メモリチップへ前記電力および前記試験開始信号を供給するステップと、前記不揮発性メモリチップが、前記自己診断試験回路によるテストを実行するステップと、前記不揮発性メモリチップが、自身のメモリ領域に前記テストの結果を書き込むステップと、前記メモリ領域から前記テストの結果を読み出して、前記不揮発性メモリチップの良品／不良品の判定を行うステップとを有することを特徴とするテスト方法が提供される。

本発明によれば、各チップに無線受信回路を設けることなく、複数の不揮発性メモリチップの同時非接触テストを行うことができる。

以下、本発明の実施例を図面を参照して説明する。

図１は、本発明の実施例１に係る半導体装置のウェーハ上のチップ配列の例を示す模式図である。

本実施例のウェーハ１は、外部から無線により送信される電力および試験開始信号を受信する無線受信回路チップ２と、自己診断試験回路を搭載する不揮発性メモリチップ３と、を１枚のウェーハ上に混載している。

無線受信回路チップ２は、外部から送信された電磁波から電磁誘導により電力を発生するとともに、不揮発性メモリチップ３に搭載された自己診断試験回路に対する試験開始信号を受信する。

無線受信回路チップ２は、発生させた電力および受信した試験開始信号を、スクライブライン１１を横切る配線を介して、隣接して配置された不揮発性メモリチップ３へ供給する。本実施例では、１個の無線受信回路チップ２が、その上下に配置された２個の不揮発性メモリチップ３へ電力および試験開始信号を供給する例を示す。

不揮発性メモリチップ３は、そのメモリ領域に一旦書き込まれたデータを、電源切断後も保持する。

図２は、不揮発性メモリチップ３の内部構成を模式的に示す図である。

不揮発性メモリチップ３は、メモリ領域３１と、チップ内部の動作の自己診断試験を行うＢＩＳＴ（Built In Self Test）回路３２と、を備える。

ＢＩＳＴ回路３２は、外部から試験開始信号が入力されると、チップ内部の動作に関するテストを行い、その動作が正常か否かの判定を行い、その判定結果をテスト結果としてメモリ領域３１内に設けられたテスト結果格納領域３１１に格納する。

このように、不揮発性メモリ領域であるテスト結果格納領域３１１にテスト結果が格納されるため、テスト終了後に不揮発性メモリチップ３の電源が切断されても、テスト結果は、不揮発性メモリチップ３に保持される。

次に、本実施例の半導体装置のテストについて説明する。

図３は、本実施例の半導体装置をウェーハ状態で試験するときの様子を示す図である。図３では、複数のウェーハ１を同時にテストするときの例を示す。

複数のウェーハ１は、試験装置１００の中に、並べて置かれる。試験装置１００は、無線送信部１１０を有しており、無線送信部１１０から複数のウェーハ１に対して電磁波を発射して、無線による電力および試験開始信号の送信を行う。

この無線による電力および試験開始信号の送信を受けて、複数のウェーハ１のそれぞれに搭載された総ての無線受信回路チップ２は、その上下に配置された不揮発性メモリチップ３へ電力および試験開始信号を供給する。

この電力および試験開始信号の供給を受けて、複数のウェーハ１のそれぞれに搭載された総ての不揮発性メモリチップ３は、内蔵するＢＩＳＴ回路３２を用いた自己診断試験を同時に実行し、そのテスト結果をメモリ領域３１内のテスト結果格納領域３１１に格納する。

このようにして、複数のウェーハ１のそれぞれに搭載された総ての不揮発性メモリチップ３の非接触テストが同時に行われる。

ここで、試験装置１００を温度調節機能付き装置とすれば、高温でのバーンインストレステストを実行することもできる。

このような本実施例によれば、ウェーハ状態の複数の不揮発性メモリチップの機能テストやバーンインストレステストなどを、各チップに無線受信回路を設けることなく、非接触で同時に実行することができる。これにより、量産時のテスト効率を格段に向上させることができる。

図４は、本発明の実施例２に係る半導体装置のパッケージへの格納例を示す模式的断面図である。

本実施例のパッケージ５は、外部から無線により送信される電力および試験開始信号を受信する無線受信回路チップ２Ａと、それぞれが自己診断試験回路を搭載する３個の不揮発性メモリチップ３Ａ、３Ｂ、３Ｃと、を混載している。

なお、１つのパッケージに同梱される不揮発性メモリチップの数は３個に限るものではなく、２個以上の任意の個数が搭載されるものとする。

無線受信回路チップ２Ａは、外部から送信された電磁波から電磁誘導により電力を発生するとともに、不揮発性メモリチップ３Ａ〜３Ｃに搭載された自己診断試験回路に対する試験開始信号を受信する。

無線受信回路チップ２Ａは、発生させた電力および受信した試験開始信号を、ボンディングワイヤ５１を介して、積層して配置された不揮発性メモリチップ３Ａ〜３Ｃへ供給する。

不揮発性メモリチップ３Ａ、３Ｂ、３Ｃの内部構成は、図２に示した不揮発性メモリチップ３の内部構成と同じである。

不揮発性メモリチップ３Ａ、３Ｂ、３Ｃにおいても、外部から試験開始信号が入力されると、ＢＩＳＴ回路３２が、チップ内部の動作に関するテストを行い、そのテスト結果をメモリ領域３１内に設けられたテスト結果格納領域３１１に格納する。

次に、本実施例の半導体装置のテストについて説明する。

図５は、パッケージ状態の本実施例の半導体装置を試験するときの様子を示す図である。図５では、複数のパッケージ５を同時にテストするときの例を示す。

複数のパッケージ５は、図３に示したものと同じ試験装置１００の中に、並べて置かれる。試験装置１００は、無線送信部１１０から複数のパッケージ５に対して電磁波を発射して、無線による電力および試験開始信号の送信を行う。

この無線による電力および試験開始信号の送信を受けて、複数のパッケージ５のそれぞれに搭載された総ての無線受信回路チップ２Ａは、同梱された不揮発性メモリチップ３Ａ〜３Ｃへ電力および試験開始信号を供給する。

この電力および試験開始信号の供給を受けて、複数のパッケージ５のそれぞれに搭載された不揮発性メモリチップ３Ａ〜３Ｃは、内蔵するＢＩＳＴ回路３２を用いた自己診断試験を同時に実行し、そのテスト結果をメモリ領域３１内のテスト結果格納領域３１１に格納する。

このようにして、複数のパッケージ５のそれぞれに搭載された不揮発性メモリチップ３Ａ〜３Ｃの非接触テストが同時に行われる。

このような本実施例によれば、パッケージ状態の複数の不揮発性メモリチップの機能テストやバーンインストレステストなどを、各チップに無線受信回路を設けることなく、非接触で同時に実行することができる。これにより、量産時のテスト効率を格段に向上させることができる。

本実施例では、実施例１あるいは実施例２の半導体装置に格納された不揮発性メモリチップのテストを行い、その不揮発性メモリが良品であるか不良品であるかの判定を行う、テスト方法の例を示す。

図６は、本実施例のテスト方法の処理の流れの例を示すフロー図である。

テストを開始すると、例えば、図３および図５に示した試験装置１００を用いて、実施例１のウェーハ１あるいは実施例２のパッケージ５に対して、無線による電力および試験開始信号を送信する（ステップＳ０１）。

これを受けて、ウェーハ１に搭載された無線受信回路チップ２あるいはパッケージ５に搭載された無線受信回路チップ２Ａは、電力および試験開始信号を受信する（ステップＳ０２）。

無線受信回路チップ２は不揮発性メモリチップ３に対し、あるいは無線受信回路チップ２Ａは不揮発性メモリチップ３Ａ〜３Ｃに対して、電力および試験開始信号を供給する（ステップＳ０３）。

この電力および試験開始信号の供給を受けて、不揮発性メモリチップ３あるいは不揮発性メモリチップ３Ａ〜３Ｃは、ＢＩＳＴ回路３２を用いた自己診断試験を実行する（ステップＳ０４）。

自己診断試験が終了すると、不揮発性メモリチップ３あるいは不揮発性メモリチップ３Ａ〜３Ｃは、そのテスト結果をそれぞれのメモリ領域３１内のテスト結果格納領域３１１に格納する（ステップＳ０５）。

ここで、試験装置１００から、ウェーハ１あるいはパッケージ５を取り出す。これにより、不揮発性メモリチップ３あるいは不揮発性メモリチップ３Ａ〜３Ｃの電源は切断されるが、それぞれのメモリ領域３１内のテスト結果格納領域３１１に格納されたテスト結果は、そのまま保持されている。

その後、ＬＳＩテスターなどの通常の試験装置を用いて、テスト結果格納領域３１１に格納されたテスト結果を読み出して、不揮発性メモリチップ３あるいは不揮発性メモリチップ３Ａ〜３Ｃの良品／不良品の判定を行う（ステップＳ０６）。

以上により、本フローによるテストは終了する。

このように、本実施例では、最後の良品／不良品の判定には、通常の試験装置を用いるが、使用内容が不揮発性メモリチップの自己診断試験のテスト結果の読み出しだけであるので、その使用時間は、非常に短くて済む。

このような本実施例によれば、ウェーハ状態の複数の不揮発性メモリチップ、あるいは、パッケージに格納された複数の不揮発性メモリチップの良品／不良品の判定を、短時間で行うことができる。これにより、量産時のテスト効率の向上を図ることができる。

なお、本実施例のテスト方法は、実施例１や実施例２で示したような無線受信回路が不揮発性メモリチップとは別のチップに搭載されている半導体装置のほかに、不揮発性メモリチップの中に無線受信回路が搭載されている半導体装置に対しても、適用することができる。

本発明の実施例１に係る半導体装置のウェーハ上のチップ配列の例を示す模式図。本発明の実施例１の不揮発性メモリの構成の例を示す模式図。本発明の実施例１に係る半導体装置をウェーハ状態で試験するときの様子を示す図。本発明の実施例２に係る半導体装置のパッケージへの格納例を示す模式的断面図。本発明の実施例２に係る半導体装置をパッケージ状態で試験するときの様子を示す図。本発明の実施例３に係るテスト方法における処理の流れの例を示すフロー図。

符号の説明

１ウェーハ
２、２Ａ無線受信回路チップ
３、３Ａ、３Ｂ、３Ｃ不揮発性メモリチップ
５パッケージ
１１スクライブライン
３１メモリ領域
３２ＢＩＳＴ回路
５１ボンディングワイヤ

Claims

外部から無線により送信される電力および試験開始信号を受信する無線受信回路チップと、
自己診断試験回路を搭載する不揮発性メモリチップと、
を同一ウェーハ上に混載し、
ウェーハ状態でのテスト時に、前記不揮発性メモリチップが、前記無線受信回路チップからチップ間配線を介して前記電力および前記試験開始信号の供給を受け、
ウェーハ上の総ての不揮発性メモリチップが、前記自己診断試験回路によるテストを同時に実行し、それぞれの不揮発性メモリチップが、自身のメモリ領域に前記テストの結果を書き込む
ことを特徴とする半導体装置。
複数のウェーハに対して無線による電力および試験開始信号の送信が同時に行われ、前記複数のウェーハのそれぞれに搭載される前記不揮発性メモリチップのテストが一斉に行われる
ことを特徴とする請求項１に記載の半導体装置。
外部から無線により送信される電力および試験開始信号を受信する無線受信回路チップと、
それぞれが自己診断試験回路を搭載する複数の不揮発性メモリチップと、
を同一パッケージに混載し、
パッケージ状態でのテスト時に、前記複数の不揮発性メモリチップのそれぞれが、前記無線受信回路チップから前記電力および前記試験開始信号の供給を受けて、前記自己診断試験回路によるテストを実行し、自身のメモリ領域に前記テストの結果を書き込む
ことを特徴とする半導体装置。
複数のパッケージに対して無線による電力および試験開始信号の送信が同時に行われ、前記複数のパッケージのそれぞれに搭載される前記複数の不揮発性メモリチップのテストが一斉に行われる
ことを特徴とする請求項３に記載の半導体装置。
無線受信手段と、自己診断試験回路を搭載する不揮発性メモリチップとを備える半導体装置のテスト方法であって、
前記半導体装置へ無線による電力および試験開始信号の送信を行うステップと、
前記無線受信手段が、前記電力および試験開始信号を受信するステップと、
前記無線受信手段が、前記不揮発性メモリチップへ前記電力および前記試験開始信号を供給するステップと、
前記不揮発性メモリチップが、前記自己診断試験回路によるテストを実行するステップと、
前記不揮発性メモリチップが、自身のメモリ領域に前記テストの結果を書き込むステップと、
前記メモリ領域から前記テストの結果を読み出して、前記不揮発性メモリチップの良品／不良品の判定を行うステップと
を有することを特徴とするテスト方法。