TWI392888B - 積體電路元件檢測系統 - Google Patents

Description

積體電路元件檢測系統

本發明係關於一種積體電路元件檢測系統。

一般而言，晶圓上之積體電路元件必須先行測試其電氣特性，以判定積體電路元件是否良好。良好的積體電路將被選出以進行後續之封裝製程，而不良品將被捨棄以避免增加額外的封裝成本。

習知自動檢測設備(automatic test equipment，ATE)係利用一測試卡之探針接觸一待測元件之訊號墊，以便傳送一量測機台之測試訊號至一待測元件，並將量測到之電性參數傳送回該量測機台。惟，隨著半導體製造技術不斷地創新，積體電路元件(例如電晶體)之工作速度亦不斷地提昇，習知技藝利用探針(即機械式檢測)檢測晶片，因而其整體時間精密度(overall time accuracy，OTA)無法趕上快速發展的晶片工作速度。因此，習知之自動檢測設備顯然無法適用於未來之快速積體電路元件之電性測試。

本發明係提供一積體電路元件檢測系統，其可於一包含一第一收發模組之測試機及由該測試機進行測試之積體電路元件之間傳輸如檢測訊號及經測試之電氣參數等測試資料。

一實施範例中，所述之積體電路元件包含一核心電路、一電連接於該核心電路之自我測試電路(Built-in self-test circuit，BIST)、一用於控制該自我測試電路之操作之控制器以及一用於與第一收發模組交換測試資料之第二收發模組。

另一實施範例中，一積體電路元件之檢測系統包含一具有一第一收發模組之測試頭以及一具有一檢測單元之測試台，該檢測單元耦接於該測試頭以進行測試。該檢測系統另包含一通訊模組，該通訊模組具有一第二收發模組，其可與第一收發模組以無線通訊方式進行資料交換；一積體電路元件，其具有一待測核心電路；以及一測試模組，其具有一耦接該核心電路及通訊模組之自我測試電路，以進行核心電路之自我測試。

再一實施範例中，一積體電路元件之檢測系統包含一測試頭、一測試台和一積體電路元件。該測試頭包含一第一收發模組。該測試台包含一檢測單元，該檢測單元耦接於該測試頭以進行測試。該積體電路元件包含一通訊模組、複數個被測試之核心電路和至少一個測試模組。各測試模組皆具有一耦接至該等核心電路及該通訊模組之自我測試電路以進行該等核心電路之自我測試。該等核心電路係分別製作於一晶粒上。該通訊模組包含一第二收發模組以設定與該第一收發模組間以進行資料交換。該通訊模組、該等核心電路和該至少一個測試模組係封裝於單一封裝內。

圖1例示本發明之一實施例之積體電路元件檢測系統10，其係利用無線通訊在一測試機台20與一待測元件30之間傳送測試資料。該測試機台20包含一第一收發模組22、一電氣連接於該第一收發模組22之物理層模組24、一電氣連接於該物理層模組24之檢測單元26以及一電氣連接於該物理層模組24之診斷單元28。該待測元件30可為一系統單晶片(system on chip)，其包含一核心電路32、一電氣連接於該核心電路32之自我測試電路34、一用以控制該自我測試電路34之控制器36以及一可與該第一收發模組22交換測試資料之第二收發模組38。該第一收發模組22與第二收發模組38各包含一收發器及一天線。

該核心電路32可為記憶體電路、邏輯電路或類比電路。該自我測試電路34之設計技術可參考本案發明人之中華民國專利第088103352號申請案及第090107845號申請案。較佳地，該待測元件30另包含一電氣連接於該第二收發模組38之時脈產生器40以及一電氣連接於該第二收發模組38之電力穩壓器42，其中該測試機台20藉由該第一收發模組22發射一射頻訊號，而該第二收發模組38接收該射頻訊號以驅動該電力穩壓器42產生該待測元件30運作所需之電力。此外，該待測元件30可另包含一標示暫存器44，用以儲存該待測元件30之識別碼(ID)。

在進行電性檢測時，該測試機台20藉由該第一收發模組22發射一射頻訊號，而該待測元件30之第二收發模組38接收該射頻訊號以驅動該電力穩壓器42產生該待測元件30運作所需之電力。該測試機台20之檢測單元26再經由該第一收發模組22設定各待測元件30之識別碼，而各待測元件30係將其識別碼儲存於該標示暫存器44。之後，該檢測單元26再傳送啟始指令至該待測元件30之第二收發模組38以啟動該自我測試電路34進行該核心電路32之電性檢測。

在一實施例中，該診斷單元28收集各待測元件30完成測試後傳回之測試資料，即可據以診斷各待測元件30之優劣並分析不良元件之失效原因。該物理層模組24控制資料訊號之傳輸及接收。

圖2例示本發明另一實施例之積體電路元件測試系統80，其係應用於一包含複數個待測元件30之晶圓90的電性檢測。特而言之，積體電路元件測試系統80係應用於晶圓層次(wafer level)之電性檢測。此外，該晶圓90可另包含一圍繞該待測元件30之電力供應線92，且該待測元件30運作所需之電力係取自該電力供應線92，而非經由該電力穩壓器42接收射頻訊號產生之電力。特而言之，該電力供應線92係設置於該晶圓90之切割線上。

圖3例示本發明另一實施例之積體電路元件測試系統70，其係應用於一封裝晶粒72的最終測試(final test)。如圖2所示之晶圓90沿著該電力供應線92切割成個別之待測元件30。經圖2之積體電路元件測試系統80之篩選，具有良好電氣特性之待測元件30將包裝成該封裝晶粒72，而不良之待測元件30將被捨棄。之後，該測試機台20之檢測單元26經由該第一收發模組22傳送啟始指令至該待測元件30之第二收發模組38以啟動該自我測試電路34進行該核心電路32之電性檢測。之後，該診斷單元28收集該待測元件30完成測試後傳回之測試資料，即可據以診斷該待測元件30之優劣並分析不良元件之失效原因。

圖4例示本發明另一實施例之積體電路元件檢測系統60。該積體電路元件檢測系統60之測試機台20另包含一電氣連接於市電之輸送裝置62。該待測元件30係設置於一電路板50上，該電路板50可經由於輸送裝置62電氣連接於市電，而該待測元件30運作所需之電力係取自該電路板50，亦即間接地取自該輸送裝置62。該輸送裝置62可將該電路板50傳送至一預定測試位置64，由該測試機台20之檢測單元26經由該第一收發模組22傳送啟始指令至該待測元件30之第二收發模組38以啟動該自我測試電路34進行該核心電路32之電性檢測。之後，該診斷單元28收集各待測元件30完成測試後傳回之測試資料，即可據以診斷各待測元件30之是否符合電氣性質之規格並分析不良元件之失效原因。

圖1所示之積體電路元件檢測系統10可改變其內部模組或元件之配置而進行調整，以增加多種應用的彈性。

圖5例示本發明另一實施例之積體電路元件檢測系統100。該積體電路元件檢測系統100包含一測試機110及一待測之積體電路元件(DUT)120。測試機110包含一測試頭111、一測試台112及一承載器113。該測試台112包含一診斷單元132及一檢測單元134，其中該診斷單元132屬自由選項，其可提供診斷功能。測試頭111包含一物理層模組115及一耦接於物理層模組115之第一收發模組114。該物理層模組115耦接於該檢測單元134，而該診斷單元132耦接於該檢測單元134。承載器113係運載DUT 120，且包含一通訊模組116及一電力穩壓器117。通訊模組116包含一第二收發模組130、一通訊控制器118及一時脈產生器119。

通訊控制器118電耦接該第二收發模組130，該時脈產生器119電連接該第二收發模組130、通訊控制器118及DUT 120以提供時脈訊號。DUT 120(例如系統單晶片(SOC))包含一核心電路121及一測試模組122。一實施例中，測試模組122包含一記憶體BIST 123、一邏輯BIST 124、一類比BIST 125及一測試控制器126。另一實施例中，該測試模組122可僅包含記憶體BIST 123、邏輯BIST 124或類比BIST 125，或任二個連接至測試控制器126之BIST電路之結合。

DUT 120可位於該承載器113上，且自該承載器113獲得操作電力。另外，DUT 120可由輸送裝置傳送至預定位置。一實施例中，核心電路121可包含記憶體電路、邏輯電路及類比電路。核心電路121耦接記憶體BIST 123、邏輯BIST 124及類比BIST 125，且該些BIST電路之操作係由測試控制器126控制。另一實施例中，核心電路121可為單一之記憶體電路、邏輯電路或類比電路，或任兩上述電路之結合。該核心電路121係耦接相應之記憶體BIST 123、邏輯BIST 124或類比BIST 125。檢測訊號及經測試之電氣參數等測試資料係藉由該第一收發模組114及第二收發模組130以無線通訊方式傳輸於測試頭111及承載器113之間。換言之，第一收發模組114及第二收發模組130係相互交換測試資料。該物理層模組115及通訊控制器118分別控制資料訊號之傳送及接收。

一實施例中，第一收發模組114及第二收發模組130各包含一收發器及一天線。電力穩壓器117電連接通訊模組116及DUT 120。測試機110由該第一收發模組114傳送射頻訊號，該第二收發模組130接收射頻訊號以驅動電力穩壓器117，從而產生DUT 120所需之操作電力。

圖6例示本發明另一實施例之積體電路元件檢測系統140。相較於圖5所示之系統100，測試模組122係改變為包含於測試機110'之承載器113'中。因此，DUT 120'僅包含核心電路121而易於製造。電力穩壓器117係電連接通訊模組116、測試模組122及DUT 120'。

圖7例示本發明另一實施例之積體電路元件檢測系統150。相較於圖5，通訊模組116係改變為包含於DUT 120"中。因此，DUT 120"包含核心電路121、測試模組122及通訊模組116，且該測試機110"之承載器113"僅包含電力穩壓器117。電力穩壓器117係電連接該DUT 120"。

圖8顯示根據本發明一實施例之可檢測複數DUT之檢測系統之訊號傳輸示意圖。測試機係包含一測試台及複數個測試頭，各測試頭係相應於一通訊模組。如檢測訊號及經測試之電氣參數等測試資料係於測試頭及通訊模組間進行無線傳輸。詳言之，所述通訊係以一對一的方式進行。各通訊模組係電連接一測試模組，該測試模組係連接一核心電路。因為本實施例包含複數個測試頭，故可顯著提昇測試效率。

圖9顯示根據本發明另一實施例之可檢測複數DUT之檢測系統之訊號傳輸示意圖。測試機係包含一測試台及一測試頭，該測試頭係相應於複數個通訊模組。如檢測訊號及經測試之電氣參數等測試資料係於測試頭及複數個通訊模組間進行無線傳輸。詳言之，所述通訊係以一對多的方式進行。各通訊模組係耦接一測試模組，該測試模組係連接一核心電路。

圖10例示本發明另一實施例之積體電路元件檢測系統1000。該積體電路元件檢測系統1000包含一測試器1010和一DUT 1020。該測試器1010包含一測試頭1011、一測試台1012和一承載器1013。該測試台1012包含一診斷單元1032和一檢測單元1034，其中該診斷單元1032係一選用元件以提供診斷功能。該測試頭1011包含一物理層模組1015和一耦接至該物理層模組1015之第一收發模組1014。該物理層模組1015耦接至該檢測單元1034，而該診斷單元1032亦耦接至檢測單元1034。該承載器1013係設定以裝載該DUT 1020，並包含一電力穩壓器1017。

該運用3D封裝技術之DUT 1020包含一通訊模組1016、一測試模組1022和複數個核心電路1021，其中該通訊模組1016、該測試模組1022和該等核心電路1021皆分別製作於一晶粒上。該通訊模組1016包含一通訊控制器1018、一時脈產生器1019和一第二收發模組1030。該通訊控制器1018係電性耦接至該第二收發模組1030，而該時脈產生器1019係電性耦接至該第二收發模組1030、該通訊控制器1018及該DUT 1020以提供時脈訊號。在一實施例中，該測試模組1022包含一記憶體BIST 1023、一邏輯BIST 1024、一類比BIST 1025和一測試控制器1026。在另一實施例中，該測試模組1022可僅包含記憶體BIST 1023、邏輯BIST 1024或類比BIST 1025，或任二個連接至測試控制器1026之BIST電路之結合。

該DUT 120可位於該承載器1013上，且自該承載器1013獲得操作電力。另外，DUT 1020可由輸送裝置傳送至預定位置。在一實施例中，該等核心電路1021可包含記憶體電路、邏輯電路及類比電路。該等核心電路1021耦接至該記憶體BIST 1023、該邏輯BIST 1024及該類比BIST 1025，且該等BIST電路之操作係由該測試控制器1026所控制。另一實施例中，該等核心電路1021可為單一之記憶體電路、邏輯電路或類比電路，或任兩上述電路之結合。該等核心電路1021係耦接至相應之記憶體BIST 1023、邏輯BIST 1024或類比BIST 1025。檢測訊號及經測試之電氣參數等測試資料係藉由該第一收發模組1014及第二收發模組1030以無線通訊方式傳輸於測試頭1011及承載器1013之間。換言之，第一收發模組1014及第二收發模組1030係相互交換測試資料。該物理層模組1015及通訊控制器1018分別控制資料訊號之傳送及接收。

在一實施例中，該第一收發模組1014及該第二收發模組1030各包含一收發器及一天線。該電力穩壓器1017電連接至該通訊模組1016及DUT 1020。該測試器1010由該第一收發模組1014傳送射頻訊號，該第二收發模組1030接收射頻訊號以驅動該電力穩壓器1017，從而產生該DUT 1020所需之操作電力。

圖11例示本發明另一實施例之積體電路元件檢測系統1100。該積體電路元件檢測系統1100包含一測試器1110和一DUT 1120。相較於圖10所示之積體電路元件檢測系統1000，該運用3D封裝技術之DUT 1120包含一通訊模組1016、複數個測試模組1022和複數個核心電路1021，其中各核心電路1021係連同一測試模組1022製作於一晶粒上，而該通訊模組1016係另製作於一不同之晶粒。

圖12例示本發明另一實施例之積體電路元件檢測系統1200。該積體電路元件檢測系統1200包含一測試器1210和一DUT 1220。相較於圖10所示之積體電路元件檢測系統1000，該運用3D封裝技術之DUT 1220包含一通訊模組1016、一測試模組1022和複數個核心電路1021，其中該通訊模組1016和該測試模組1022係製作於同一晶粒，且該晶粒不同於該等核心電路1021之晶粒。

圖13例示本發明另一實施例之積體電路元件檢測系統1300。該積體電路元件檢測系統1300包含一測試器1310和一DUT 1320。相較於圖10所示之積體電路元件檢測系統1000，該第一收發模組1314和該第一收發模組1330係以不同於無線方式之連線技術進行資料交換。在一實施例中，該第一收發模組1314和該第一收發模組1330係以有線方式進行資料交換。在另一實施例中，該第一收發模組1314和該第一收發模組1330係以光學連線方式進行資料交換。

習知技藝係以機械元件(探針)傳送測試資料，因而整體時間精密度無法趕上快速發展的晶片工作速度。相對地，本發明之積體電路元件檢測系統係利用不同方式在該測試機台與該待測元件之間傳送測試資料，因而整體時間精密度與該待測元件之積體電路一致而不會受到機械元件之限制，可應用於高速積體電路之電性檢測。特而言之，本發明之積體電路元件檢測系統除了可進行該待測元件之電性檢測之外，亦可用以診斷該待測元件之失效原因。除此之外，本發明之積體電路元件檢測系統不限於應用於單一晶粒之積體電路元件，而可應用於以3D封裝技術製成之積體電路元件。

本發明之技術內容及技術特點已揭示如上，然而熟悉本項技術之人士仍可能基於本發明之教示及揭示而作種種不背離本發明精神之替換及修飾。因此，本發明之保護範圍應不限於實施例所揭示者，而應包括各種不背離本發明之替換及修飾，並為以下之申請專利範圍所涵蓋。

10．．．積體電路元件檢測系統

20．．．測試機台

22．．．第一收發模組

24．．．物理層模組

26．．．檢測單元

28．．．診斷單元

30．．．待測元件

32．．．核心電路

34．．．自我測試電路

36．．．控制器

38．．．第二收發模組

40．．．時脈產生器

42．．．電力穩壓器

44．．．標示暫存器

50．．．電路板

60．．．積體電路元件檢測系統

62．．．輸送裝置

64．．．預定測試位置

70．．．積體電路元件檢測系統

72．．．封裝晶粒

80．．．積體電路元件檢測系統

90．．．晶圓

100．．．積體電路元件檢測系統

110．．．測試機

111．．．測試頭

112．．．測試台

113．．．承載器

114．．．第一收發模組

115．．．物理層模組

116．．．通訊模組

117．．．電力穩壓器

118．．．通訊控制器

119．．．時脈產生器

120．．．DUT

121．．．核心電路

122．．．測試模組

123．．．記憶體BIST

124．．．邏輯BIST

125．．．類比BIST

126．．．測試控制器

130．．．第二收發模組

132．．．診斷單元

134．．．檢測單元

140．．．積體電路元件檢測系統

110'．．．測試機

113'．．．承載器

120'．．．DUT

150．．．積體電路元件檢測系統

110"．．．測試機

113"．．．承載器

120"．．．DUT

1000．．．積體電路元件檢測系統

1010．．．測試器

1011．．．測試頭

1012．．．測試台

1013．．．承載器

1014．．．第一收發模組

1015．．．物理層模組

1016．．．通訊模組

1017．．．電力穩壓器

1018．．．通訊控制器

1019．．．時脈產生器

1020．．．DUT

1021．．．核心電路

1022．．．測試模組

1023．．．記憶體BIST

1024．．．邏輯BIST

1025．．．類比BIST

1026．．．測試控制器

1030．．．第二收發模組

1032．．．診斷單元

1034．．．檢測單元

1100．．．積體電路元件檢測系統

1110．．．測試器

1120．．．DUT

1200．．．積體電路元件檢測系統

1220．．．測試器

1220．．．DUT

1300．．．積體電路元件檢測系統

1310．．．測試器

1320．．．DUT

圖1例示本發明之一實施例之積體電路元件檢測系統；

圖2例示本發明另一實施例之積體電路元件檢測系統；

圖3例示本發明另一實施例之積體電路元件檢測系統；

圖4例示本發明另一實施例之積體電路元件檢測系統；

圖5例示本發明另一實施例之積體電路元件檢測系統；

圖6例示本發明另一實施例之積體電路元件檢測系統；

圖7例示本發明另一實施例之積體電路元件檢測系統；

圖8及9例示本發明之實施例之積體電路元件檢測系統之訊號傳輸示意圖；

圖10例示本發明另一實施例之積體電路元件檢測系統；

圖11例示本發明另一實施例之積體電路元件檢測系統；

圖12例示本發明另一實施例之積體電路元件檢測系統；以及

圖13例示本發明另一實施例之積體電路元件檢測系統。

1000．．．積體電路元件檢測系統

1010．．．測試器

1011．．．測試頭

1012．．．測試台

1013．．．承載器

1014．．．第一收發模組

1015．．．物理層模組

1016．．．通訊模組

1017．．．電力穩壓器

1018．．．通訊控制器

1019．．．時脈產生器

1020．．．DUT

1021．．．核心電路

1022．．．測試模組

1023．．．記憶體BIST

1024．．．邏輯BIST

1025．．．類比BIST

1026．．．測試控制器

1030．．．第二收發模組

1032．．．診斷單元

1034．．．檢測單元

Claims (17)

1. 一種積體電路元件檢測系統，包含：一測試頭，包含一第一收發模組；一測試台，包含一檢測單元，該檢測單元耦接於該測試頭以進行測試；以及一積體電路元件，包含一通訊模組、複數個被測試之核心電路和至少一個測試模組；其中該通訊模組包含一第二收發模組以設定與該第一收發模組間以進行資料交換；其中各核心電路係分別製作於不同晶粒上；其中該至少一測試模組具有對應其數量且耦接至該等核心電路及該通訊模組之自我測試電路以進行該等核心電路之自我測試；其中該通訊模組、該等核心電路和該至少一個測試模組係封裝於單一封裝內。
2. 根據請求項1之積體電路元件檢測系統，其中該通訊模組和該至少一個測試模組係分別製作於兩晶粒，且該兩晶粒不同於該等核心電路之晶粒。
3. 根據請求項1之積體電路元件檢測系統，其中該等核心電路和該至少一測試模組之數量相同，且各核心電路係連同其對應之測試模組製作於不同晶粒，而該通訊模組係另製作於一不同之晶粒。
4. 根據請求項1之積體電路元件檢測系統，其中該通訊模組和該至少一個測試模組係製作於同一晶粒，且該晶粒不同 於該等核心電路之晶粒。
5. 根據請求項1之積體電路元件檢測系統，其中該通訊模組另包含一耦接於該第二收發模組之時脈產生器。
6. 根據請求項5之積體電路元件檢測系統，其中該通訊模組另包含一耦接於該第二收發模組及該時脈產生器之通訊控制器。
7. 根據請求項5之積體電路元件檢測系統，其中該時脈產生器耦接於該測試模組。
8. 根據請求項1之積體電路元件檢測系統，其另包含一提供該積體電路元件之電力穩壓器，該第二收發模組接收該第一收發模組所傳輸之訊號以驅動該電力穩壓器產生電力。
9. 根據請求項8之積體電路元件檢測系統，其中該積體電路元件係位於包含該電力穩壓器之一承載器，且自該承載器獲得其操作電力。
10. 根據請求項1之積體電路元件檢測系統，其中該測試頭另包含一耦接於該第一收發模組之物理層模組。
11. 根據請求項1之積體電路元件檢測系統，其中該測試台另包含一耦接於該檢測單元之診斷單元。
12. 根據請求項1之積體電路元件檢測系統，其中該自我測試電路係一記憶體自我測試電路。
13. 根據請求項1之積體電路元件檢測系統，其中該自我測試電路係一邏輯自我測試電路。
14. 根據請求項1之積體電路元件檢測系統，其中該自我測試電路係一邏輯類比測試電路。
15. 根據請求項1之積體電路元件檢測系統，其中該第一收發模組係以無線方式和該第二收發模組進行資料交換。
16. 根據請求項1之積體電路元件檢測系統，其中該第一收發模組係以有線方式和該第二收發模組進行資料交換。
17. 根據請求項1之積體電路元件檢測系統，其中該第一收發模組係以光學連線方式和該第二收發模組進行資料交換。