JP2012127951A - 半導体パッケージの検査方法及びそれに用いる検査装置 - Google Patents
半導体パッケージの検査方法及びそれに用いる検査装置 Download PDFInfo
- Publication number
- JP2012127951A JP2012127951A JP2011266730A JP2011266730A JP2012127951A JP 2012127951 A JP2012127951 A JP 2012127951A JP 2011266730 A JP2011266730 A JP 2011266730A JP 2011266730 A JP2011266730 A JP 2011266730A JP 2012127951 A JP2012127951 A JP 2012127951A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- pattern
- tester
- inspecting
- test head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318513—Test of Multi-Chip-Moduls
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】 被検体内の異なるデバイスを同時に検査可能な半導体パッケージの検査方法を提供する。
【解決手段】 テストプロセッサ112が第1制御信号および第2制御信号をそれぞれテスタ110内の第1パターン発生部114およびテストヘッド120内の第1パターン発生部124に伝送する(ST150)。第1パターン発生部114が第1パターンを第1半導体チップDに入力し(ST152)、第1判定部116が第1半導体チップDの不良可否を判断する(ST154)。一方、第2パターン発生部124が第2パターンを第2半導体チップFに入力し(ST162)、第2判定部126が第2半導体チップFの不良可否を判断する(ST164)。これにより、異なる第1半導体チップと第2半導体チップとを同時に検査できるようになり、異なる半導体チップを有する半導体パッケージを検査する時間を大幅に短縮することができる。
【選択図】 図2
【解決手段】 テストプロセッサ112が第1制御信号および第2制御信号をそれぞれテスタ110内の第1パターン発生部114およびテストヘッド120内の第1パターン発生部124に伝送する(ST150)。第1パターン発生部114が第1パターンを第1半導体チップDに入力し(ST152)、第1判定部116が第1半導体チップDの不良可否を判断する(ST154)。一方、第2パターン発生部124が第2パターンを第2半導体チップFに入力し(ST162)、第2判定部126が第2半導体チップFの不良可否を判断する(ST164)。これにより、異なる第1半導体チップと第2半導体チップとを同時に検査できるようになり、異なる半導体チップを有する半導体パッケージを検査する時間を大幅に短縮することができる。
【選択図】 図2
Description
本発明は、検査方法及びそれに用いる検査装置に関し、より具体的には、互いに異なる半導体チップが積層された構造を有する半導体パッケージの電気的特性を検査するための方法及びその検査方法に用いる検査装置に関する。
一般に、半導体基板に様々な半導体工程を実行して複数個の半導体チップを形成する。その次に、各半導体チップを印刷回路基板に実装するため、半導体チップに対してパッケージング工程を実行して半導体パッケージを形成する。
また、一つの半導体パッケージに様々な機能を与えるため、異なる半導体チップが積層された構造を有するマルチチップパッケージに対する研究が活発に行われている。
マルチチップパッケージの電気的特性を検査するために検査装置が使われる。従来の検査装置は、テスタ及びテストヘッドを含む。テスタにマルチチップパッケージの電気的特性を検査するための条件が設定される。マルチチップパッケージは互いに異なる半導体チップを含んでいて、複数個の検査条件がテスタに設定される。テストヘッドは、マルチチップパッケージの外部接続端子と接触する。テスタ内に設定された検査条件は、テストヘッドを通じてマルチチップパッケージに与えられる。
しかしながら、半導体チップの特性によりテスタ内に設定された検査条件は異なるので、従来の検査装置では異なる半導体チップを同時に検査することはできない。
従って、テスタに第1検査条件を設定して第1半導体チップを検査した後、第2検査条件をテスタに設定して第2半導体チップを検査する。これによって、マルチチップパッケージを検査するのに要する時間が非常に長くなる問題がある。
従って、テスタに第1検査条件を設定して第1半導体チップを検査した後、第2検査条件をテスタに設定して第2半導体チップを検査する。これによって、マルチチップパッケージを検査するのに要する時間が非常に長くなる問題がある。
本発明の目的は、被検体内の異なるデバイスを同時に検査可能な半導体パッケージの検査方法を提供することにある。
また、本発明の別の目的は、被検体内の異なるデバイスを同時に検査可能な半導体パッケージの検査方法に用いる検査装置を提供することにある。
本発明の検査方法によれば、被検体内の第1デバイスを検査するための第1検査条件をテスタに設定する。テスタと被検体とを電気的に接続するテストヘッドに第1デバイスと異なる被検体内の第2デバイスを検査するための第2検査条件を設定する。第1検査条件をテストヘッドを通じて第1デバイスに与え、第2検査条件を第2デバイスに与えて、第1デバイスと第2デバイスとを同時に検査する。
本発明によれば、第1検査条件をテスタに設定する段階は、第1デバイスに対応する第1パターンを発生させる段階を含む。
本発明によれば、第2検査条件をテストヘッドに設定する段階は、第2デバイスに対応する第2パターンを発生させる段階を含む。
本発明によれば、第1デバイスと第2デバイスとを同時に検査する段階は、第1デバイスと第2デバイスとから出力した信号を分析して第1デバイスと第2デバイスとの不良可否を判定する段階を含むことができる。第1デバイスと第2デバイスとを同時に検査する段階は、第1デバイスと第2デバイスとの不良可否に関する情報を記憶する段階をさらに含む。
本発明によれば、検査方法は第2デバイスを検査する段階の後、第2検査条件を第2デバイスと同様の被検体内の第3デバイスに与えて、第1デバイスと第3デバイスとを同時に検査する段階をさらに含むことができる。
本発明によれば、第1デバイスは第1半導体チップを含み、第2デバイスは第2半導体チップを含む。被検体は、第1半導体チップと第2半導体チップとが積層した構造を有するマルチチップパッケージを含む。
本発明によれば、検査装置は、テスタ及びテストヘッドを備える。テスタは、被検体内の第1デバイスを検査する。テストヘッドはテスタと被検体とを電気的に接続させる。テストヘッドは、第1デバイスと異なる被検体内の第2デバイスを検査する。
本発明によれば、テスタは第1デバイスに第1パターンを与える第1パターン発生部(algorithmic patten generator)及び第1パターンが与えられた第1デバイスから出力した信号を分析して、第1デバイスの不良可否を判定する第1判定部を備える。テスタは第1判定部によって判定された情報を記憶する第1記憶部をさらに備える。
本発明によれば、テストヘッドは第2デバイスに第2パターンを与える第2パターン発生部(algorithmic patten generator)、及び第2パターンが与えられた第2デバイスから出力した信号を分析して、第2デバイスの不良可否を判定する第2判定部を備える。テストヘッドは第2判定部によって判定された情報を記憶する第2記憶部をさらに備える。
本発明によれば、テスタは第1デバイスと第2デバイスとを検査する動作を制御するテストプロセッサ(test processor)を備える。
本発明によれば、テスタは第1デバイスを検査する動作を制御する第1テストプロセッサを備え、テストヘッドは第2デバイスを検査する動作を制御する第2テストプロセッサを備える。
本発明によれば、被検体内の第1デバイスはテスタを利用して検査し、被検体内の第2デバイスはテストヘッドを利用して検査できる。従って、テスタを変更しないで異なる第1デバイスと第2デバイスとを同時に検査できるようになり、被検体を検査する時間を大幅に短縮することができる。
以下、添付図面を参照して、本発明の望ましい実施形態をより詳細に説明する。
本発明は多様な変更を加えることができ、種々の形態を有することができるが、特定の実施形態を図面に例示して本明細書に詳細に説明する。しかし、これは本発明を特定の開示形態に限定しようとするものではなく、本発明の思想及び技術範囲に含まれるすべての変更、均等物ないし代替物を含むと理解するべきである。各図面を説明しながら類似の参照符号を類似の構成要素に対して使用した。
本発明は多様な変更を加えることができ、種々の形態を有することができるが、特定の実施形態を図面に例示して本明細書に詳細に説明する。しかし、これは本発明を特定の開示形態に限定しようとするものではなく、本発明の思想及び技術範囲に含まれるすべての変更、均等物ないし代替物を含むと理解するべきである。各図面を説明しながら類似の参照符号を類似の構成要素に対して使用した。
「第1」、「第2」等の用語は多様な構成要素を説明するのに使用することができるが、これらの構成要素がこのような用語によって限定されてはならない。用語は一つの構成要素を他の構成要素から区別する目的で使われる。例えば、本発明の権利範囲から逸脱せずに「第1構成要素」を「第2構成要素」と命名することができ、類似に「第2構成要素」も「第1構成要素」と命名することができる。
本明細書で使用した用語は単に特定の実施形態を説明するために使用したもので、本発明を限定するものではない。単数の表現は文脈上明白に異なるように意味しない限り、複数の表現を含む。本明細書で、「含む」または「有する」等の用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品または、これを組み合わせたのが存在するということを示すものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品または、これを組み合わせたものなどの存在または、付加の可能性を、予め排除するわけではない。
別に定義しない限り、技術的或いは科学的用語を含み、本明細書中において使用される全ての用語は本発明が属する技術分野で通常の知識を有する者であれば、一般的に理解するのと同一の意味を有する。一般的に使用される辞書において定義する用語と同じ用語は関連技術の文脈上に有する意味と一致する意味を有するものと理解するべきで、本明細書において明白に定義しない限り、理想的或いは形式的な意味として解釈してはならない。
(第1実施形態)
図1は本発明の第1実施形態に係る検査装置を示すブロック図である。
図1を参照すれば、検査装置100はテスタ110及びテストヘッド120を備える。検査装置100は被検体P内の異なる第1デバイス及び第2デバイスの電気的特性を同時に検査する。本実施形態において、被検体Pはマルチチップパッケージを含むことができる。マルチチップパッケージPは互いに異なる種類の第1半導体チップD及び第2半導体チップFを含む。第1半導体チップDは、DRAMを含むことができ、第2半導体チップFはフラッシュメモリを含むことができる。
図1は本発明の第1実施形態に係る検査装置を示すブロック図である。
図1を参照すれば、検査装置100はテスタ110及びテストヘッド120を備える。検査装置100は被検体P内の異なる第1デバイス及び第2デバイスの電気的特性を同時に検査する。本実施形態において、被検体Pはマルチチップパッケージを含むことができる。マルチチップパッケージPは互いに異なる種類の第1半導体チップD及び第2半導体チップFを含む。第1半導体チップDは、DRAMを含むことができ、第2半導体チップFはフラッシュメモリを含むことができる。
テスタ110は第1半導体チップDの電気的特性を検査する。従って、第1半導体チップDの電気的特性を検査するための第1検査条件がテスタ110に設定される。第1検査条件のみならず、他の半導体チップを検査するための検査条件をテスタ110に設定することができる。例えば、第2半導体チップFを検査するための第2検査条件もテスタ110に設定できる。
本実施形態において、テスタ110はテストプロセッサ112、第1パターン発生部114、第1判定部116、及び第1記憶部118を含む。
テストプロセッサ112は、テスタ110とテストヘッド120の検査動作全体を制御する。テストプロセッサ112から発生した制御信号がテスタ110内の第1パターン発生部114とテストヘッド120内の第2パターン発生部124に各々入力される。
テストプロセッサ112は、テスタ110とテストヘッド120の検査動作全体を制御する。テストプロセッサ112から発生した制御信号がテスタ110内の第1パターン発生部114とテストヘッド120内の第2パターン発生部124に各々入力される。
第1パターン発生部114はテストプロセッサ112からの制御信号を受信して、第1半導体チップDを検査するための第1パターンを発生させる。第1半導体チップDがDRAMを含むので、第1パターンはDRAMに対応する波形を有する。第1パターンはテストヘッド120を経由して第1半導体チップDに転送される。
第1判定部116は第1パターンが入力された第1半導体チップDから出力した信号を分析し、第1半導体チップDの不良可否を判定する。従って、第1半導体チップDから出力した信号は第1判定部116に受信される。
第1記憶部118は、第1判定部116により判定された情報を記憶する。例えば、第1半導体チップDの一部分が第1判定部116により不良であると判定されると、該当不良部分の位置情報が第1記憶部118に記憶される。
ここで、第1パターン発生部114から第1パターンのみならず他のパターンを発生することができる。従って、テスタ110のみを利用して様々な種類の半導体チップを検査できる。しかし、テスタ110のみを利用しては様々な種類の半導体チップを同時に検査することはできない。
第1半導体チップDと第2半導体チップFを同時に検査するため、テスタヘッド120が第2半導体チップFを検査する。テストヘッド120はテスタ110と電気的に接続され、テストプロセッサ112の制御命令を受信する。また、テストヘッド120はマルチチップパッケージPの外部接続端子と電気的に接触する。ここで、第1検査条件は外部接続端子のうち、第1半導体チップDと接続された外部接続端子を経由して与えられる。反面、第2検査条件は第2半導体チップFと接続された外部接続端子を経由して与えられる。従って、第1検査条件および第2検査条件をマルチチップパッケージPに同時に与えることができるので、第1半導体チップDおよび第2半導体チップFを同時に検査できる。
本実施形態において、テストヘッド120は第2パターン発生部124、第2判定部126、及び第2記憶部128を含む。
第2パターン発生部124は、テストプロセッサ112からの制御命令を受信し、第2半導体チップFを検査するための第2パターンを発生させる。第2半導体チップFがフラッシュメモリを含むので、第2パターンはフラッシュメモリに対応する波形を有することができる。
第2パターン発生部124は、テストプロセッサ112からの制御命令を受信し、第2半導体チップFを検査するための第2パターンを発生させる。第2半導体チップFがフラッシュメモリを含むので、第2パターンはフラッシュメモリに対応する波形を有することができる。
第2判定部126は第2パターンが入力された第2半導体チップFから出力した信号を分析し、第2半導体チップFの不良可否を判定する。従って、第2半導体チップFから出力した信号は第2判定部126に受信される。
第2記憶部128は第2判定部126により判定された情報を記憶する。例えば、第2半導体チップFの一部分が第2判定部126により不良に判定されると、該当不良部分の位置情報が第2記憶部128に記憶される。
付加的に、マルチチップパッケージPが第2半導体チップFと実質的に同じ種類の第3半導体チップを含む場合、テストヘッド120を利用して第3半導体チップを検査できる。テストヘッド120はテストプロセッサ112から制御信号を受信して初めて動作するので、第3半導体チップに対する検査は第1半導体チップDに対する検査が完了した後に実行される。
図2は図1の装置を利用してマルチチップパッケージを検査する方法を示すフローチャートである。
図1及び図2を参照すれば、ST150において、テストプロセッサ112が第1制御信号を第1パターン発生部114に伝送する。また、テストプロセッサ112は第2制御信号を第2パターン発生部124に伝送する。本実施形態において、第1制御信号および第2制御信号の伝送は同時に行うことができる。
図1及び図2を参照すれば、ST150において、テストプロセッサ112が第1制御信号を第1パターン発生部114に伝送する。また、テストプロセッサ112は第2制御信号を第2パターン発生部124に伝送する。本実施形態において、第1制御信号および第2制御信号の伝送は同時に行うことができる。
ST152において、第1パターン発生部114が第1制御信号により第1パターンを発生させる。第1パターンはテストヘッド120を経由して第1半導体チップDに入力される。
また、ST160において、第2パターン発生部124が第2制御信号に従って第2パターンを発生させる。第2パターンは第2半導体チップFに入力される。本実施形態において、第1パターンおよび第2パターンの入力は同時に行うことができる。
ST154において、第1パターンが入力された第1半導体チップDから信号が出力される。出力された信号を第1判定部116が受信する。第1判定部116は受信した信号を分析して、第1半導体チップDの不良可否を判定する。
また、ST162において、第2パターンが入力された第2半導体チップFから信号が出力される。出力された信号を第2判定部126が受信する。第2判定部126は受信した信号を分析して、第2半導体チップFの不良可否を判定する。本実施形態において、第1半導体チップDおよび第2半導体チップFの不良可否判定は同時に行うことができる。
ST156において、第1判定部116で判定された第1半導体チップDの不良可否に関する情報が第1記憶部118に記憶される。
また、ST164において、第2判定部126で判定された第2半導体チップFの不良可否に関する情報が第2記憶部128に記憶される。
第1半導体チップDに対する検査が完了すると、ST166において、テストプロセッサ112が第2制御信号を第2パターン発生部124に伝送する。
ST168において、第2パターン発生部124が第2制御信号により第2パターンを発生させる。第2パターンは第3半導体チップに入力される。
ST170において、第2パターンが入力された第3半導体チップから信号が出力される。出力された信号を第2判定部126が受信する。第2判定部126は受信した信号を分析して、第3半導体チップの不良可否を判定する。
ST172において、第2判定部126で判定された第3半導体チップの不良可否に関する情報が第2記憶部128に記憶される。
本実施形態によれば、マルチチップパッケージ内の第1半導体チップはテスタを利用して検査し、第2半導体チップはテストヘッドを利用して検査することができる。従って、テスタを変更しないで異なる第1半導体チップと第2半導体チップとを同時に検査できるようになり、マルチチップパッケージを検査する時間を大幅に短縮することができる。
(第2実施形態)
図3は本発明の第2実施形態に係る検査装置を示すブロック図である。
図3を参照すれば、検査装置200はテスタ210及びテストヘッド220を備える。本実施形態において、被検体Pは互いに異なる第1半導体チップDと第2半導体チップFを有するマルチチップパッケージを含むことができる。
テスタ210は第1半導体チップDの電気的特性を検査する。従って、第1半導体チップDの電気的特性を検査するための第1検査条件がテスタ210に設定される。
図3は本発明の第2実施形態に係る検査装置を示すブロック図である。
図3を参照すれば、検査装置200はテスタ210及びテストヘッド220を備える。本実施形態において、被検体Pは互いに異なる第1半導体チップDと第2半導体チップFを有するマルチチップパッケージを含むことができる。
テスタ210は第1半導体チップDの電気的特性を検査する。従って、第1半導体チップDの電気的特性を検査するための第1検査条件がテスタ210に設定される。
本実施形態において、テスタ210は第1テストプロセッサ212、第1パターン発生部214、第1判定部216、及び第1記憶部218を備える。
第1テストプロセッサ212はテスタ210の検査動作を制御する。従って、第1テストプロセッサ112から発生した第1制御信号は第1パターン発生部214に入力される。
第1テストプロセッサ212はテスタ210の検査動作を制御する。従って、第1テストプロセッサ112から発生した第1制御信号は第1パターン発生部214に入力される。
ここで、第1パターン発生部214、第1判定部216、及び第1記憶部218は図1の第1パターン発生部114、第1判定部116、及び第1記憶部118の各々と実質的に同一なので、各構成要素の説明は省略する。
テストヘッド220は第1テストプロセッサ212と電気的に接続されない。従って、第1テストプロセッサ212からの第1制御命令はテストヘッド220に転送されない。テストヘッド220は、マルチチップパッケージPの外部接続端子と電気的に接触する。
本実施形態において、テストヘッド220は第2テストプロセッサ222、第2パターン発生部224、第2判定部226、及び第2記憶部228を備える。
第2テストプロセッサ222はテストヘッド220の検査動作を制御する。従って、第2テストプロセッサ222から発生した第2制御信号は第2パターン発生部224に入力される。
第2テストプロセッサ222はテストヘッド220の検査動作を制御する。従って、第2テストプロセッサ222から発生した第2制御信号は第2パターン発生部224に入力される。
ここで、第2パターン発生部224、第2判定部226、及び第2記憶部228は図1の第2パターン発生部124、第2判定部126、及び第2記憶部128の各々と実質的に同一なので、各構成要素の説明は省略する。
本実施形態において、テストヘッド220は第2テストプロセッサ222を備える。従って、テスタ210内の第1テストプロセッサ212の動作と関係なくテストヘッド220が動作することができる。テスタ210が第1半導体チップDを検査する動作を完了する前であっても、第2テストプロセッサ222から独立的な第2制御信号を受けるテストヘッド220を利用して第2半導体チップFと実質的に同じ第3半導体チップに対する検査の実行が可能である。即ち、第1半導体チップDと第3半導体チップに対する検査を同時に実行できる。
図4は図3の装置を利用してマルチチップパッケージを検査する方法を順次に示すフローチャートである。
図3及び図4を参照すれば、ST250において、第1テストプロセッサ212が第1制御信号を第1パターン発生部214に伝送する。
図3及び図4を参照すれば、ST250において、第1テストプロセッサ212が第1制御信号を第1パターン発生部214に伝送する。
また、ST260において、第2テストプロセッサ222が第2制御信号を第2パターン発生部224に伝送する。本実施形態で、第1制御信号の伝送及び第2制御信号の伝送は同時に行うことができる。
ST252において、第1パターン発生部214が第1制御信号により第1パターンを発生させる。第1パターンはテストヘッド220を経由して第1半導体チップDに入力される。
また、ST262において、第2パターン発生部124が第2制御信号により第2パターンを発生させる。第2パターンは第2半導体チップFで入力される。本実施形態において、第1パターンおよび第2パターンの入力は同時に行うことができる。
ST254において、第1パターンが入力された第1半導体チップDから信号が出力される。出力された信号を第1判定部116が受信する。第1判定部116は受信した信号を分析して、第1半導体チップDの不良可否を判定する。
また、ST264において、第2パターンが入力された第2半導体チップFから信号が出力される。出力された信号を第2判定部126が受信する。第2判定部126は受信した信号を分析して、第2半導体チップFの不良可否を判定する。本実施形態において、第1半導体チップDおよび第2半導体チップFの不良可否の判定は同時に行うことができる。
ST256において、第1判定部116で判定された第1半導体チップDの不良可否に関する情報が第1記憶部118に記憶される。
また、ST266において、第2判定部126で判定された第2半導体チップFの不良可否に関する情報が第2記憶部128に記憶される。
第1半導体チップDに対する検査が完了する前に、ST268において、第2テストプロセッサ222が第2制御信号を第2パターン発生部224に伝送する。テストプロセッサ112が第2制御信号を第2パターン発生部124に伝送する。
ST268において、第2パターン発生部124が第2制御信号により第2パターンを発生させる。第2パターンは第3半導体チップで入力される。
ST270において、第2パターンが入力された第3半導体チップから信号が出力される。出力された信号を第2判定部126が受信する。第2判定部126は受信した信号を分析して、第3半導体チップの不良可否を判定する。
ST272において、第2判定部126で判定された第3半導体チップの不良可否に関する情報が第2記憶部128に記憶される。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
第2実施形態によれば、テストヘッドが第2テストプロセッサを含んでいるので、第3半導体チップに対する検査は、第1半導体チップに対する検査が実行されている間に行うことができる。従って、第2半導体チップと同一の第3半導体チップとを検査するための待機時間が不要になるので、マルチチップパッケージを検査する時間をより一層短縮できる。
上述した実施形態においては、被検体としてマルチチップパッケージを例として説明した。しかし、異なる種類のデバイスを含む他の被検体も本発明の検査装置を利用して検査できるということは当然である。
上述した実施形態においては、被検体内の第1デバイスはテスタを利用して検査し、被検体内の第2デバイスはテストヘッドを利用して検査できる。従って、テスタを変更しないで異なる第1デバイスと第2デバイスとを同時に検査できるようになり、被検体を検査する時間を大幅に短縮できる。
110・・・テスタ、
112・・・テストプロセッサ、
114・・・第1パターン発生部、
116・・・第1判定部、
118・・・第1記憶部、
120・・・テストヘッド、
124・・・第2パターン発生部、
126・・・第2判定部、
128・・・第2記憶部。
112・・・テストプロセッサ、
114・・・第1パターン発生部、
116・・・第1判定部、
118・・・第1記憶部、
120・・・テストヘッド、
124・・・第2パターン発生部、
126・・・第2判定部、
128・・・第2記憶部。
Claims (10)
- 被検体内の第1デバイスを検査するための第1検査条件をテスタに設定する段階と、
前記テスタと前記被検体とを電気的に接続するテストヘッドに前記第1デバイスと異なる前記被検体内の第2デバイスを検査するための第2検査条件を設定する段階と、
前記第1検査条件を前記テストヘッドを通じて前記第1デバイスに与えるとともに前記第2検査条件を前記第2デバイスに与えることにより、前記第1デバイスと前記第2デバイスとを同時に検査する段階と、
を含むことを特徴とする半導体パッケージの検査方法。 - 前記第2デバイスを検査する段階の後、前記第2検査条件を前記第2デバイスと同一の前記被検体内の第3デバイスに与えて前記第1デバイスと前記第3デバイスとを同時に検査する段階をさらに含むことを特徴とする請求項1に記載の半導体パッケージの検査方法。
- 前記第1デバイスは第1半導体チップを備え、前記第2デバイスは第2半導体チップを備え、前記被検体は前記第1半導体チップと前記第2半導体チップとが積層された構造を有するマルチチップパッケージを含むことを特徴とする請求項1に記載の半導体パッケージの検査方法。
- 被検体内の第1デバイスをテストするためのテスタと、
前記テスタと前記被検体とを電気的に接続させ、前記第1デバイスと異なる前記被検体内の第2デバイスをテストするためのテストヘッドと、
を備える半導体パッケージの検査装置。 - 前記テスタは、
前記第1デバイスに第1パターンを与える第1パターン発生部と、
前記第1パターンが与えられた前記第1デバイスから出力した信号を分析して、前記第1デバイスの不良可否を判定する第1判定部と、
を備えることを特徴とする請求項4に記載の半導体パッケージの検査装置。 - 前記テスタは、前記第1判定部によって判定された情報を記憶する第1記憶部をさらに備えることを特徴とする請求項5に記載の半導体パッケージの検査装置。
- 前記テストヘッドは、
前記第2デバイスの第2パターンを与える第2パターン発生部と、
前記第2パターンが与えられた前記第2デバイスから出力した信号を分析して、前記第2デバイスの不良可否を判定する第2判定部と、
を備えることを特徴とする請求項4に記載の半導体パッケージの検査装置。 - 前記テストヘッドは、前記第2判定部によって判定された情報を記憶する第2記憶部をさらに備えることを特徴とする請求項7に記載の半導体パッケージの検査装置。
- 前記テスタは、前記第1デバイスと前記第2デバイスとを検査する動作を制御するテストプロセッサを備えることを特徴とする請求項4に記載の半導体パッケージの検査装置。
- 前記テスタは、前記第1デバイスを検査する動作を制御する第1テストプロセッサを備え、前記テストヘッドは、前記第2デバイスを検査する動作を制御する第2テストプロセッサを備えることを特徴とする請求項4に記載の半導体パッケージの検査装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2010-0127368 | 2010-12-14 | ||
KR1020100127368A KR20120066158A (ko) | 2010-12-14 | 2010-12-14 | 테스트 방법 및 이를 수행하기 위한 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012127951A true JP2012127951A (ja) | 2012-07-05 |
Family
ID=46200206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011266730A Pending JP2012127951A (ja) | 2010-12-14 | 2011-12-06 | 半導体パッケージの検査方法及びそれに用いる検査装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20120150478A1 (ja) |
JP (1) | JP2012127951A (ja) |
KR (1) | KR20120066158A (ja) |
CN (1) | CN102565576A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020504443A (ja) * | 2016-12-21 | 2020-02-06 | ケーエルエー コーポレイション | 弱パターン定量方法及びシステム |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9881693B2 (en) | 2016-02-16 | 2018-01-30 | Micron Technology, Inc. | Selectors on interface die for memory device |
US10937518B2 (en) * | 2018-12-12 | 2021-03-02 | Micron Technology, Inc. | Multiple algorithmic pattern generator testing of a memory device |
KR20210107411A (ko) * | 2020-02-24 | 2021-09-01 | 삼성전자주식회사 | 반도체 패키지 테스트 방법, 반도체 패키지 테스트 장치 및 반도체 패키지 |
KR102467416B1 (ko) * | 2020-12-24 | 2022-11-16 | 주식회사 엑시콘 | 이종의 피검사 디바이스를 테스트하는 테스트 시스템 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10142298A (ja) * | 1996-11-15 | 1998-05-29 | Advantest Corp | 集積回路デバイス試験装置 |
US6204679B1 (en) * | 1998-11-04 | 2001-03-20 | Teradyne, Inc. | Low cost memory tester with high throughput |
US6212493B1 (en) * | 1998-12-01 | 2001-04-03 | Compaq Computer Corporation | Profile directed simulation used to target time-critical crossproducts during random vector testing |
JP2002189058A (ja) * | 2000-12-20 | 2002-07-05 | Advantest Corp | 半導体デバイス試験装置 |
US6631340B2 (en) * | 2001-10-15 | 2003-10-07 | Advantest Corp. | Application specific event based semiconductor memory test system |
US7343535B2 (en) * | 2002-02-06 | 2008-03-11 | Avago Technologies General Ip Dte Ltd | Embedded testing capability for integrated serializer/deserializers |
US20070051949A1 (en) * | 2005-09-06 | 2007-03-08 | Peter Schneider | Method and arrangment for testing a stacked die semiconductor device |
KR100732762B1 (ko) * | 2005-10-26 | 2007-06-27 | 주식회사 하이닉스반도체 | 리세스게이트를 갖는 반도체소자의 테스트패턴 및 그제조방법 |
KR20070048280A (ko) * | 2005-11-04 | 2007-05-09 | 삼성전자주식회사 | 반도체 소자의 테스트 방법 및 이를 수행하기 위한 테스트장치 |
CN2872379Y (zh) * | 2005-11-25 | 2007-02-21 | 普诚科技股份有限公司 | 可同时测试多个待测芯片的测试装置以及单颗芯片测试机 |
CN101398457B (zh) * | 2007-09-25 | 2011-06-15 | 奇景光电股份有限公司 | 晶片、其测试系统、其测试方法及其测试治具 |
US7973310B2 (en) * | 2008-07-11 | 2011-07-05 | Chipmos Technologies Inc. | Semiconductor package structure and method for manufacturing the same |
-
2010
- 2010-12-14 KR KR1020100127368A patent/KR20120066158A/ko not_active Application Discontinuation
-
2011
- 2011-12-06 JP JP2011266730A patent/JP2012127951A/ja active Pending
- 2011-12-14 US US13/325,154 patent/US20120150478A1/en not_active Abandoned
- 2011-12-14 CN CN2011104166591A patent/CN102565576A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020504443A (ja) * | 2016-12-21 | 2020-02-06 | ケーエルエー コーポレイション | 弱パターン定量方法及びシステム |
Also Published As
Publication number | Publication date |
---|---|
CN102565576A (zh) | 2012-07-11 |
KR20120066158A (ko) | 2012-06-22 |
US20120150478A1 (en) | 2012-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8976348B2 (en) | Wafer inspection system | |
JP2012127951A (ja) | 半導体パッケージの検査方法及びそれに用いる検査装置 | |
US20070288816A1 (en) | Semiconductor integrated circuit and test method therefor | |
JP2017534872A (ja) | プローブカード検査のための装置の組立 | |
JP4516110B2 (ja) | システムlsi | |
JP2009289334A (ja) | 半導体装置およびテスト方法 | |
CN103345944B (zh) | 存储器及通过测试机台对存储器进行测试的方法 | |
US8330477B1 (en) | Test engine for integrated circuit chip testing | |
KR101088588B1 (ko) | 멀티 칩 패키지 테스트 장치 및 테스트 방법 | |
JP2007240376A (ja) | 半導体集積回路の静止電源電流検査方法および装置 | |
US6380753B1 (en) | Screening method of semiconductor device and apparatus thereof | |
JP2004333499A (ja) | 半導体素子の検査方法 | |
US8103927B2 (en) | Field mounting-type test apparatus and method for testing memory component or module in actual PC environment | |
JP5067266B2 (ja) | Jtag機能付き集積回路ボード | |
JP2010156553A (ja) | 試験装置の制御方法 | |
US9720034B2 (en) | Semiconductor test device and method of operating the same | |
JP2007333685A (ja) | 故障検査装置 | |
JP2008008773A (ja) | 基板検査方法及び基板検査装置 | |
JP2004325124A (ja) | 半導体装置 | |
JP2006349548A (ja) | 組み込み自己検査回路 | |
JP2005156479A (ja) | 半導体集積回路装置およびそのテスト方法 | |
KR20070048280A (ko) | 반도체 소자의 테스트 방법 및 이를 수행하기 위한 테스트장치 | |
KR20200134353A (ko) | 반도체 패키지의 검사방법 및 검사시스템, 및 이를 이용한 반도체 패키지의 제조방법 | |
JP2006019663A (ja) | ベアチップセット、ベアチップ検査方法、ベアチップ、およびベアチップ搭載回路基板 | |
CN111965215A (zh) | 封装芯片缺陷检测装置及其方法 |