KR20070048280A - 반도체 소자의 테스트 방법 및 이를 수행하기 위한 테스트장치 - Google Patents

반도체 소자의 테스트 방법 및 이를 수행하기 위한 테스트장치 Download PDF

Info

Publication number
KR20070048280A
KR20070048280A KR1020050105141A KR20050105141A KR20070048280A KR 20070048280 A KR20070048280 A KR 20070048280A KR 1020050105141 A KR1020050105141 A KR 1020050105141A KR 20050105141 A KR20050105141 A KR 20050105141A KR 20070048280 A KR20070048280 A KR 20070048280A
Authority
KR
South Korea
Prior art keywords
test
semiconductor devices
handler
semiconductor
condition
Prior art date
Application number
KR1020050105141A
Other languages
English (en)
Inventor
김성수
심문보
오태환
김팔수
이행진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050105141A priority Critical patent/KR20070048280A/ko
Publication of KR20070048280A publication Critical patent/KR20070048280A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/31835—Analysis of test coverage or failure detectability
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318371—Methodologies therefor, e.g. algorithms, procedures

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

다양한 테스트 조건으로 신속하게 반도체 소자들을 검사하는 방법에 따르면, 제1 테스트 모듈과 제2 테스트 모듈을 포함하는 테스트 프로그램에 제1 반도체 소자들의 제1 테스트 조건과 제2 반도체 소자들의 제2 테스트 조건을 입력한다. 제1 테스트 조건과 제2 테스트 조건의 동일 여부를 확인한다. 제1 및 제2 테스트 조건들이 상이할 경우, 제1 반도체 소자를 제1 테스트 조건으로 제2 반도체 소자를 제2 테스트 조건으로 실질적으로 동시에 테스트한다. 제1 및 제2 테스트 조건들이 동일할 경우, 제1 및 제2 반도체 소자들을 제1 또는 제2 테스트 조건으로 실질적으로 동시에 테스트한다. 제1 반도체 소자들의 테스트 공정을 완료한 후에는, 테스트 프로그램에 제3 반도체 소자들의 제3 테스트 조건을 입력하고, 제2 반도체 소자들을 테스트함과 동시에 제3 테스트 조건에 따라 제3 반도체 소자들을 테스트할 수 있다.

Description

반도체 소자의 테스트 방법 및 이를 수행하기 위한 테스트 장치{METHOD OF TESTING A SEMICONDUCTOR DEVICE AND APPARATUS FOR TESTING A SEMICONDUCTOR DEVICE USING THE SAME}
도 1은 종래에 개시된 반도체 소자의 테스트 방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 소자의 테스트 장치를 설명하기 위한 블록선도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 소자의 테스트 방법을 설명하기 위한 순서도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 소자 테스트 장치 110 : 테스터
112 : 비교부 114 : 기억부
116 : 프로세스부 120 : 제1 핸들러
130 : 제2 핸들러 140 : 입력 유닛
150 : 출력 유닛
본 발명은 반도체 소자의 테스트 방법 및 이를 수행하기 위한 테스트 장치에 관한 것이다. 보다 상세하게는, 반도체 패키지(semiconductor package)의 테스트 공정과 디바이스의 전기적 특성 성별을 위한 테스트 방법 및 장치에 관한 것이다.
최근, 반도체 소자의 제조 기술은 소비자의 다양한 욕구를 충족시키기 위해 집적도, 신뢰도, 응답속도 등을 향상시키는 방향으로 발전하고 있다. 일반적으로, 반도체 소자는 반도체 기판으로 사용되는 실리콘 웨이퍼 상에 소정의 막을 형성하고, 상기 막을 전기적 특성을 갖는 패턴으로 형성하는 팹(Fab) 공정, 패턴이 형성된 각각의 다이(die)를 전기적으로 검사하는 프로브 테스트(prove test) 공정, 각각의 다이를 컷팅(cutting)하는 컷팅 공정, 컷팅 공정에 의해 각각의 다이로 분할된 반도체 기판에 금 혹은 알루미늄 선을 용접하는 본딩(bonding) 공정, 본딩 공정이 종료된 반도체 기판을 세라믹 혹은 플라스틱으로 봉인하는 패키징 공정을 통해 제조된다.
상기 패키징 공정이 종료된 반도체 패키지는 신뢰성을 확인하기 위하여 출하 전에 각종 검사를 실시한다. 상기 검사 공정을 백-엔드 공정(back-end)이라고도 한다. 상기 검사는 반도체 패키지의 모든 입출력 단자를 검사 신호 발생 회로와 연결하여 정상적인 동작 및 단선 여부를 검사하는 전기적 특성 검사와 반도체 패키지의 전원 입력 단자 등 몇몇 입출력 단자들을 검사 신호 발생 회로와 연결하여 정상 동작 조건보다 높은 온도, 전압 및 전류 등으로 스트레스를 인가하여 반도체 패키지의 수명 및 결합 발생 여부를 체크하는 번인 테스트(burn-in test)가 있다. 이때, 반도체 패키지의 전기적 특성 검사 공정은 검사 장치의 포켓(pocket)에 반도체 패키지가 삽입된 상태에서 검사 신호가 인가되어 진행된다.
상기 반도체 패키지의 검사 장치에 대한 일 예로서, 미합중국 특허 제6,184,675호(issued to Bannai)에는 다수개의 반도체 소자를 검사 장치로 이송하기 위한 트레이(tray)를 구비하는 수평 이송 테스트 핸들러가 개시되어 있고, 미합중국 특허 제5,909,657호(issued to Onishi, et al.)에는 반도체 소자를 검사하기 위한 테스트 색션(test section)으로 반도체 소자를 로딩하기 위한 테스트 트레이를 구비하는 반도체 소자 검사 장치가 개시되어 있다. 또한, 일본 공개 특허 평11-제183568호(issued to TAKAGI AKIRA)에는 일 로트에 대한 검사 공정을 수행하는 도중에 다른 로트의 필요 없는 대기시간을 절감하는 반도체 시험 장치 및 그 측정 방법이 개시되어 있다.
종래의 반도체 검사 장치에는 테스트 시스템에 반도체 소자들을 연결하기 위한 핸들러들이 구비된다. 핸들러들은 테스트 시스템에 의하여 제어되지만, 각각의 핸들러가 독립적으로 제어되지는 않는다. 보다 자세하게 설명하면, 테스트 시스템은 하나의 파트 번호, 하나의 프로세스 명칭을 입력받는 프로그램을 따라서 작동한다. 테스트 시스템은 상기 프로그램으로서 두개의 핸들러들을 제어한다. 즉, 핸들러들은 동일한 프로그램에 따라서 제어된다.
핸들러들에 동일한 파트 번호와 프로세스 명칭을 갖는 반도체 소자들이 로딩된 경우, 상기 반도체 소자들에 대한 검사 공정은 동시에 수행되지만, 서로 다른 파트 번호와 프로세스 명칭을 갖는 반도체 소자들이 로딩된 경우, 일 검사 공정이 완료된 다음에 새로운 파트 번호와 프로세스 명칭을 입력하여 검사 조건을 변경해야한다.
도 1은 종래에 개시된 반도체 소자의 테스트 방법을 설명하기 위한 개략적인 순서도를 도시한 것이다.
도 1을 참조하면, 테스트 시스템에는 제1 핸들러와 제2 핸들러가 연결된다.
우선, 제1 핸들러에 제1 로트의 반도체 소자들을 로딩하고, 제2 핸들러에 제2 로트의 반도체 소자들을 로딩한다(S10).
테스트 시스템에 제1 핸들러에 로딩된 제1 로트의 파트 번호, 프로세스 명칭 및 테스트 온도를 입력한다(S20). 또한, 테스트 시스템에 제2 핸들러에 로딩된 제2 로트의 파트 번호, 프로세스 명칭, 테스트 온도를 테스트 시스템에 입력한다(S20).
검사 명령이 하달되면, 테스트 시스템은 제1 핸들러의 공정 조건과 제2 핸들러의 공정 조건을 비교한다. 제1 핸들러의 공정 조건과 제2 핸들러의 공정 조건이 동일할 경우, 제1 핸들러에서의 검사 공정과 제2 핸들러에서의 검사 공정은 도시된 바와 같이 동시에 수행된다(S31,S35). 도시되지는 않았지만, 제1 핸들러의 공정 조건과 제2 핸들러의 공정 조건이 상이할 경우, 제1 핸들러에서의 검사 공정이 우선적으로 수행되어 완료된 다음 제2 핸들러에서의 검사 공정이 연이어 수행된다.
예를 들어, 제1 로트의 반도체 소자의 개수(2000개)가 제2 로트의 반도체 소자의 개수보다 적을 경우, 제1 핸들러에서의 검사 공정이 우선적으로 완료된다(S41).
검사 완료된 제1 반도체 소자들은 언로딩된다(S51). 이 경우, 제2 핸들러에 서의 검사 공정은 일지적으로 중지된다(S55). 제1 반도체 소자들의 언로딩이 완료되면, 제2 핸들러에서의 검사 공정은 재개된다(S65).
제2 핸들러에서의 검사 공정이 완료되고(S75), 검사 완료된 제2 반도체 소자들이 언로딩 될 때까지(S85), 제1 핸들러는 대기된다(S71).
제2 반도체 소자들의 언로딩까지 완료되면(S85), 테스트 시스템에 제1 핸들러에 후속하여 제3 로트의 반도체 소자들을 제1 핸들러에 로딩한다(S91). 제2 핸들러에도 제4 로트의 반도체 소자들을 로딩된다(S95)
제3 및 제4 반도체 소자들의 파트 번호, 프로세스 명칭 및 테스트 온도 등을 각각 입력하고, 제3 및 제4 반도체 소자들에 대한 검사 공정을 같이 실시한다(S98,S99).
상술한 바와 같이, 비록 제1 핸들러에는 다른 검사 조건으로 검사예정인 제3 로트의 반도체 소자들이 대기중이지만, 제1 핸들러와 제2 핸들러가 동일한 프로그램에 종속되어 있기 때문에, 제1 핸들러에서의 후속 공정은 제2 핸들러에서의 검사 공정이 완료될 때까지 대기된다. 즉, 제1 핸들러와 제2 핸들러는 각각의 검사 소요 시간에 무관하게, 최장 소요 시간의 검사 공정이 완료된 다음에서야 다른 검사 조건을 적용한 공정을 수행할 수 있다. 당연히, 당연히 테스트 설비의 가동률이 저조하며, 검사 공정에 많은 재정적 및 시간적 손실이 발생되고 있어 이에 대한 대책 마련이 시급한 실정이다.
본 발명은 전술한 바와 같은 종래 기술의 문제점들을 해소하고자 안출된 것 으로서, 본 발명의 목적은 다양한 검사 조건으로 반도체 소자들을 신속 및 효과적으로 검사할 수 있는 반도체 소자의 테스트 방법을 제공하는 것이다.
본 발명의 다른 목적은, 상기 테스트 방법을 효과적으로 수행할 수 있는 반도체 소자의 테스트 장치를 제공하는 것이다.
본 발명의 일 견지에 따르면, 제1 테스트 모듈과 제2 테스트 모듈을 포함하는 테스트 프로그램에 제1 반도체 소자들의 제1 테스트 조건과 제2 반도체 소자들의 제2 테스트 조건을 입력한다. 제1 테스트 조건과 제2 테스트 조건의 동일 여부를 확인한다. 제1 및 제2 테스트 조건들이 상이할 경우, 제1 반도체 소자를 제1 테스트 조건으로 그리고 제2 반도체 소자를 제2 테스트 조건으로 실질적으로 동시에 테스트한다. 제1 및 제2 테스트 조건들이 동일할 경우, 제1 및 제2 반도체 소자들을 제1 또는 제2 테스트 조건으로 실질적으로 동시에 테스트한다. 제1 테스트 조건은 제1 반도체 소자들의 파트 번호, 프로세스 번호 및 테스트 온도를 포함할 수 있다. 제2 테스트 조건은 제2 반도체 소자들의 파트 번호, 프로세스 번호 및 테스트 온도를 포함할 수 있다. 제1 반도체 소자들의 테스트 공정을 완료한 후에는, 테스트 프로그램에 제3 반도체 소자들의 제3 테스트 조건을 입력하고, 제2 반도체 소자들을 테스트함과 동시에 제3 테스트 조건에 따라 제3 반도체 소자들을 테스트할 수 있다. 제3 테스 조건을 입력 시 제2 반도체 소자들의 테스트를 일시 중지시킬 수 있다.
본 발명의 일 견지에 따른 반도체 소자의 테스트 장치는, 제1 반도체 소자들 이 배치되는 제1 핸들러, 제2 반도체 소자들을 배치되는 제2 핸들러, 제1 핸들러를 제어하기 위한 제1 테스트 모듈과 제2 핸들러를 제어하기 위한 제2 테스트 모듈을 포함하는 테스트 프로그램이 세팅되는 기억부, 제1 및 제2 테스트 조건들을 비교하여 제1 및 제2 핸들러들의 개별 제어 여부를 결정하는 비교부, 그리고 개별 제어 여부에 따라 제1 및 제2 반도체 소자들을 테스트하기 위한 프로세스부를 포함하는 테스터, 테스터의 테스트 프로그램에 제1 반도체 소자들의 제1 테스트 조건과 제2 반도체 소자들의 제2 테스트 조건을 입력하기 위한 입력 유닛 그리고 제1 및 제2 반도체 소자들의 테스트 결과를 출력하기 위한 출력 유닛을 포함한다. 반도체 소자는 반도체 패키지를 포함할 수 있다. 제1 및 제2 핸들러들은 전기적인 특성을 테스트하기 위하여 제1 및 제2 반도체 소자들에 각각 전류를 공급할 수 있다.
본 발명에 따르면, 제1 및 제2 핸들러들을 선택적으로 개별 또는 종합 제어할 수 있어, 반도체 소자들을 다양한 테스트 조건으로 검사할 수 있다. 아이들 타임(idle time)이 상대적으로 크게 감소하게 되며, 종래보다 테스트 수율이 월등히 향상된다.
이하, 본 발명의 다양한 견지들에 따른 반도체 소자의 테스트 방법 및 이를 수행하기 위한 테스트 장치의 실시예들을 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 의하여 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 2는 본 발명의 일 실시예에 따른 반도체 소자의 테스트 장치를 설명하기 위한 개략적인 블록선도(block diagram)를 도시한 것이다.
도 2를 참조하면, 반도체 소자의 테스트 장치(100)는 테스터(110), 제1 핸들러(120), 제2 핸들러(130), 입력 유닛(140), 및 출력 유닛(150)을 포함한다.
테스터(110)는, 반도체 패키지와 같은 반도체 소자들의 불량을 검출하기 위한 전기 특성 검사 장비로서, 테스터(110)는 비교부(112), 기억부(114), 프로세스부(116) 등으로 이루어진다. 테스터(110)는 제1 핸들러(120)와 제2 핸들러(130)를 매개로 반도체 소자들과 연결된다.
제1 핸들러(120)와 제2 핸들러(130)는 다량의 반도체 소자들을 신속하게 테스트 할 수 있도록 복수개의 반도체 소자들을 테스터(110)에 연결한다. 제1 핸들러(120)에는 제1 로트의 반도체 소자들(이하, 제1 반도체 소자들이라 한다)이 배치되고, 제2 핸들러(130)에는 제2 로트의 반도체 소자들(이하, 제2 반도체 소자들이라 한다)이 배치된다. 제1 핸들러(120)와 제2 핸들러(130)는 실질적으로 동일하므로 이하, 제1 핸들러(120)의 설명으로서 제2 핸들러(130)의 설명을 대신한다.
제1 핸들러(120) 상에는 복수개의 반도체 소자들이 배치되고, 상기 반도체 소자들은 제1 핸들러(120)의 단자들에 각각 연결된다. 제1 핸들러(120)에는 한 로트(lot)의 반도체 소자들이 배치될 수 있다. 이 경우, 한 로트의 반도체 소자들의 개수란 일정하지 않다. 보다 자세하게 설명하면, 반도체 소자의 용량, 생산 수율 등에 따라서 한 로트로부터 나오는 반도체 소자들의 개수가 변동될 수 있기 때문이다. 예를 들어, 한 로트의 반도체 소자들의 개수가 2000개 또는 5000개가 될 수 있다.
한 로트로부터 나오는 반도체 소자들은 실질적으로 동일한 공정 조건 하에서 생산되기 때문에 동일한 아이템에 대하여 테스트 공정을 수행하는 것이 바람직하다. 따라서 동일 로트의 반도체 소자들은 동일한 핸들러 상에 배치되어 테스트 되는 것이 바람직하다. 본 실시예에서는, 제1 핸들러(120)에 제1 반도체 소자들이 배치되고, 제2 핸들러(130)에 제2 반도체 소자들이 배치된다. 이 경우, 제1 반도체 소자들의 개수와 제2 반도체 소자들의 개수는 같거나 상이해도 실질적으로 무관하다.
제1 및 제2 반도체 소자들의 테스트 조건들은 입력 유닛(140)을 통하여 테스터(110)에 입력된다. 제1 테스트 조건은 제1 반도체 소자들의 파트 번호, 프로세스 명칭, 테스트 온도 등을 포함할 수 있다. 제2 테스트 조건은 제2 반도체 소자들의 파트 번호, 프로세스 명칭, 테스트 온도 등을 포함할 수 있다. 여기서 파트 번호란 반도체 소자의 특성별, 용량별로 구분된 명칭이다. 프로세스 명칭은 패키지 테스트 공정에서 테스트 진행 도중 일정 수준의 제품만을 선별하기 위한 에스비엘(SBL) 방법에 필요한 항목으로서, 스텝(step), 빈(Bin), 커스터머(customer)로 구성될 수 있다. 테스트 온도는 반도체 소자들이 노출되는 온도로서 극한 온도로 설정될 수 있다. 제1 및 제2 테스트 조건들은 제1 및 제2 반도체 소자들의 로트별로 다르게 설정될 수 있다.
입력 유닛(140)은 테스터(110)의 전면부에 설치되거나, 제1 핸들러(120)와 제2 핸들러(130)에 각각 설치될 수 있다. 입력 유닛(140)이 테스터(110)의 전면부에 설치된 경우, 입력 유닛(140)은 핸들러별로 테스트 조건들을 선택적으로 입력할 수 있는 모드(mode) 변환 기능을 포함하는 것이 바람직하다. 입력 유닛(140)이 제1 및 제2 핸들러들(120,130)에 각각 설치된 경우, 제1 및 제2 테스트 조건들은 독립적으로 입력된다. 핸들러별 테스트 조건들은 모두 테스터(110)의 비교부(112)로 전송된다.
비교부(112)는 제1 및 제2 테스트 조건들의 동일 여부를 확인하여, 제1 및 제2 핸들러들(120,130)의 개별 제어 여부를 결정한다. 이 경우, 제1 및 제2 테스트 조건들의 동일 여부는 다양한 기준에 따라서 결정될 수 있다. 예를 들어, 테스트 온도로써 제1 및 제2 테스트 조건들의 동일 여부를 결정할 수 있다. 또는, 파트 번호와 프로세스 명칭으로써 제1 및 제2 테스트 조건들의 동일 여부를 결정할 수 있다. 비교부(112)는 기억부(114)와 프로세스부(116)에 개별 제어 여부를 통보한다.
기억부(114)에는 제1 핸들러(120)를 제어하기 위한 제1 테스트 모듈과, 제2 핸들러(130)를 제어하기 위한 제2 테스트 모듈을 포함하는 테스트 프로그램이 세팅된다. 제1 및 제2 핸들러들(120,130)은 테스트 프로그램에 의하여 통합적 또는 개별적으로 제어될 수 있다. 보다 자세하게 설명하면, 제1 및 제2 테스트 조건들이 동일할 경우, 프로세스부(116)는 기억부(114)로부터 제1 또는 제2 테스트 모듈을 리딩하여 하나의 테스트 모듈로 제1 및 제2 핸들러들(120,130)을 실질적으로 동일하게 제어한다. 즉, 제1 및 제2 반도체 소자들이 동일한 아이템들에 대하여 테스트 된다. 제1 및 제2 테스트 조건들이 상이할 경우, 프로세스부(116)는 기억부(114)로부터 제1 및 제2 테스트 모듈들을 리딩하여 제1 및 제2 핸들러들(120,130)을 각각 제어한다. 즉, 제1 및 제2 반도체 소자들은 각기 다른 아이템들에 대하여 테스트 된다.
종래의 테스트 프로그램에는 제1 테스트 모듈과 제2 테스트 모듈이 별도로 구비되지 않았다. 따라서 종래에는 제1 핸들러(120)와 제2 핸들러(130)가 하나의 테스트 프로그램에 따라 제어될 수 밖에 없었지만, 본 실시예에 따른 반도체 소자의 테스트 장치(100)는 제1 및 제2 핸들러들(120,130)을 선택적으로 통합 제어할 수 있다.
예를 들어, 제1 및 제2 테스트 조건들이 상이할 경우, 테스터(110)는 제1 테스트 모듈에 설정된 제1 아이템들에 따라서 제1 핸들러(120)를 제어하고, 제2 테스트 모듈에 설정된 제2 아이템들에 따라서 제2 핸들러(140)를 제어한다. 제1 반도체 소자들에는 제1 핸들러(120)를 통하여 전기 신호가 인가된다. 상기 전기 신호는 제1 반도체 소자들을 통과하여 제1 핸들러(120)로 귀환한다. 테스터(110)는 귀환한 전기 신호를 분석하여 제1 반도체 소자들의 전기적 특성을 분석한다. 이와 유사하게 제2 반도체 소자들에는 제2 핸들러(130)를 통하여 전기 신호가 인가되고, 상기 전기 신호는 제2 반도체 소자들을 통과하여 제2 핸들러(130)로 귀환한다. 테스터(110)는 귀환한 전기 신호를 분석하여 제2 반도체 소자들의 전기적 특성을 분석한다. 제1 및 제2 반도체 소자들의 테스트 공정을 실질적으로 동시에 수행된다.
제1 및 제2 테스트 조건들이 동일할 경우, 테스터(110)는 제1 또는 제2 테스트 모듈들에 설정된 제1 또는 제2 아이템들에 따라서 제1 및 제2 핸들러들(120,130)을 통합 제어한다. 제1 및 제2 테스트 조건들이 동일하므로 제1 및 제2 핸들러들(120,130)은 제1 또는 제2 테스트 모듈들 중 어느 것에 따라 테스트 되어 도 실질적으로 무관하다. 제1 및 제2 반도체 소자들에는 제1 및 제2 핸들러들(120,130)을 통하여 동일한 전기 신호가 각각 인가된다. 상기 전기 신호들은 제1 및 제2 반도체 소자들을 각각 통과하여 제1 및 제2 핸들러들(120,130)로 귀환한다. 테스터(110)는 귀환한 전기 신호를 분석하여 제1 및 제2 반도체 소자들의 전기적 특성을 분석한다.
제1 및 제2 핸들러들(120,130)을 통한 제1 및 제2 반도체 소자들의 테스트 공정은 독립적으로 수행된다. 보다 자세하게 설명하면, 제1 핸들러(120)에서의 테스트 공정은 제2 핸들러(130)에서의 테스트 공정 완료 여부와 실질적으로 무관하게 연속적으로 수행될 수 있다. 즉, 제1 핸들러(120)에서 제1 로트의 반도체 소자들에 대한 테스트 공정 완료 후 제3 로트의 반도체 소자들에 대한 테스트 공정이 연이어 수행될 수 있다. 이와 유사하게 제2 핸들러(130)에서의 테스트 공정도 제1 핸들러(120)에서의 테스트 공정 완료 여부와 실질적으로 무관하게 연속적으로 수행될 수 있다. 즉, 제2 핸들러(130)에서 제2 로트의 반도체 소자들에 대한 테스트 공정 완료 후 제4 로트의 반도체 소자들에 대한 테스트 공정이 연이어 수행될 수 있다.
테스트 결과는 출력 유닛(150)을 통하여 디스플레이 된다. 출력 유닛(150)은 입력 유닛(140)과 유사하게 테스터(110)의 전면부에 설치되거나, 제1 핸들러(120)와 제2 핸들러(130)에 각각 설치될 수 있다. 이어서, 도 2에 도시한 반도체 소자의 테스트 장치를 이용한 반도체 소자의 테스트 방법에 대하여 설명한다.
도 3은 본 발명의 일 실시예에 따른 반도체 소자의 테스트 방법을 설명하기 위한 순서도를 도시한 것이다.
우선, 도 3을 참조하면, 제1 핸들러(120)에 제1 반도체 소자들을 로딩하고, 제2 핸들러(130)에 제2 반도체 소자들을 로딩한다(S110).
입력 유닛(140)을 통하여 테스터(110)에 제1 및 제2 반도체 소자들의 테스트 조건들을 입력한다(S120). 이 경우, 테스터(110)에는 제1 핸들러(120)를 제어하기 위한 제1 테스트 모듈과, 제2 핸들러(130)를 제어하기 위한 제2 테스트 모듈을 포함하는 테스트 프로그램이 세팅되어 있다.
제1 테스트 조건은 제1 반도체 소자들의 파트 번호, 프로세스 명칭, 테스트 온도 등을 포함할 수 있다. 제2 테스트 조건은 제2 반도체 소자들의 파트 번호, 프로세스 명칭, 테스트 온도 등을 포함할 수 있다. 제1 및 제2 테스트 조건들은 제1 및 제2 반도체 소자들의 로트별로 다르게 설정될 수 있다. 제1 및 제2 테스트 조건들의 입력은 제1 및 제2 반도체 소자들을 로딩하기 전 또는 후에 실시하여도 실질적으로 무관하다.
제1 테스트 조건과 상기 제2 테스트 조건의 동일 여부를 확인한다(S130). 본 실시예에서는, 제1 및 제2 반도체 소자들의 테스트 조건들이 실질적으로 동일하다. 단, 제1 및 제2 반도체 소자들의 수량은 상이하다. 제1 반도체 소자들의 개수는 2000개이고 제2 반도체 소자들의 개수는 5000개이다. 예를 들어, 제1 및 제2 테스트 조건들의 테스트 온도는 85℃로 설정될 수 있다.
보다 발전적으로는, 제1 테스트 조건과 상기 제2 테스트 조건의 동일 여부를 확인하기 전에(S130), 테스트 조건으로 입력된 세팅 온도들과 제1 및 제2 핸들러 헤드들(120,130)의 실제 온도를 확인하는 단계를 더 수행할 수도 있다(S125).
제1 및 제2 테스트 조건들이 실질적으로 동일하므로, 테스터(110)는 제1 또는 제2 테스트 모듈 중 하나를 리딩하여, 제1 및 제2 반도체 소자들을 동시에 테스트 한다(S141,S145). 테스트 공정은 특정 아이템들에 맞게 제1 및 제2 핸들러들(120,130)을 통합 제어하여 제1 및 제2 반도체 소자들에 전기 신호를 인가하고, 제1 및 제2 반도체 소자들로부터 귀환되는 전기 신호를 수집하여 수행할 수 있다.
제1 반도체 소자들이 제2 반도체 소자들보다 상대적으로 적으므로, 제1 반도체 소자들에 대한 테스트 공정이 우선 완료된다(S151). 즉, 제2 반도체 소자들에 대한 테스트 공정(S140)은 계속 진행 중이다.
제1 핸들러(120)로부터 테스트가 완료된 제1 반도체 소자들을 언로딩한다(S161).
이어서, 제1 핸들러(120)에 제3 로트의 반도체 소자들(이하, 제3 반도체 소자들이라 한다)을 로딩한다(S171). 제3 반도체 소자들의 개수는 3000개이다.
테스터(110)에 제3 반도체 소자들의 제3 테스트 조건을 입력한다(S181). 이 경우, 제2 반도체 소자들에 대한 테스트 공정은 일시적으로 중지한다(S185).
제3 테스트 조건은 제3 반도체 소자들의 파트 번호, 프로세스 명칭, 테스트 온도 등을 포함할 수 있다. 제3 테스트 조건은 제1 및 제2 테스트 조건들과 동일하거나 상이해도 무관하다. 본 실시예에서는, 제3 테스트 조건이 제1 및 제2 테스트 조건들과 상이한 경우에 대하여 설명한다. 예를 들어, 제3 테스트 조건의 테스트 온도는 약 -10℃로 설정될 수 있다.
이어서, 제3 테스트 조건과 제2 테스트 조건의 동일 여부를 확인한다(S190). 본 실시예에서는 제2 및 제3 반도체 소자들의 테스트 조건들이 상이하다. 예를 들어, 제2 핸들러(130)에서의 테스트 온도는 85℃이고, 제1 핸들러(120)에서의 테스트 온도는 -10℃일 수 있다.
제2 및 제3 테스트 조건들이 상이하므로, 제1 및 제2 테스트 모듈들을 각각 리딩하여 제1 및 제2 핸들러들을 각각 독립적으로 제어한다. 즉, 제1 핸들러는 제1 테스트 모듈이 리딩되고, 제2 핸들러는 제2 테스트 모듈이 리딩된다.
제2 핸들러(130)에서는 일시 중지되었던 제2 반도체 소자들에 대한 테스트 공정이 재개되고(S205), 제1 핸들러(120)에서는 새로 로딩된 제3 반도체 소자들에 대한 테스트 공정이 시작된다(S201). 이 경우, 제2 핸들러(130)는 제2 테스트 모듈에 의하여 제어되고, 제1 핸들러(120)는 제1 테스트 모듈에 의하여 제어된다. 이는, 제1 및 제2 핸들러들(120,130)에서의 개별 테스트 공정은 테스트 프로그램에 제1 반도체 소자들의 제1 테스트 모듈과 제2 반도체 소자들의 제2 테스트 모듈이 개별적으로 구비되어 있기 때문에 가능하다.
제3 반도체 소자들에 대한 테스트 공정이 완료되고, 제2 반도체 소자들에 대한 테스트 공정이 완료되면(S211,S215), 제1 핸들러(120)로부터 제3 반도체 소자들을 언로딩하고 제2 핸들러(130)로부터 제2 반도체 소자들을 언로딩한다(S221,S225). 이어서, 제1 핸들러(120)에 제4 로트의 반도체 소자들을 로딩하고 제2 핸들러(130)에 제5 로트의 반도체 소자들을 로딩한다(S231,S235).
이어서, 상기와 같은 규칙에 따라서 반도체 소자들을 다양한 테스트 조건으로 테스트한다.
전술한 바와 같은 실시예들에 따르면, 테스트 프로그램에 제1 핸들러(120)를 제어하기 위한 제1 테스트 모듈과 제2 핸들러(120)를 제어하기 위한 제2 테스트 모듈을 포함시켜, 핸들러들을 통합적 또는 개별적으로 제어할 수 있다. 따라서 제1 및 제2 반도체 소자들에 대한 테스트를 독립적으로 수행할 수 있다.
본 실시예들에서는, 피검체로서 반도체 패키지를 예로 들어 설명하였으나, 본 발명은 반도체 패키지뿐만 아니라 다른 전자 부품용 테스트 용도로 적용될 수 있다.
상술한 바와 같이 본 발명에 의하면, 핸들러들을 개별적으로 제어할 수 있어 반도체 소자들을 신속하게 테스트 할 수 있다. 테스트 소요 시간을 단축할 수 있어 생산 수율을 증대시킬 수 있으며, 반도체 소자의 제조 단가를 낮출 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (7)

  1. 제1 테스트 모듈과 제2 테스트 모듈을 포함하는 테스트 프로그램에 제1 반도체 소자들의 제1 테스트 조건과 제2 반도체 소자들의 제2 테스트 조건을 입력하는 단계;
    상기 제1 테스트 조건과 상기 제2 테스트 조건의 동일 여부를 확인하는 단계; 그리고
    상기 제1 및 제2 테스트 조건들이 상이할 경우, 상기 제1 반도체 소자를 상기 제1 테스트 조건으로 상기 제2 반도체 소자를 제2 테스트 조건으로 실질적으로 동시에 테스트 하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 테스트 방법.
  2. 제 1 항에 있어서, 상기 제1 테스트 조건은 상기 제1 반도체 소자들의 파트 번호, 프로세스 번호 및 테스트 온도를 포함하고,
    상기 제2 테스트 조건은 상기 제2 반도체 소자들의 파트 번호, 프로세스 번호 및 테스트 온도를 포함하는 것을 특징으로 하는 반도체 소자의 테스트 방법.
  3. 제 1 항에 있어서, 상기 제1 반도체 소자들의 테스트 공정을 완료하는 단계;
    상기 테스트 프로그램에 상기 제3 반도체 소자들의 제3 테스트 조건을 입력하는 단계; 및
    상기 제2 반도체 소자들을 테스트함과 더불어 상기 제3 테스트 조건에 따라 상기 제3 반도체 소자들을 테스트 하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 테스트 방법.
  4. 제 3 항에 있어서, 상기 제3 테스 조건을 입력 시 상기 제2 반도체 소자들의 테스트를 일시 중지시키는 것을 특징으로 하는 반도체 소자의 테스트 방법.
  5. 제 1 항에 있어서, 상기 반도체 소자는 반도체 패키지를 포함하는 것을 특징으로 하는 반도체 소자의 테스트 방법.
  6. 제1 반도체 소자들이 배치되는 제1 핸들러;
    제2 반도체 소자들을 배치되는 제2 핸들러;
    상기 제1 핸들러를 제어하기 위한 제1 테스트 모듈과 상기 제2 핸들러를 제어하기 위한 제2 테스트 모듈을 포함하는 테스트 프로그램이 세팅되는 기억부, 상기 제1 및 제2 테스트 조건들을 비교하여 상기 제1 및 제2 핸들러들의 개별 제어 여부를 결정하는 비교부, 그리고 상기 개별 제어 여부에 따라 상기 제1 및 제2 반도체 소자들을 테스트하기 위한 프로세스부를 포함하는 테스터;
    상기 테스터의 테스트 프로그램에 상기 제1 반도체 소자들의 제1 테스트 조건과 상기 제2 반도체 소자들의 제2 테스트 조건을 입력하기 위한 입력 유닛; 그리고
    상기 제1 및 제2 반도체 소자들의 테스트 결과를 출력하기 위한 출력 유닛을 구비하는 것을 특징으로 하는 반도체 소자의 테스트 장치.
  7. 제 6 항에 있어서, 상기 제1 및 제2 핸들러들은 전기적인 특성을 테스트하기 위하여 상기 제1 및 제2 반도체 소자들에 각각 전류를 공급하는 것을 특징으로 하는 반도체 소자의 테스트 장치.
KR1020050105141A 2005-11-04 2005-11-04 반도체 소자의 테스트 방법 및 이를 수행하기 위한 테스트장치 KR20070048280A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050105141A KR20070048280A (ko) 2005-11-04 2005-11-04 반도체 소자의 테스트 방법 및 이를 수행하기 위한 테스트장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050105141A KR20070048280A (ko) 2005-11-04 2005-11-04 반도체 소자의 테스트 방법 및 이를 수행하기 위한 테스트장치

Publications (1)

Publication Number Publication Date
KR20070048280A true KR20070048280A (ko) 2007-05-09

Family

ID=38272757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050105141A KR20070048280A (ko) 2005-11-04 2005-11-04 반도체 소자의 테스트 방법 및 이를 수행하기 위한 테스트장치

Country Status (1)

Country Link
KR (1) KR20070048280A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102565576A (zh) * 2010-12-14 2012-07-11 三星电子株式会社 测试对象的方法以及用于执行测试对象的方法的设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102565576A (zh) * 2010-12-14 2012-07-11 三星电子株式会社 测试对象的方法以及用于执行测试对象的方法的设备

Similar Documents

Publication Publication Date Title
US7422914B2 (en) Fabrication method of semiconductor integrated circuit device
US6219810B1 (en) Intelligent binning for electrically repairable semiconductor chips
US7906982B1 (en) Interface apparatus and methods of testing integrated circuits using the same
US5764650A (en) Intelligent binning for electrically repairable semiconductor chips
KR102305872B1 (ko) 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램
US7719301B2 (en) Testing method of semiconductor integrated circuit and information recording medium
US20070176621A1 (en) Semiconductor wafer testing apparatus and method of testing semiconductor wafer
JP2003197697A (ja) 半導体装置の製造方法
JP3031883B2 (ja) 併合データ出力モードおよび標準動作モードとして動作する集積回路素子を一緒に検査することができる検査基板
JP2012127951A (ja) 半導体パッケージの検査方法及びそれに用いる検査装置
KR102521076B1 (ko) 반도체 소자를 검사하기 위한 인서트 조립체와 테스트 소켓의 불량 검사 방법
JP4515815B2 (ja) 半導体素子の検査方法
KR20070048280A (ko) 반도체 소자의 테스트 방법 및 이를 수행하기 위한 테스트장치
US6785413B1 (en) Rapid defect analysis by placement of tester fail data
US7345498B2 (en) Method and measurement program for burn-in test of two semiconductor devices simultaneously
JP5864382B2 (ja) 半導体装置のテスト方法
KR100821095B1 (ko) 반도체 테스트장치 및 그 테스트방법
JP4409687B2 (ja) 電子部品試験装置および電子部品の試験方法
JP2002214294A (ja) 半導体装置の検査方法及び検査装置
US6557244B1 (en) Wafer level board/card assembly apparatus
JP2000258496A (ja) 半導体装置の検査方法及び装置
JP2002076076A (ja) プローブカードおよび試験方法
JP5167312B2 (ja) 半導体装置のテスト方法
JPH04241439A (ja) Ｉｃテスト・システム
JPH113919A (ja) Ｉｃ検査方法及びプローブカード

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination