JP2017534872A - プローブカード検査のための装置の組立 - Google Patents
プローブカード検査のための装置の組立 Download PDFInfo
- Publication number
- JP2017534872A JP2017534872A JP2017522365A JP2017522365A JP2017534872A JP 2017534872 A JP2017534872 A JP 2017534872A JP 2017522365 A JP2017522365 A JP 2017522365A JP 2017522365 A JP2017522365 A JP 2017522365A JP 2017534872 A JP2017534872 A JP 2017534872A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- pattern
- adhesive
- die
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000523 sample Substances 0.000 title claims abstract description 32
- 238000007689 inspection Methods 0.000 title claims description 111
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000000853 adhesive Substances 0.000 claims description 58
- 230000001070 adhesive effect Effects 0.000 claims description 58
- 230000004044 response Effects 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 239000011521 glass Substances 0.000 claims description 11
- 230000007423 decrease Effects 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 5
- 230000031070 response to heat Effects 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 22
- 235000012431 wafers Nutrition 0.000 description 105
- 238000012360 testing method Methods 0.000 description 28
- 238000012545 processing Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000002950 deficient Effects 0.000 description 10
- 238000004590 computer program Methods 0.000 description 9
- 239000004020 conductor Substances 0.000 description 9
- 238000003860 storage Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 239000011295 pitch Substances 0.000 description 6
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 4
- 101150020741 Hpgds gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000005297 pyrex Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
- G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
ある例示的プロセスは、第一の半導体ウェハから切断されたダイスを第二のウェハの上に載せる。この例示的プロセスは、ダイスを第二のウェハ上であるパターンに配置するステップを含み、第二のウェハの熱膨張率は、ダイスと実質的に同じ熱膨張率を有し、また第二のウェハに関して、ダイスのパターンにマッチするプローブカードを使用するステップを含む。
Description
本明細書は概して、プローブカード検査のための装置の組立に関する。
自動検査装置(ATE:Automatic Test Equipment)とは、半導体、電子回路、およびプリント回路基板アセンブリ等の装置の検査のための、自動化された、一般にはコンピュータ駆動式のシステムのことである。ATEにより検査される装置は概して検査対象(DUT:device under test)と呼ばれる。ATEは通常、コンピュータシステムと、検査機器または対応する機能を有する単独の装置と、を含む。ATEの種類の中には、装置のウェハレベル検査を実行するように設計されているものがある。
ウェハレベル検査は、特に、ウェハ上の装置(例えば、ダイス)を検査するステップを含む。一般に、ダイスはウェハが切断される前に検査されるのであるが、ウェハは個々の装置へと切断されて、これらの装置に対して1つまたは複数の製造プロセスが行われる。製造プロセスによって、装置はより薄く、それゆえより脆くなり得、その結果、装置を個々に、壊さずに検査することが難しくなる。したがって、個々の装置は、ウェハからの切断後には検査されないことが多い。
ある例示的プロセスは、第一の半導体ウェハから切断されたダイスを第二のウェハ上に載せる。この例示的プロセスは、ダイスを第二のウェハ上であるパターンに配置するステップを含み、第二のウェハの熱膨張率は実質的にダイスと同じ熱膨張率を有する。いくつかの例において、方法は、第二のウェハに関して、ダイスのパターンとマッチするプローブカードを使用するステップを含む。この例示的プロセスは、後述の特徴の1つまたは複数を単独または組合せで有していてよい。
配置するプロセスは、構造に接着剤を塗布するステップと、ダイスを接着剤の上にそのパターンで載せるステップと、を含んでいてもよい。接着剤は接着性が熱に反応して、および/または紫外光に反応して低下してもよい。
第二のウェハが形成される材料の熱膨張率は、ダイスの熱膨張率とマッチするか、ダイスの熱膨張率を中心とする所定の範囲内にあってもよい。
第二のウェハが形成される材料は、ダイスの熱膨張率と実質的にマッチする熱膨張率を有するUV透過性ガラスを含んでいてもよい。第二のウェハはUV透過性ガラスから製作されてもよく、その上に接着剤が堆積され、接着剤は接着性が紫外光に反応して低下してもよい。第二のウェハはシリコンを含んでいてもよく、その上に接着剤が堆積され、接着剤は接着性が温度上昇に反応して低下してもよい。
ダイスは、第一のウェハと第二のウェハの上に同じパターンを有していてもよい。パターンは第一のパターンであってもよく、ダイスは第二のウェハ上で第二のパターンとされてもよい。第一のパターンは第二のパターンとは異なっていてもよい。第二のパターンにおいて、隣接する装置は第一のパターン内より離されていてもよい。
ダイスは、これらが第二のウェハ上に載せられる前に、1つまた複数の性能特性に関して選択または選別されていてもよい。
いくつかの実施例において、第一のウェハおよび/または第二のウェハは、丸以外の形状(例えば、正方形、長方形、楕円形、または他のあらゆる適当な形状)を有する。
例示的な自動検査装置(ATE)は、検査のために、第一の半導体ウェハから切断されたダイスであって、第二のウェハ上にあるダイスと接触するように構成されたプローブカードと、プローブカードにより実行される検査を制御するための命令を実行する処理機器と、を含んでいてもよい。第二のウェハの熱膨張率は、ダイスと実質的に同じ熱膨張率を有していてもよい。この例示的なATEは、後述の特徴の1つまたは複数を単独または組合せで含んでいてもよい。
この例示的なATEは、第二のウェハとダイスとの間に接着剤を含んでいてもよく、接着剤はダイスを第二のウェハ上に保持する。接着剤は、接着剤が熱に反応して、および/または紫外光に反応して接着性を低下させるような組成を有していてもよい。
第二のウェハが形成される材料は、ダイスの熱膨張率とマッチするか、またはダイスの熱膨張率を中心とする所定の範囲内にある熱膨張率を有するシリコンを含んでいてもよい。第二のウェハはガラスを含んでいてもよく、その上に接着剤が堆積され、接着剤は、接着剤が紫外光に反応して接着性を低下させるような組成を有していてもよい。
ダイスは、第一の半導体ウェハ上で、ダイスが第二のウェハ上で配置されるのと同じパターンとされてもよい。パターンは第一のパターンであってもよく、ダイスは第二のウェハ上で第二のパターンとされてもよく、第一のパターンは第二のパターンと異なる。第二のパターンにおいて、隣接するダイスは第一のパターン内より離されていてもよい。
いくつかの実施例において、第一の半導体ウェハおよび/または第二のウェハは丸以外の形状(例えば、四角形、長方形、楕円形、または他のあらゆる適当な形状)であってもよい。
この概要部分を含めた本明細書に記載されている特徴のうちのいずれかの2つまたはそれ以上を組み合わせて、本明細書に具体的に記載されていない実施例を形成することができる。
本明細書に記載されている検査システムと技術またはその一部はコンピュータプログラム製品として実装/コンピュータプログラム製品によって制御でき、これは1つまたは複数の非一時的機械読取可能記憶媒体上に保存され、1つまたは複数の処理装置上で実行可能であり、本明細書に記載されている動作を制御する(例えば調整する)命令を含む。本明細書に記載されている検査システムと技術またはその一部は、1つまたは複数の処理装置と、各種の動作を実施するために実行可能な命令を保存するメモリを含むことのできる装置、方法、または電子システムとして実施できる。
1つまたは複数の実施例の詳細は、添付の図面と以下の説明文の中に示されている。他の特徴と利点は、説明文と図面から、および特許請求の範囲から明らかとなるであろう。
異なる図面中の同様の参照番号は同様の要素を示す。
製造者は製造の様々な段階で装置を検査する。ある例示的製造プロセスにおいて、集積回路は1枚のシリコンウェハ上で大量に製造される。ウェハは個々の装置(例えば、集積回路)に切断され、これはダイスと呼ばれる(本明細書において、「ダイス」は「ダイ」の複数形として使用される)。場合により、各ダイは1つのフレーム内に装填され、結合ワイヤがチップスケールパッケージに取り付けられて、ダイをフレームに接続する。次に、装填されたフレームはプラスチックまたはその他のパッケージ材料の中に封入されて、完成品が製造される。場合により、ダイスは、有機基板上に、ダイを基板に結合し、結合ワイヤを使用するかC4/フリップチッププロセスを介して実装されるWLCSP、すなわちWafer Level Chip Scale Packageへと構築されるか、または2−1/2もしくは3Dパッケージに構築されてもよく、この場合、これらはC4技術を使って有機またはシリコンインタポーザにすでに実装された別のダイに銅コラムを使って実装される。基板とチップまたはスタックは、構築されたところで封入される。WLCSPは製造中に封入される。
製造者は、製造プロセス中のできるだけ早い段階で不良部品を検出し、廃棄することに経済的動機を有する。したがって、多くの製造者が集積回路をウェハレベルで、ウェハがダイスに切断される前に検査する。欠陥のある回路にはマークが付けられ、一般に、パッケージ前に廃棄され、それゆえ、欠陥のあるダイスをパッケージするコストが削減される。最終チェックとして、製造者は各完成品を出荷前に検査してもよい。
大量の部品を検査するために、製造者は通常、ATE(または「テスタ」)を使用する。テストプログラムセット(TPS:test program set)の中の命令に応答して、例示的ATEは検査対象(DUT)に印加される入力信号を自動的に生成し、出力信号をモニタする。ATEは出力信号を予想される応答と比較して、DUTに欠陥があるか否かを判断する。ATEは一般に、コンピュータシステムと、検査機器または対応する機能を有する単独の装置と、を含む。場合により、検査機器はDUTに電源を供給する。
いくつかの実施例において、ATEはプローブまたはプローブカード(単純に「プローブ」と呼ばれる)を含む。ウェハ検査中、プローブはウェハの一部である1つまたは複数のダイスと接触し、ダイスに信号を送信し、そこから信号を受信することによってダイスを検査する。ダイが検査に合格すると、これは“Known Good Die”(KGD)と呼ばれる。その後、場合により、様々な製造プロセスが検査済みのウェハに対して行われてもよい。場合により、スタックまたはその他の部品構造を形成する前に、20、30、またはそれ以上のプロセスが検査後にウェハに実行されてもよい。このようなプロセスには、化学機械研磨(CMP)、研削、レーザ穴明け、エッチング、その他が含まれていてもよいが、これらに限定されない。これらのプロセスは、ウェハの構造的完全性および/またはウェアの厚さを、場合によっては例えば100μM、80μM、またはそれ以下に減少させる可能性がある。その結果、ウェハは脆く(または、より脆く)なり、多くの場合、脆くなりすぎてその後のプローブを用いた従来の検査が行えなくなる。すなわち、ダイスがウェハの形態のままであっても、プローブを用いて検査を行うことによってウェハが壊れるかもしれない。したがって、この段階ではそれ以上の検査は行われない。薄くされたウェハに関する他の問題は、場合により、これらに丸まる傾向があり、検査しにくくなる点である。むしろ、追加して行われる検査後加工の結果として、KGDは“Probably Good Die”(PGD)となることを前提とするべきである。
いくつかの例において、PGDから製作された部品は積み重ねられ、隣接するダイ間の電気接続は縦に行われる。例えば、電気ビアが様々なダイスを縦に通過して、ダイスとその下にある回路基板またはその他の構造との電気接続を確立させてもよい。場合により、スタックは3次元(3D)または2.5次元(2.5D)構成を有することができる。場合により、このような構成の結果、部品間のデータ伝送速度がより速くなる可能性があり、より効率的な動作につながり、それにより、他の構成と比較して電力消費量が縮減され、バッテリ寿命が長くなりうる。スタック型構成の問題は、スタック内の1つの部品に欠陥あると、スタック全体が欠陥品となることである。検査後の加工の後にPGDベースの部品を検査しないと、欠陥のある構成部品およびそれゆえ、欠陥のあるスタックが発生する可能性が増大する。しかしながら、欠陥がありうるPGDの問題はスタック型部品構成に限定されない。すなわち、検査後の加工の後に、ダイに欠陥が生じる可能性は一般に、検査後の加工の前より高い。
したがって、本明細書においては、検査後の加工の後にダイスを検査するための例示的なプロセスが記載されている。本明細書に記載されている例において、検査はダイスが検査後の加工によってより脆くなった場合であっても実行されてよい。例えば、いくつかの実施例において、検査と検査後の加工の後に、ウェハは個々のダイに切断される。切断されたこれらのダイは、適当な支持構造上にウェハ(例えば、ガラスウェハ、シリコンウェハ、または他の材料で製作されるウェハ)を再構成するために使用されてもよい。これに関して、ウェハはダイスが構造上でウェハ様のパターンに配置されるという意味で「再構成」されるのであり、そこからダイスが切断された、当初のシリコンを備える当初のウェハが再形成されるという意味ではない。再構成されたウェハの一部であるダイス(この時点ではPGDである)は、支持構造の上でまとめて、場合によって当初のウェハの検査に使用されたものと同じプローブカードを使って(ただし、これは後述のように、本明細書に記載されているプロセスの必要条件ではない)検査されてもよい。この追加の一連の検査によって、PGDを再び、少なくとも適切な検査に合格したPGDについて、テスタによりKGDとして分類できる。その結果、上述のスタック型構造等、結果として得られた構造の、ダイスの検査後の加工に起因すると特定できる欠陥の可能性が低くなる。
本明細書には、半導体ウェハから切断された装置(例えば、PGD)であって、これらの装置の脆さに影響を与える1つまたは複数の製造プロセスを受けたものの例示的検査方法が記載されている。ある例示的な方法は、装置を、その熱膨張率(CTE:coefficient of thermal expansion)が装置および当初の半導体ウェハが形成された材料と実質的に同じCTEを持つ構造上にあるパターンで配置するステップと、そのパターンに使用可能なプローブテスタを用いて構造上の装置を検査するステップと、を含む。これに関して、前述のように、この実施例において、PGDはそのCTEが装置および当初の半導体ウェハが形成された材料と実質的に同じCTEを有する構造上に配置され(、および付着され)る。その結果、一般的に起こるように、構造とPGDは検査中に熱を持ち、組み立てられた構造の動きはPGD自体の膨張および、そこからPGDが切断された当初の半導体ウェハの検査中に発生した膨張とマッチする(または、適当な範囲/誤差内でマッチする)。これに関して、加熱が検査プロセスの結果として起こりうることは真実であるが(前述のとおり)、加熱(または冷却)は不良の可能性をチェックするためにダイスにかけられるストレス要因として使用されることが多い。その他のストレス要因としては、過大電圧または過小電圧が含まれていてもよい。今日、チップは200℃の高さまたは−55℃の低さの温度で検査される。これらの温度は、ウェハが検査中に据えられるチャックを加熱または冷却することによって実現される。
図1は、再構成されたウェハ100のある実施例を示す。この例において、ウェハは、例えばPyrex(登録商標)または他のあらゆる適当なホウケイ酸ガラス等のガラス構造101の上に再構成されるが、構造101には何れの適当な材料が使用されてもよい。この例において、Pyrex(登録商標)が使用されるが、それは、そのCTEがシリコンと略同じ(例えば、シリコンのCTEの適当な範囲/誤差内)であり、その結果、Pyrex(登録商標)がシリコンウェハから切断されたシリコンベースのダイスとの使用に適した構造であるからである。有利な態様として、ガラスウェハは平坦でもあり、それによってウェハの再構成が容易である。しかしながら、いくつかのシリコンウェハおよびシリコン以外の材料に基づくウェハにとっては、他の材料(ガラスまたはPyrex(登録商標)以外)のほうが適当かもしれない。
いくつかの実施例において、構造101はガラスではなく、シリコンで製作された第二のウェハであってもよい。他の実施例においては、別の材料が使用されてもよい。
この例において、ダイス102は接着剤103を使って構造101の上に保持される。使用可能な接着剤の例を後述する。この例において、個々のダイは構造上で、そこからダイスが切断された当初のウェハ上のダイスのパターンおよび当初のウェハの形状と近似するように配置される。当初のウェハ上のダイスのパターンおよび当初のウェハの形状と近似するようにダイスを配置することは、これによって当初のウェハを検査したプローブを再構成されたウェハの検査にも使用できるため、有利でありうる。しかしながら、個々のダイを基板上で、そこからダイスが切断された当初のウェハ上のダイスのパターンおよび当初のウェハの形状と近似するように配置することは必要条件ではない。むしろ、個々のダイは構造上で何れの適当なパターンに配置して、何れの適当な形状を形成し、プローブカード上の対応する検査用接続部とマッチさせてもよい。いくつかの実施例において、ダイスを、それらが当初のウェハ上で配置されていたピッチを超えるピッチで配置することが有利かもしれない。すなわち、ダイスは再構成されたウェハ内で、当初のウェハ上より相互により離されていてもよい。より広いピッチによって、より検査しやすくなるかもしれず、これは、それによってより大きいピッチのプローブを使用できるからであり、これは小さいピッチのものより操作がより容易でありうるからである。他方で、より小さいピッチにより、検査スループットが高くなるかもしれない。有利であるように思われれば、ダイは当初の丸いウェハとマッチするパターンではなく、長方形またはその他の形状パターンに設置できる。
いくつかの実施例において、ダイスは、それらが検査のために構造上に載せられる前に、1つまたは複数の性能特性に関して選択または選別されてもよい。例えば、ダイスはそこに対して実行される検査に基づいて、または再構成されたウェハ上の他のダイスとの適合性に基づいて選択されてもよい。
ある実施例において、ダイスを構造101上に保持するために使用される接着剤は、テープのタイプまたは他の何れの適当な接着材料であってもよい。いくつかの実施例において、熱に反応して接着性(粘着性)が低下する接着剤が使用される。例えば、再構成されたウェハ上のPGDを検査した後に、そこに熱を加えて、接着剤がその接着性を低下させるようにしてもよく、それによって検査されたPGD(今度は、再びKGDである)を傷付けずに(または少なくとも、依然として粘着性を持つ接着剤からKGDを剥がす場合より低い損傷の危険性で)取り外すことができる。いくつかの実施例においては、紫外(または他の波長の)光に反応して接着性が低下する接着剤が使用される。例えば、再構成されたウェハ上のPGDを検査した後に、そこにUV光を当て、接着剤が接着性を低下させるようにしてもよく、それによって検査されたPGD(今度は、再びKGDである)を傷付けずに(または少なくとも、依然として粘着性を持つ接着剤からKGDを剥がす場合より低い損傷の危険性で)取り外すことができる。いくつかの実施例において、熱や光以外の媒質または薬剤に反応して接着性が低下する接着剤が使用される。
いくつかの実施例において、ある接着剤が他の接着剤より使用に適しているかもしない。例えば、不透明な構造材料の場合、UV剥離接着剤より熱剥離接着剤の使用のほうが有利かもしれない。これは、不透明な構造の場合、UV(構造の下から当ててもよい)が接着剤に届かず、その結果、検査後にダイスが構造から外れないかもしれないからである。これに対して、シリコンベースの構造の場合、熱剥離接着剤のほうが有利かもしれない。
後述の実施例において、再構成されたウェハは検査プロセスの一部として使用される。しかしながら、本明細書に記載されているもののような再構成されたウェハは、検査に関しての使用に限定されず、何れの適当な目的のための何れの適当なプローブカードでも使用されてよい。
図2を参照すると、再構成されたウェハを含むウェハ上のダイスを検査するための自動検査装置(ATE)200がブロック図の形態で示されている。本明細書に記載されている検査プロセスで使用されてもよいATEのより詳しい説明は、図4および5に関して提供される。図2に示されているように、ATE 200は、矢印202によって図式的に示されているような検査のためにダイスと接触するように構成されたプローブカード(または単純にプローブ)201と、矢印207により図式的に示されているように、プローブ201を介して実行される検査を制御するための命令を実行する1つまたは複数の処理装置204(例えば、1または複数のコンピュータ)と、その上にPGD 206(この例において)がプローブと接触するように配置される構造205と、を含む。本明細書で説明されているように、構造は接着剤を含み、そこにPGDが付着される。
前述のように、この実施例において、構造205のCTEは、そこからPGDが切断された当初のウェハのCTEと実質的に同じである。しかしながら、いくつかの実施例において、構造205のCTEは既知であってもよいが、これはそこからPGDが切断された当初のウェハの材料のCTEと実質的に同じではない。
図3を参照すると、一部がATE 200により実行される検査および製造プロセス300は以下の動作を含んでいてもよい。プロセス300によれば、プローブ201は当初のウェハ(図示せず)と接触し(301)、その上に含まれるダイスを検査する。その検査に合格したダイスは、ATEによってKGDとして特徴付けられる。その後、CMP、研削、またはその他等の検査後の加工(302)がウェハに対して実行されて、ウェハはより脆くなる。その結果、KGDはATEによって再びPGDとして特徴付けられる。個々のPGDは、例えば上述のスタック型部品構成または他の何れかの適当な構成を含んでいてもよい電気装置の形成において使用するためにウェハから切断される(303)。しかしながら、電気装置を形成する前に、PGDを本明細書に記載されている方法で検査してもよい。ある例示的検査プロセスは、構造205上でウェハを再構成するステップと、再構成されたウェハに対し、プローブ201を使って検査を実行するステップと、を含む。上で説明したように、ウェハは、ダイスが構造上でウェハ様のパターンで配置されるという点で「再構成」されるのであり、当初のシリコンを備える当初のウェハが実際に物理的に再形成されるという意味ではない。
プロセス300によれば、接着剤(例えば、光剥離接着剤、熱剥離接着剤、または他のあらゆる適当な接着剤)が構造205に塗布される(304)。いくつかの実施例において、この動作は、接着剤がPGDを構造205に付着させるのに十分な粘着性を有しているかぎり、別の時点で行われてもよい。接着剤は、前述のように、テープであっても、または他の何れの適当な材料であってもよい。その後、PGDは構造205の上の接着剤の上に適当なパターン(例えば、プローブ201の検査用接続部に対応するパターン)で配置される(305)。PGDは、自動的に(例えば、1つまたは複数のロボットメカニズムを使って)、手動で、またはそれらの組合せにより配置されてもよい。PGDは接着剤に粘着/付着し、この例においては、ウェハ様のパターンであり、それによって再構成されたウェハを形成する。プローブ201はPGDを、それがもともと、当初のウェハ上の当初のダイスを検査したものと同じ方法で検査する(306)。いくつかの例においては同じ検査が実行されてもよく、他の例においては異なる検査が実行されてもよい。
検査に合格したPGDは再び、検査システムによってKGDとして特徴付けられてもよい。検査後に、熱、適当な(例えばUV)光、または他の何れの適当な接着性低下剤が接着剤に塗布され(307)、接着剤が接着性を低下させるようにされ、それによってKGDを構造205から外す。すると、KGDを何れの適当な目的に使用してもよい。
本明細書に記載されている例示的な検査技術は、製造中に使用に限定されない。むしろ、これらは何れの適当な時点でダイスを検査するために応用されてもよい。例えば、この検査技術は、馴染みのない、または信頼できない供給元から購入されたかもしれないダイスのリールの検査に使用されてもよい。この検査技術は、改ざんされたダイス(例えば、故意に破損させられたもの)およびその他を特定するために使用されてもよい。
前述のように、本明細書に記載されている検査技術は、少なくとも一部に、ATE上で実施されてもよい。ある例示的動作において、ATE(「テスタ」または「検査システム」とも呼ばれる)は、テストプログラムセット(TPS)の中の命令に従って動作して、上述のダイスまたはPGD等のDUTに印加される入力信号を自動的に生成し、DUTからの出力信号をモニタする。ATEは出力信号を予想される応答と比較して、DUTに欠陥があるか否かを判断する。ATEは一般に、コンピュータシステムと、検査機器または対応する可能を有する単独の装置と、を含む。
図4を参照すると、ウェハまたは再構成されたウェハ上のダイス等の検査対象(DUT)401を検査するためのATE 400は、検査機器402を含む。検査機器402を制御するために、システム400はハードワイヤ接続404により検査機器402と連通する検査コンピュータシステム403を含む。通常、コンピュータシステム403は、コマンドを検査機器402に送り、DUT 401(例えば、ウェハまたは再構成されたウェハの一部の上のダイ)に対するルーチンおよび機能の実行を開始する。このように検査ルーチンを実行することにより、検査信号の生成とDUT 401への送信が開始され、DUTからの応答が収集されてもよい。各種のDUTはシステム400によって検査されてもよい。例えば、DUTは半導体装置であってもよく、これは、集積回路(IC)チップ(例えば、メモリチップ、マイクロプロセッサ、アナログ−デジタル変換器、デジタル−アナログ変換器、その他)を含むが、これらに限定されない。
検査信号を供給し、DUTからの応答を収集するために、検査機器402のプローブカード410は、DUT 401上のコンタクトと連通できるようにする1つまたは複数のコネクタコンタクトに接続される。導体405(例えば、ケーブル)はプローブカード410に接続されて、検査信号(例えば、パラメータ測定ユニット(PMU:parametric measurement unit)検査信号、コンタクト電子機器(PE:contact electronics)検査信号、その他)をDUT 401の内部回路に供給するために使用される。導体405はまた、検査機器402により供給される検査信号に応答した信号を検出する。例えば、電圧信号または電流信号が検査信号に応答してコンタクトで検出されて、解析のために導体405に沿って検査機器402に送信されてもよい。このようなシングルポート検査はまた、DUT 401内に含まれる他のコンタクトで実行されてもよい。例えば、検査機器402は検査信号をコンタクトに供給し、(供給された信号を搬送する)導体に沿って反射して戻される、それに関連する信号を収集してもよい。ある検査シナリオではデジタル信号が導体405に沿ってDUT 401上のコンタクトに送信され、DUT 401にデジタル値が保存されてもよい。いったん保存されると、DUT 401にアクセスして、保存されたデジタル値を読み出し、導体405に沿って検査機器402に送信してもよい。その後、読み出されたデジタル値が特定されて、正しい値がDUT 401に保存されたか否かが判断されてもよい。
1ポート測定の実行と共に、2ポート検査も検査機器402によって実行されてよい。例えば、検査信号は導体405に沿ってDUTコンタクトへと注入されてもよく、応答信号は、DUT 401の1つまたは複数の他のコンタクトから収集されてもよい。この応答信号は検査機器402に供給されて、数量、例えば利得応答、位相応答、およびその他のスループット測定量が判定される。
図5も参照すると、検査信号を送信し、DUT(または複数のDUT)の複数のコンタクトから収集するために、半導体装置検査機器402は、DUTのコンタクトと通信可能なインタフェースカード501を含む。例えば、インタフェースカード501は、検査信号をDUTのコンタクトに(プローブカードを介して)送信し、対応する応答を収集してもよい。コンタクトへの各通信リンクはチャネルと呼ばれ、検査信号を多数のチャネルに供給することによって、複数の検査を同時に実行できるため、検査時間が短縮される。インタフェースカード上に多くのチャネルを有することと共に、検査機器402の中に多数のインタフェースカードを含めることによって、全体のチャネル数が増え、その結果、検査時間はさらに短縮される。この例では、2つの追加のインタフェースカード502および503が、複数のインタフェースカードを検査機器402にポピュレートできることを実証するために示されている。
各インタフェースカードは、特定の検査機能を実行するための専用の集積回路(IC)チップ(例えば、特定用途集積回路(ASIC))を含む。例えば、インタフェースカード503は、パラメータ測定ユニット(PMU)検査およびコンタクト電子機器(PE)検査を実行するための1つまたは複数のICチップを含む。これらの機能を実行するために、1つまたは複数のICチップは、PMU検査を実行するための回路を含むPMUステージ506とPE検査を実行するための回路を含むPEステージ507を含む。これに加えて、インタフェースカード501および502は各々、PMUおよびPE回路を含む1つまたは複数のICチップを含む。
PMU検査は、DC電圧または電流信号をDUTに供給して、入力および出力インピーダンス、電流リーク、およびその他の種類のDC性能特性等の数量を判定するステップを含む。PE検査は、AC検査信号または波形をDUT(例えば、DUT 401)に供給するステップと、応答を収集して、DUTの性能をさらに特徴付けるステップと、を含む。例えば、PEステージは(DUTに)、DUT上に保存するための2進値のベクトルを表すAC検査信号を送信してもよい。いったんこれらの2進値が保存されると、検査機器402がDUTにアクセスして、正しい2進値が保存されたか否かを判断してもよい。デジタル信号は一般に、急激な電圧遷移を含むため、PEステージ内の回路はPMUステージ内の回路に関して高速で動作してもよい。
インタフェースカード501からDUT 401へとDCおよびAC検査信号の両方を送信するために、導電トレース510がインタフェースボードコネクタ511に接続され、これによって信号をインタフェースボードと送受信できる。インタフェースボードコネクタ511はまた、導体512にも接続され、これによって信号を検査機器402と送受信できる。この例において、導体512は検査機器402とDUTとの間の双方向信号送受信のためにインタフェースコネクタ511に接続される。
この例において、検査機器402は、特に各種のPMUステージの動作を調整するためのPMU制御回路514と、特に各種のPEステージの動作を調整するためのPE制御回路515と、ネットワークまたはハードワイヤ接続により検査コンピュータシステム403と通信するためのネットワークインタフェース516と、を含む。テスタ401はまた、この例において、プログラム可能ハードウェア517、例えばFPGA(field−programmable gate array)半導体装置等も含み、これは、検査機器402がDUT 401と相互作用して各種の検査動作を実行できるようにプログラムすることができる。
本明細書には「検査」および「検査システム」に関する実施例が記載されているが、本明細書に記載されているプロセスとそれに関連する回路は何れの適当なシステムにおいて使用されてもよく、本明細書に記載されている検査システムおよび製造プロセスに限定されない。
本明細書に記載されているように実行される検査は、ハードウェアまたはハードウェアとソフトウェアの組合せを使って実施されてもよい。例えば、本明細書に記載されているもののような検査システムは、様々な地点に位置付けられた様々なコントローラおよび/または処理装置を含んでいてもよい。中央コンピュータは、様々なコントローラまたは処理装置間の動作を調整してもよい。中央コンピュータ、コントローラ、および処理装置は、検査と較正の制御と調整に影響を与えるような様々なソフトウェアルーチンを実行してもよい。
検査は、少なくとも一部に、1つまたは複数のコンピュータプログラム製品、例えば1つまたは複数のデータ処理装置、例えばプログラム可能プロセッサ、コンピュータ、複数のコンピュータ、および/またはプログラム可能ロジックコンポーネント等によって実行されるため、またはその動作を制御するための、1つまたは複数の非一時的機械読取可能媒体等の1つまたは複数の情報担体の中に埋め込まれた1つまたは複数のコンピュータプログラムを使って制御できる。
コンピュータプログラムは、コンパイラ型またはインタプリタ型言語を含む何れの形態のプログラム言語で書くこともでき、また、独立型プログラムとしても、またはモジュール、コンポーネントサブルーチン、もしくはコンピューティング環境での使用に適したその他のユニットを含む何れの形態でも実装できる。コンピュータプログラムは1つのコンピュータ上で、または、1箇所にある、または複数の箇所に分散され、ネットワークで相互接続された複数のコンピュータ上で実行するように実装できる。
検査および較正の全部または一部を実施することに関連する動作は、本明細書に記載されている機能を実行するための1つまたは複数のコンピュータプログラムを実行する1つまたは複数のプログラム可能プロセッサによって実行できる。検査および較正の全部または一部は、特殊目的の論理回路、例えばFPGA(field programmable gate array)および/またはASIC(特定用途集積回路)等を使って実施できる。
コンピュータプログラムの実行に適したプロセッサには、例えば、汎用および特殊目的の両方のマイクロプロセッサ、およびあらゆる種類のデジタルコンピュータの何れかの1つまたは複数のプロセッサが含まれる。一般に、プロセッサは、読取専用記憶領域またはランダムアクセス記憶領域またはその両方から命令とデータを受け取る。コンピュータ(サーバを含む)の要素には、命令を実行するための1つまたは複数のプロセッサと、命令とデータを保存するための1つまたは複数の記憶領域が含まれる。一般に、コンピュータはまた、データを保存するための多数のPCB等の1つまたは複数の機械読取可能記憶媒体、例えば磁気、磁気光ディスク、または光ディスク等も含むか、またはそこからデータを受け取り、もしくはそこにデータを送信する。コンピュータプログラム命令とデータを具現化するのに適した機械読取可能記憶媒体は、あらゆる形態の不揮発性記憶領域を含み、これには例えば半導体記憶領域装置、例えばEPROM、EEPROM、およびフラッシュメモリ領域装置、磁気ディスク、例えば内蔵ハードディスクまたはリムーバブルディスク、磁気光ディスク、およびCD−ROMおよびDVD−ROMディスクが含まれる。
「電気接続」とは、本明細書において使用されるかぎり、すべて、直接的な物理的接続または、介在部品を含むが、それにかかわらず、接続された構成部品間で電気信号(無線信号を含む)が流れるような接続を意味するかもしれない。本明細書に記載されている電気回路にかかわる「接続」はすべて、特にことわりがないかぎり、電気接続であり、「接続」の修飾語として「電気」という単語が使用されているか否かにかかわらず、必ずしも直接物理的に接続されているとはかぎらない。
本明細書に記載されている異なる実施例の要素を組み合わせて、具体的には上述されていない他の実施形態を形成してもよい。要素は、本明細書に記載されている構造から、その動作に不利な影響を与えずに除外されてもよい。さらに、各種の別々の要素を組み合わせて、本明細書に記載されている機能を実行する1つまたは複数の個々の要素にしてもよい。
Claims (24)
- 第一の半導体ウェハから切断されたダイスを第二のウェハの上に載せる方法であって、
前記ダイスを前記第二のウェハ上のパターンに配置するステップを含み、
前記第二のウェハの熱膨張率は前記ダイスと実質的に同じ熱膨張率を有する方法。 - 配置するステップは、
前記構造に接着剤を塗布するステップと、
前記パターンの前記接着剤の上に前記ダイスを載せるステップと
を含む請求項1の方法。 - 前記接着剤は熱に反応して接着性が低下する、請求項1の方法。
- 前記接着剤は紫外光に反応して接着性が低下する、請求項1の方法。
- 前記第二のウェハが形成される材料の熱膨張率は、前記ダイスの熱膨張率にマッチするか、または前記ダイスの前記熱膨張率を中心とした所定の範囲内にある、請求項1の方法。
- 前記第二のウェハが形成される材料は、前記ダイスの前記熱膨張率に実質的にマッチする熱膨張率を有するUV透過性ガラスを含む、請求項1の方法。
- 前記第二のウェハは、接着剤が堆積されたUV透過性ガラスからなり、
前記接着剤は紫外光に反応して接着性が低下する、請求項1の方法。 - 前記第二のウェハは、接着剤が堆積されたシリコンからなり、
前記接着剤は温度上昇に反応して接着性が低下する、請求項1の方法。 - 前記ダイスは前記第一のウェハ上および前記第二のウェハ上で同じパターンとされる、請求項1の方法。
- 前記パターンは第一のパターンであり、前記ダイスは前記第二のウェハ上で第二のパターンとされ、前記第一のパターンは前記第二のパターンと異なる、請求項1の方法。
- 前記第二のパターンにおいて、隣接する装置は、前記第一のパターンにおいてよりも離れている、請求項10の方法。
- 前記ダイスは、それらが前記第二のウェハ上に載せられる前に、1以上の性能特性について選択または選別されている、請求項1の方法。
- 自動検査装置(ATE)であって、
検査を目的として、第一の半導体ウェハから切断されて第二のウェハ上にあるダイスと接触するように構成されたプローブカードと、
前記プローブカードによって実行される検査を制御する命令を実行する処理装置と
を含み、
前記第二のウェハは、前記ダイスと実質的に同じ熱膨張率を有するATE。 - 前記第二のウェハと前記ダイスとの間に接着剤をさらに含み、
前記接着剤が前記ダイスを前記第二のウェハ上に保持する、請求項13のATE。 - 前記接着剤は、前記接着剤が熱に反応して接着性を低下させる組成を有する、請求項13のATE。
- 前記接着剤は、前記接着剤が紫外光に反応して接着性を低下させる組成を有する、請求項13のATE。
- 前記第二のウェハを形成する材料は、前記ダイスの熱膨張率にマッチするか、または前記ダイスの前記熱膨張率を中心とした所定の範囲内にある熱膨張率を有するシリコンを含む、請求項13のATE。
- 前記第二のウェハは、接着剤が堆積されたガラスを含み、
前記接着剤は、前記接着剤が紫外光に反応して接着性を低下させる組成を有する、請求項13のATE。 - 前記ダイスは前記第一の半導体ウェハ上で、前記ダイスが前記第二のウェハ上で配置されるのと同じパターンとされる、請求項13のATE。
- 前記パターンは第一のパターンであり、前記ダイスは前記第二のウェハ上で第二のパターンとされ、前記第一のパターンは前記第二のパターンと異なる、請求項13のATE。
- 前記第二のパターンにおいて、隣接するダイスは、前記第一のパターンにおいてよりも離れている、請求項20のATE。
- 前記第一のウェハまたは前記第二のウェハは丸以外の形状を有する、請求項1の方法。
- 前記第一の半導体ウェハまたは前記第二のウェハは丸以外の形状を有する、請求項13のATE。
- 前記第二のウェハに関して、ダイスのパターンにマッチするプローブカードを使用するステップをさらに含む、請求項1の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/536,928 US20160131702A1 (en) | 2014-11-10 | 2014-11-10 | Assembling devices for probe card testing |
US14/536,928 | 2014-11-10 | ||
PCT/US2015/059713 WO2016077217A1 (en) | 2014-11-10 | 2015-11-09 | Assembling devices for probe card testing |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017534872A true JP2017534872A (ja) | 2017-11-24 |
Family
ID=55912058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017522365A Pending JP2017534872A (ja) | 2014-11-10 | 2015-11-09 | プローブカード検査のための装置の組立 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20160131702A1 (ja) |
EP (1) | EP3218729B1 (ja) |
JP (1) | JP2017534872A (ja) |
KR (1) | KR20170084162A (ja) |
CN (1) | CN107076782A (ja) |
SG (1) | SG11201702957SA (ja) |
WO (1) | WO2016077217A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10451652B2 (en) | 2014-07-16 | 2019-10-22 | Teradyne, Inc. | Coaxial structure for transmission of signals in test equipment |
WO2019165305A1 (en) | 2018-02-23 | 2019-08-29 | International Test Solutions, Inc. | Novel material and hardware to automatically clean flexible electronic web rolls |
CN108345752B (zh) * | 2018-02-24 | 2022-02-11 | 北京芯可鉴科技有限公司 | 晶圆级非易失性存储器的寿命特性评估方法 |
US10972192B2 (en) | 2018-05-11 | 2021-04-06 | Teradyne, Inc. | Handler change kit for a test system |
US11756811B2 (en) | 2019-07-02 | 2023-09-12 | International Test Solutions, Llc | Pick and place machine cleaning system and method |
US11211242B2 (en) | 2019-11-14 | 2021-12-28 | International Test Solutions, Llc | System and method for cleaning contact elements and support hardware using functionalized surface microfeatures |
US11318550B2 (en) | 2019-11-14 | 2022-05-03 | International Test Solutions, Llc | System and method for cleaning wire bonding machines using functionalized surface microfeatures |
US11035898B1 (en) * | 2020-05-11 | 2021-06-15 | International Test Solutions, Inc. | Device and method for thermal stabilization of probe elements using a heat conducting wafer |
US11604219B2 (en) | 2020-12-15 | 2023-03-14 | Teradyne, Inc. | Automatic test equipement having fiber optic connections to remote servers |
US11862901B2 (en) | 2020-12-15 | 2024-01-02 | Teradyne, Inc. | Interposer |
US11855376B2 (en) | 2021-03-24 | 2023-12-26 | Teradyne, Inc. | Coaxial contact having an open-curve shape |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174167A (ja) * | 1997-08-29 | 1999-03-16 | Sharp Corp | 半導体素子の製造方法 |
JP2005347760A (ja) * | 2004-06-04 | 2005-12-15 | Infineon Technologies Ag | 第2の基板上に第1の基板のチップを配置する方法 |
JP2009510396A (ja) * | 2005-09-19 | 2009-03-12 | フォームファクター, インコーポレイテッド | 個片化されたダイを検査するデバイスおよび方法 |
JP2010175552A (ja) * | 2010-03-11 | 2010-08-12 | Advantest Corp | プローブカード及びその製造方法 |
US20100213578A1 (en) * | 2009-02-25 | 2010-08-26 | Micron Technology, Inc. | Methods of forming integrated circuits and resulting structures |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6002266A (en) * | 1995-05-23 | 1999-12-14 | Digital Equipment Corporation | Socket including centrally distributed test tips for testing unpackaged singulated die |
JP2000100882A (ja) * | 1998-09-18 | 2000-04-07 | Hitachi Ltd | 半導体装置の製造方法とその検査方法、及び、それらの方法に用いる冶具 |
US6815251B1 (en) * | 1999-02-01 | 2004-11-09 | Micron Technology, Inc. | High density modularity for IC's |
US6555908B1 (en) * | 2000-02-10 | 2003-04-29 | Epic Technologies, Inc. | Compliant, solderable input/output bump structures |
WO2002074686A2 (en) * | 2000-12-05 | 2002-09-26 | Analog Devices, Inc. | A method and device for protecting micro electromechanical systems structures during dicing of a wafer |
US6472728B2 (en) * | 2001-03-05 | 2002-10-29 | Delphi Technologies, Inc. | Condition sensitive adhesive tape for singulated die transport devices |
DE10334576B4 (de) * | 2003-07-28 | 2007-04-05 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse |
JP4942055B2 (ja) * | 2007-05-20 | 2012-05-30 | シルバーブルック リサーチ ピーティワイ リミテッド | ハンドル基板からmemsデバイスを取り外す方法 |
US7888947B2 (en) * | 2007-11-21 | 2011-02-15 | Teradyne, Inc. | Calibrating automatic test equipment |
US7973310B2 (en) * | 2008-07-11 | 2011-07-05 | Chipmos Technologies Inc. | Semiconductor package structure and method for manufacturing the same |
US20110294262A1 (en) * | 2010-05-29 | 2011-12-01 | Ping Huang | Semiconductor package process with improved die attach method for ultrathin chips |
US8956954B2 (en) * | 2012-02-21 | 2015-02-17 | Chih-hao Chen | Method of processing wafers for saving material and protecting environment |
US20130309792A1 (en) * | 2012-05-21 | 2013-11-21 | Michael A. Tischler | Light-emitting dies incorporating wavelength-conversion materials and related methods |
US10439107B2 (en) * | 2013-02-05 | 2019-10-08 | Cree, Inc. | Chip with integrated phosphor |
-
2014
- 2014-11-10 US US14/536,928 patent/US20160131702A1/en not_active Abandoned
-
2015
- 2015-11-09 CN CN201580059772.5A patent/CN107076782A/zh active Pending
- 2015-11-09 EP EP15859469.7A patent/EP3218729B1/en active Active
- 2015-11-09 WO PCT/US2015/059713 patent/WO2016077217A1/en active Application Filing
- 2015-11-09 JP JP2017522365A patent/JP2017534872A/ja active Pending
- 2015-11-09 KR KR1020177015381A patent/KR20170084162A/ko not_active Application Discontinuation
- 2015-11-09 SG SG11201702957SA patent/SG11201702957SA/en unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174167A (ja) * | 1997-08-29 | 1999-03-16 | Sharp Corp | 半導体素子の製造方法 |
JP2005347760A (ja) * | 2004-06-04 | 2005-12-15 | Infineon Technologies Ag | 第2の基板上に第1の基板のチップを配置する方法 |
JP2009510396A (ja) * | 2005-09-19 | 2009-03-12 | フォームファクター, インコーポレイテッド | 個片化されたダイを検査するデバイスおよび方法 |
US20100213578A1 (en) * | 2009-02-25 | 2010-08-26 | Micron Technology, Inc. | Methods of forming integrated circuits and resulting structures |
JP2010175552A (ja) * | 2010-03-11 | 2010-08-12 | Advantest Corp | プローブカード及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP3218729A1 (en) | 2017-09-20 |
EP3218729B1 (en) | 2019-10-30 |
US20160131702A1 (en) | 2016-05-12 |
KR20170084162A (ko) | 2017-07-19 |
WO2016077217A1 (en) | 2016-05-19 |
SG11201702957SA (en) | 2017-05-30 |
CN107076782A (zh) | 2017-08-18 |
EP3218729A4 (en) | 2018-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017534872A (ja) | プローブカード検査のための装置の組立 | |
US7733106B2 (en) | Apparatus and method of testing singulated dies | |
US5489538A (en) | Method of die burn-in | |
TWI430378B (zh) | 用於固持待測裝置之設備 | |
US6842022B2 (en) | System and method for heterogeneous multi-site testing | |
US7906982B1 (en) | Interface apparatus and methods of testing integrated circuits using the same | |
US8797056B2 (en) | System and method for electronic testing of partially processed devices | |
WO2003003033A2 (en) | Semiconductor programming and testing method and apparatus | |
US7719301B2 (en) | Testing method of semiconductor integrated circuit and information recording medium | |
US20080205172A1 (en) | Design-for-test micro probe | |
JP2007049161A (ja) | ドーナッツ型並列プローブカード及びそれを利用したウェーハの検査方法 | |
JP2011139040A (ja) | 半導体装置、そのプローブテスト方法及びその製造方法 | |
US20090024324A1 (en) | Method and System for GRR Testing | |
KR101781895B1 (ko) | 멀티칩 패키지 테스트 시스템 | |
US20110254579A1 (en) | Semiconductor test method and semiconductor test system | |
US20150303171A1 (en) | Systems and methods for carrying singulated device packages | |
KR102534369B1 (ko) | 프로브 스테이션 테스트 장치 | |
US8283940B2 (en) | Probe device, processing device, and probe testing method | |
KR100821095B1 (ko) | 반도체 테스트장치 및 그 테스트방법 | |
Bahukudumbi et al. | Wafer-level testing and test during burn-in for integrated circuits | |
TW562929B (en) | Wafer level board/card assembly method and equipment thereof | |
JP2003279617A (ja) | Icチップのテスト方法及びそのテスト装置 | |
CN114487788A (zh) | 封装器件的失效定位方法 | |
JP2005292062A (ja) | マルチチップモジュールの検査方法及び製造方法 | |
JP2005072252A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190828 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200324 |