CN114487788A - 封装器件的失效定位方法 - Google Patents
封装器件的失效定位方法 Download PDFInfo
- Publication number
- CN114487788A CN114487788A CN202210344354.2A CN202210344354A CN114487788A CN 114487788 A CN114487788 A CN 114487788A CN 202210344354 A CN202210344354 A CN 202210344354A CN 114487788 A CN114487788 A CN 114487788A
- Authority
- CN
- China
- Prior art keywords
- failed
- time domain
- packaged device
- failure
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
Abstract
本发明提供一种封装器件的失效定位方法。封装器件的失效定位方法包括:获取未失效封装器件的参考信号;所述参考信号包括所述未失效封装器件的时域信号;获取失效封装器件的测量信号;所述测量信号包括所述失效封装器件的时域信号;对比所述参考信号和所述测量信号,获得所述失效封装器件的失效位置。本发明所述的封装器件的失效定位方法,分别获得未失效封装器件的参考信号和失效封装器件的测量信号,并通过对比未失效封装器件的参考信号和失效封装器件的测量信号,可以快速获得失效封装器件的精确失效位置,极大地节省了研发人员测试失效位置的时间,帮助提升企业研发竞争力,为后续开展先进封装器件失效分析定位工作提供参考。
Description
技术领域
本发明涉及集成电路技术领域,特别是涉及一种封装器件的失效定位方法。
背景技术
随着集成电路的高速发展,人们对于器件封装的要求也越来越高,器件封装小型化、高密度化、多功能化、低功耗成为了电子产品的发展趋势。先进封装技术的出现,让业界看到了通过电子封装推动芯片高密度集成、性能提升、体积微型化和成本下降的巨大潜力,电子封装进一步成为推动半导体发展的关键力量之一。
然而器件在制造和封装过程中容易产生不同的缺陷,缺陷积累最终会造成器件失效,所以失效分析是保障先进封装器件可靠性的必要手段。封装器件因结构复杂,当前用于封装器件的缺陷检测系统已经无法应付最新的先进封装器件,传统的测试手段很难识别器件的故障位置,进而导致失效分析工作无法快速进行,导致后续失效分析的难度增加,工作效率大幅降低。因此,如何快速定位到器件失效的位置是影响失效分析成功率和时效性的关键因素。
发明内容
为解决上述技术问题,本发明设计了一种封装器件的失效定位方法。可以精准定位封装器件的失效位置,极大地节省了研发人员测试失效位置的时间,帮助提升企业研发竞争力,为后续开展先进封装器件失效分析定位工作提供参考。
本发明设计了一种封装器件的失效定位方法,所述封装器件的失效定位方法包括:
获取未失效封装器件的参考信号,所述参考信号包括所述未失效封装器件的时域信号;
获取失效封装器件的测量信号,所述测量信号包括所述失效封装器件的时域信号;
对比所述参考信号和所述测量信号,获得所述失效封装器件的失效位置。
本发明所述的封装器件的失效定位方法,分别获得未失效封装器件的参考信号和失效封装器件的测量信号,并通过对比未失效封装器件的参考信号和失效封装器件的测量信号,可以快速获得失效封装器件的精确失效位置,极大地节省了研发人员测试失效位置的时间,帮助提升企业研发竞争力,为后续开展先进封装器件失效分析定位工作提供参考。
在其中一个实施例中,所述封装器件包括多层结构;所述获取所述未失效封装器件的参考信号包括:
沿厚度方向依次去除所述未失效封装器件的各层结构,并在去除每一层结构之后,均获取剩余结构的时域信号。
在其中一个实施例中,通过时域反射测量系统获取所述时域信号。
在其中一个实施例中,所述通过时域反射测量系统获取所述时域信号,包括:
通过时域反射测量系统中的探针接触所述未失效封装器件的封装管脚,所述探针发射脉冲信号,所述脉冲信号在所述未失效封装器件的引线中传播,以得到所述时域信号。
在其中一个实施例中,所述去除所述未失效封装器件的各层结构的方法包括机械研磨法、离子刻蚀法和化学腐蚀法中的至少一种。
在其中一个实施例中,所述获取未失效封装器件的参考信号之前,还包括:
采用 3D X-射线的方法对所述未失效封装器件进行扫描分析;
记录所述未失效封装器件的封装结构及各层结构的物理参数;所述物理参数包括所述未失效封装器件的各层结构的形状和厚度。
在其中一个实施例中,所述获取失效封装器件的测量信号包括:
通过时域反射测量系统获取所述失效封装器件的整体结构的时域信号。
在其中一个实施例中,所述对比所述参考信号和所述测量信号,获得所述失效封装器件的失效位置,包括:
对比所述未失效封装器件的时域信号和所述失效封装器件的整体结构的时域信号,确定所述失效封装器件的失效位置。
在其中一个实施例中,所述封装器件包括:裸片结构层、微凸点结构层、通孔结构、硅转接板结构层、可控塌陷芯片连接凸起结构层、封装层、球栅阵列封装结构层及叠印制板结构层。
在其中一个实施例中,所述微凸点结构层中的最小的微凸点的直径小于20μm;所述通孔结构中的最小的通孔的直径小于20μm。
附图说明
图1是本发明一个实施例中封装器件的失效定位方法的步骤流程示意图;
图2是本发明一个实施例中封装器件的失效定位方法中的封装器件的结构示意图;
图3是本发明一个实施例中封装器件的失效定位方法中的获取未失效封装器件的参考信号的步骤流程示意图;
图4是本发明一个实施例中封装器件的失效定位方法中的获取未失效封装器件的参考信号的步骤流程S301获得的时域信号曲线图;
图5是本发明一个实施例中封装器件的失效定位方法中的获取未失效封装器件的参考信号的步骤流程S302获得的时域信号曲线图;
图6是本发明一个实施例中封装器件的失效定位方法中的获取未失效封装器件的参考信号的步骤流程S302获得的未失效封装器件的结构;
图7是本发明一个实施例中封装器件的失效定位方法中的获取未失效封装器件的参考信号的步骤流程S303获得的时域信号曲线图;
图8是本发明一个实施例中封装器件的失效定位方法中的获取未失效封装器件的参考信号的步骤流程S303获得的未失效封装器件的结构;
图9是本发明一个实施例中封装器件的失效定位方法中的获取未失效封装器件的参考信号的步骤流程S304获得的时域信号曲线图;
图10是本发明一个实施例中封装器件的失效定位方法中的获取未失效封装器件的参考信号的步骤流程S304获得的未失效封装器件的结构;
图11是本发明一个实施例中封装器件的失效定位方法中的获取未失效封装器件的参考信号的步骤流程S305获得的时域信号曲线图;
图12是本发明一个实施例中封装器件的失效定位方法中的获取未失效封装器件的参考信号的步骤流程S305获得的未失效封装器件的结构;
图13是本发明一个实施例中封装器件的失效定位方法中的获取未失效封装器件的参考信号的步骤流程S306获得的时域信号曲线图;
图14是本发明一个实施例中封装器件的失效定位方法中的获取未失效封装器件的参考信号的步骤流程S306获得的未失效封装器件的结构;
图15是本发明一个实施例中封装器件的失效定位方法中的获取未失效封装器件的参考信号的步骤流程S306获得的时域信号曲线图;
图16是本发明一个实施例中封装器件的失效定位方法中的获取未失效封装器件的参考信号的步骤流程S306获得的未失效封装器件的结构;
图17是本发明一个实施例中封装器件的失效定位方法中的获得的失效封装器件的整体结构的时域信号曲线图;
图18是本发明一个实施例中封装器件的失效定位方法中获得的未失效封装器件的时域信号曲线图和失效封装器件的时域信号曲线图;其中,曲线1是未失效封装器件整体结构的时域信号曲线;曲线2是未失效封装器件去除第一层结构之后的时域信号曲线;曲线3是未失效封装器件去除第二层结构之后的时域信号曲线;曲线4是未失效封装器件去除第三层结构之后的时域信号曲线;曲线5是未失效封装器件去除第四层结构之后的时域信号曲线;曲线6是未失效封装器件去除第五层结构之后的时域信号曲线;曲线7是未失效封装器件去除第六层结构之后的时域信号曲线;曲线8是失效器件的整体结构的时域信号曲线。
附图说明:
10、叠印制板结构层;20;球栅阵列封装结构层;30、封装层;40、可控塌陷芯片连接凸起结构层;50、硅转接板结构层;60、通孔结构;70、微凸点结构层;80、裸片结构层。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似改进,因此本发明不受下面公开的具体实施例的限制。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
需要说明的是,当元件被称为“固定于”或“设置于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的,并不表示是唯一的实施方式。
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
随着集成电路的高速发展,人们对于器件封装的要求也越来越高,器件封装小型化、高密度化、多功能化、低功耗成为了电子产品的发展趋势。先进封装技术的出现,让业界看到了通过电子封装推动芯片高密度集成、性能提升、体积微型化和成本下降的巨大潜力,电子封装进一步成为推动半导体发展的关键力量之一。
然而器件在制造和封装过程中容易产生不同的缺陷,缺陷积累最终会造成器件失效,所以失效分析是保障先进封装器件可靠性的必要手段。封装器件因结构复杂,当前用于封装器件的缺陷检测系统已经无法应付最新的先进封装器件,传统的测试手段很难识别器件的故障位置,进而导致失效分析工作无法快速进行,导致后续失效分析的难度增加,工作效率大幅降低。因此,如何快速定位到器件失效的位置是影响失效分析成功率和时效性的关键因素。
为解决上述技术问题,本发明设计了一种封装器件的失效定位方法。可以精准定位封装器件的失效位置,极大地节省了研发人员测试失效位置的时间,帮助提升企业研发竞争力,为后续开展先进封装器件失效分析定位工作提供参考。
如图1所示,封装器件的失效定位方法包括:
S101:获取未失效封装器件的参考信号;参考信号包括未失效封装器件的时域信号;
S102:获取失效封装器件的测量信号;测量信号包括失效封装器件的时域信号;
S103:对比参考信号和测量信号,获得失效封装器件的失效位置。
本发明的封装器件的失效定位方法,分别获得未失效封装器件的参考信号和失效封装器件的测量信号,并通过对比未失效封装器件的参考信号和失效封装器件的测量信号,可以快速获得失效封装器件的精确失效位置,极大地节省了研发人员测试失效位置的时间,帮助提升企业研发竞争力,为后续开展先进封装器件失效分析定位工作提供参考。
在一个示例中,封装器件可以包括多层结构;如图2所示,封装器件可以包括但不仅限于:叠印制板结构层10、球栅阵列封装结构层20、封装层30、可控塌陷芯片连接凸起结构层40、硅转接板结构层50、通孔结构60、微凸点结构层70、裸片结构层80;球栅阵列封装结构层20位于叠印制板结构层10和封装层30之间,以将叠印制板结构层10和封装层30电连接;可控塌陷芯片连接凸起结构层40位于封装层30远离球栅阵列封装结构层20的表面;硅转接板结构层50位于可控塌陷芯片连接凸起结构层40远离封装层30的表面;微凸点结构层70位于硅转接板结构层50远离可控塌陷芯片连接凸起结构层40的表面;裸片结构层80位于微凸点结构层70远离硅转接板结构层50的表面;通孔结构60贯穿硅转接板结构层50,并与微凸点结构层70和可控塌陷芯片连接凸起结构层40相连接。
在一个示例中,微凸点结构层70中的最小的微凸点的直径小于20μm;通孔结构60中的最小的通孔的直径小于20μm;器件内部结构的尺寸如此小,以至于使用传统测试方法对失效器件进行失效定位时,根本无法准确和快速确认失效位置。
在一个示例中,获取未失效封装器件的参考信号包括:沿厚度方向依次去除未失效封装器件的各层结构,并在去除每一层结构之后,均获取剩余结构的时域信号。
为便于理解,在一个示例中,以图2所示的封装器件作为未失效封装器件的样品,则如图3所示,获取未失效封装器件的参考信号包括如下操作步骤:
S301:获取未失效封装器件整体结构的时域信号曲线;此时获得的时域信号曲线如图4所示;
S302:去除未失效封装器件的裸片结构层80,获得此时未失效封装器件的结构的时域信号曲线,如图5所示;此时未失效封装器件的结构如图6所示;
S303:在S302的基础上,去除未失效封装器件的微凸点结构层70,获得此时未失效封装器件的结构的时域信号曲线,如图7所示;此时未失效封装器件的结构如图8所示;
S304:在S303的基础上,去除未失效封装器件的硅转接板结构层50,因通孔结构60位于硅转接板结构层50中,此时通孔结构60也一并被去除,获得此时未失效封装器件的结构的时域信号曲线,如图9所示;此时未失效封装器件的结构如图10所示;
S305:在S304的基础上,去除未失效封装器件的可控塌陷芯片连接凸起结构层40,获得此时未失效封装器件的结构的时域信号曲线,如图11所示;此时未失效封装器件的结构如图12所示;
S306:在S305的基础上,去除未失效封装器件的封装层30,获得此时未失效封装器件的结构的时域信号曲线,如图13所示;此时未失效封装器件的结构如图14所示;
S307:在S306的基础上,去除未失效封装器件的球栅阵列封装结构层20,获得此时未失效封装器件的结构的时域信号曲线,如图15所示;此时未失效封装器件的结构如图16所示。
在一个示例中,去除未失效封装器件的各层结构的方法可以包括但不仅限于机械研磨法、离子刻蚀法和化学腐蚀法中的至少一种。
需要说明的是,本发明的封装器件的失效定位方法不局限于用在上述实施例所展示的器件结构,所有封装器件均适用;譬如,若封装器件共有n层,则能获得n组未失效封装器件的时域信号曲线。
在一个示例中,通过时域反射测量系统获取时域信号,进而获得时域信号曲线;时域反射测量系统可以包括时域信号发射器、示波器和探针。
在一个示例中,通过时域反射测量系统获取时域信号,包括:通过时域反射测量系统中的探针接触未失效封装器件的封装管脚,探针发射脉冲信号,脉冲信号在未失效封装器件的引线中传播,以得到时域信号;引线是未失效封装器件中各结构之间的连接引线以及各结构与封装引脚之间的引线。
需要说明的是,在沿厚度方向依次去除未失效封装器件的各层结构,并在去除每一层结构之后,均获取剩余结构的时域信号时,探针每次接触的封装管脚均为同一管脚,以降低误差,保证测试的准确性。
在一个示例中,获取未失效封装器件的参考信号之前,还包括:
采用 3D X-射线的方法对未失效封装器件进行扫描分析;
记录未失效封装器件的封装结构及各层结构的物理参数;物理参数包括未失效封装器件的各层结构的形状和厚度;可以帮助准确掌握器件结构内部信息;并在对未失效封装器件进行逐层去除时,可以准确去除当层,而避免破坏其它还不需要去除的结构层。
在一个示例中,获取失效封装器件的测量信号包括:通过时域反射测量系统获取失效封装器件的整体结构的时域信号。
在一个示例中,通过时域反射测量系统获取失效封装器件的整体结构的时域信号包括:通过时域反射测量系统中的探针接触失效封装器件的封装管脚,探针发射脉冲信号,脉冲信号在失效封装器件的引线中传播,以得到时域信号;引线是失效封装器件中各结构之间的连接引线以及各结构与封装引脚之间的引线;失效封装器件的整体结构的时域信号曲线如图17所示。
需要说明的是,在同一次测试中,失效器件与未失效封装器件要求是相同规格的封装器件,以保证测试的有效性,避免浪费时间。
在一个示例中,对比参考信号和测量信号,获得失效封装器件的失效位置,包括:对比未失效封装器件的时域信号和失效封装器件的整体结构的时域信号,确定失效封装器件的失效位置。
为便于理解,在一个示例中,如图18所示,将未失效封装器件在去除每一层结构之后,获得的剩余结构的时域信号曲线(n层结构便有n组时域信号曲线)与获得的失效器件的整体结构的时域信号曲线置于同一坐标内,便可以直观看出失效器件的整体结构的时域信号曲线的位置。在图18中,将未失效封装器件的结构沿厚度方向从上到下依次定义为第一层结构、第二层结构、…、第n层结构;曲线1是未失效封装器件整体结构的时域信号曲线;曲线2是未失效封装器件去除第一层结构之后的时域信号曲线;曲线3是未失效封装器件去除第二层结构之后的时域信号曲线;曲线4是未失效封装器件去除第三层结构之后的时域信号曲线;曲线5是未失效封装器件去除第四层结构之后的时域信号曲线;曲线6是未失效封装器件去除第五层结构之后的时域信号曲线;曲线7是未失效封装器件去除第六层结构之后的时域信号曲线。失效器件的整体结构的时域信号曲线为曲线8所示;则可以直观看出失效器件的整体结构的时域信号曲线位于曲线3和曲线4之间,而曲线3是未失效封装器件去除第二层结构之后的时域信号曲线,曲线4是未失效封装器件去除第三层结构之后的时域信号曲线,那么失效器件的失效位置即定位在第三层结构层上。此测试失效位置的方式简便快捷,且定位准确,从而有针对性的开展后续的相关检测分析,省去大量的无效工作,极大程度的提高失效分析工作效率;对于其他类似结构的或者更为复杂多层结构的先进封装器件同样可以采用该方法进行失效分析定位。
上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种封装器件的失效定位方法,其特征在于,所述封装器件的失效定位方法包括:
获取未失效封装器件的参考信号,所述参考信号包括所述未失效封装器件的时域信号;
获取失效封装器件的测量信号,所述测量信号包括所述失效封装器件的时域信号;
对比所述参考信号和所述测量信号,获得所述失效封装器件的失效位置。
2.根据权利要求1所述的封装器件的失效定位方法,其特征在于,所述封装器件包括多层结构;所述获取所述未失效封装器件的参考信号包括:
沿厚度方向依次去除所述未失效封装器件的各层结构,并在去除每一层结构之后,均获取剩余结构的时域信号。
3.根据权利要求2所述的封装器件的失效定位方法,其特征在于,通过时域反射测量系统获取所述时域信号。
4.根据权利要求3所述的封装器件的失效定位方法,其特征在于,所述通过时域反射测量系统获取所述时域信号,包括:
通过时域反射测量系统中的探针接触所述未失效封装器件的封装管脚,所述探针发射脉冲信号,所述脉冲信号在所述未失效封装器件的引线中传播,以得到所述时域信号。
5.根据权利要求2所述的封装器件的失效定位方法,其特征在于,所述去除所述未失效封装器件的各层结构的方法包括机械研磨法、离子刻蚀法和化学腐蚀法中的至少一种。
6.根据权利要求2所述的封装器件的失效定位方法,其特征在于,所述获取未失效封装器件的参考信号之前,还包括:
采用 3D X-射线的方法对所述未失效封装器件进行扫描分析;
记录所述未失效封装器件的封装结构及各层结构的物理参数;所述物理参数包括所述未失效封装器件的各层结构的形状和厚度。
7.根据权利要求1所述的封装器件的失效定位方法,其特征在于,所述获取失效封装器件的测量信号包括:
通过时域反射测量系统获取所述失效封装器件的整体结构的时域信号。
8.根据权利要求7所述的封装器件的失效定位方法,其特征在于,所述对比所述参考信号和所述测量信号,获得所述失效封装器件的失效位置,包括:
对比所述未失效封装器件的时域信号和所述失效封装器件的整体结构的时域信号,确定所述失效封装器件的失效位置。
9.根据权利要求1所述的封装器件的失效定位方法,其特征在于,所述封装器件包括:裸片结构层、微凸点结构层、通孔结构、硅转接板结构层、可控塌陷芯片连接凸起结构层、封装层、球栅阵列封装结构层及叠印制板结构层。
10.根据权利要求9所述的封装器件的失效定位方法,其特征在于,所述微凸点结构层中的最小的微凸点的直径小于20μm;所述通孔结构中的最小的通孔的直径小于20μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210344354.2A CN114487788A (zh) | 2022-04-02 | 2022-04-02 | 封装器件的失效定位方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210344354.2A CN114487788A (zh) | 2022-04-02 | 2022-04-02 | 封装器件的失效定位方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114487788A true CN114487788A (zh) | 2022-05-13 |
Family
ID=81488674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210344354.2A Pending CN114487788A (zh) | 2022-04-02 | 2022-04-02 | 封装器件的失效定位方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114487788A (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1479109A (zh) * | 2002-08-30 | 2004-03-03 | 威盛电子股份有限公司 | 以波形判断连接失效发生位置的方法 |
CN101123242A (zh) * | 2006-08-11 | 2008-02-13 | 国际商业机器公司 | 制造通孔和电子器件的方法 |
CN104008956A (zh) * | 2014-06-06 | 2014-08-27 | 航天科工防御技术研究试验中心 | 用于倒装芯片器件的开封方法 |
CN104465315A (zh) * | 2013-09-24 | 2015-03-25 | 工业和信息化部电子第五研究所 | 3d叠层芯片封装器件的芯片分离方法 |
CN104505351A (zh) * | 2014-12-30 | 2015-04-08 | 中国科学院微电子研究所 | 一种侧向互连的堆叠封装结构的制备方法 |
CN104833692A (zh) * | 2014-02-12 | 2015-08-12 | 中国科学院微电子研究所 | 半导体器件封装结构的检测方法 |
CN106549005A (zh) * | 2015-09-18 | 2017-03-29 | 台湾积体电路制造股份有限公司 | 半导体器件及制造方法 |
CN107110957A (zh) * | 2014-12-01 | 2017-08-29 | 霍尼韦尔国际公司 | 通告物位变送器中的初级密封失效的诊断信号 |
CN110797335A (zh) * | 2019-11-28 | 2020-02-14 | 中南大学 | 异质集成芯片的系统级封装结构 |
CN113608100A (zh) * | 2021-06-25 | 2021-11-05 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | 开路失效分析方法和系统 |
-
2022
- 2022-04-02 CN CN202210344354.2A patent/CN114487788A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1479109A (zh) * | 2002-08-30 | 2004-03-03 | 威盛电子股份有限公司 | 以波形判断连接失效发生位置的方法 |
CN101123242A (zh) * | 2006-08-11 | 2008-02-13 | 国际商业机器公司 | 制造通孔和电子器件的方法 |
CN104465315A (zh) * | 2013-09-24 | 2015-03-25 | 工业和信息化部电子第五研究所 | 3d叠层芯片封装器件的芯片分离方法 |
CN104833692A (zh) * | 2014-02-12 | 2015-08-12 | 中国科学院微电子研究所 | 半导体器件封装结构的检测方法 |
CN104008956A (zh) * | 2014-06-06 | 2014-08-27 | 航天科工防御技术研究试验中心 | 用于倒装芯片器件的开封方法 |
CN107110957A (zh) * | 2014-12-01 | 2017-08-29 | 霍尼韦尔国际公司 | 通告物位变送器中的初级密封失效的诊断信号 |
CN104505351A (zh) * | 2014-12-30 | 2015-04-08 | 中国科学院微电子研究所 | 一种侧向互连的堆叠封装结构的制备方法 |
CN106549005A (zh) * | 2015-09-18 | 2017-03-29 | 台湾积体电路制造股份有限公司 | 半导体器件及制造方法 |
CN110797335A (zh) * | 2019-11-28 | 2020-02-14 | 中南大学 | 异质集成芯片的系统级封装结构 |
CN113608100A (zh) * | 2021-06-25 | 2021-11-05 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | 开路失效分析方法和系统 |
Non-Patent Citations (6)
Title |
---|
崔凯等: "射频微系统2.5D/3D封装技术发展与应用", 《电子机械工程》 * |
李含等: "高密度陶瓷倒装焊封装可靠性试验开路后的失效定位", 《半导体技术》 * |
李景隆等: "新型TDR检测技术及其在IC封装失效分析中的应用", 《太原理工大学学报》 * |
林晓玲等: "3D叠层封装集成电路的芯片分离技术", 《电子产品可靠性与环境试验》 * |
秦飞等: "硅通孔转接板封装结构多尺度问题的有限元模型", 《工程力学》 * |
陈选龙等: "集成电路失效定位技术现状和发展趋势", 《半导体技术》 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105548851B (zh) | 半导体器件及其制造方法及测试半导体器件的装置 | |
JP2001056345A (ja) | プロービングカード及びその製造方法 | |
US10186463B2 (en) | Method of filling probe indentations in contact pads | |
JP2005538562A (ja) | ウェーハレベルでの短縮されたチップテスト方式 | |
US8797056B2 (en) | System and method for electronic testing of partially processed devices | |
CN112731101B (zh) | 一种集成电路连通率测试系统及其制作方法 | |
SG173970A1 (en) | Assessing metal stack integrity in sophisticated semiconductor devices by mechanically stressing die contacts | |
US8312407B2 (en) | Integration of open space/dummy metal at CAD for physical debug of new silicon | |
US4933635A (en) | In-line process monitors for thin film wiring | |
US7723980B2 (en) | Fully tested wafers having bond pads undamaged by probing and applications thereof | |
JP2009270835A (ja) | 半導体部品の検査方法及び装置 | |
US8476629B2 (en) | Enhanced wafer test line structure | |
US9435846B2 (en) | Testing of thru-silicon vias | |
CN114487788A (zh) | 封装器件的失效定位方法 | |
TWI455222B (zh) | 半導體元件堆疊結構測試方法 | |
CN102023236A (zh) | 测试结构及测试方法 | |
TW201903416A (zh) | 用於極小節距積體電路測試的裝置,包括該裝置的構造和使用的方法 | |
TWI431278B (zh) | 半導體測試探針卡空間變換器的製造方法 | |
JP2008283073A (ja) | 半導体装置およびその製造方法 | |
JP2004309413A (ja) | Lsi検査方法及び欠陥検査データ分析装置 | |
CN112394202A (zh) | 硅转接板的互连测试夹具及互连测试方法 | |
Zhang et al. | A low-cost TSV test and diagnosis scheme based on binary search method | |
US11449984B2 (en) | Method and system for diagnosing a semiconductor wafer | |
JP5967713B2 (ja) | 積層型lsiチップの絶縁膜の検査方法及び積層型lsiチップの製造方法 | |
JP2007012709A (ja) | 半導体検査装置および半導体装置の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220513 |
|
RJ01 | Rejection of invention patent application after publication |