CN106549005A - 半导体器件及制造方法 - Google Patents

半导体器件及制造方法 Download PDF

Info

Publication number
CN106549005A
CN106549005A CN201610785784.2A CN201610785784A CN106549005A CN 106549005 A CN106549005 A CN 106549005A CN 201610785784 A CN201610785784 A CN 201610785784A CN 106549005 A CN106549005 A CN 106549005A
Authority
CN
China
Prior art keywords
semiconductor device
encapsulants
hole
pulse exposure
labelling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610785784.2A
Other languages
English (en)
Other versions
CN106549005B (zh
Inventor
林俊成
余振华
蔡柏豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106549005A publication Critical patent/CN106549005A/zh
Application granted granted Critical
Publication of CN106549005B publication Critical patent/CN106549005B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本发明的实施例提供了一种半导体器件，包括半导体器件、与半导体横向分离的导电通孔、介于半导体器件和导电通孔之间的封装剂、以及标记。标记由或无相交的字符或具有小于2的重叠数的字符形成。在另一实施例中，使用摆动扫描方法形成标记。通过形成所述标记，可以减少或消除来自标记工艺的缺陷。本发明的实施例还提供了半导体器件及制造方法。

Description

半导体器件及制造方法
技术领域
本发明的实施例涉及半导体领域，更具体地涉及半导体器件及制造方法。
背景技术
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成度不断提高，半导体工业已经经历了快速的发展。在大多数情况下，这种集成度的提高源自最小部件尺寸的反复减小(例如，将半导体工艺节点朝着亚20nm节点缩减)，这允许更多的部件集成在给定的区域内。近来随着对微型化、更高速度、更大带宽以及更低功耗和延迟的要求提高，也产生了对于半导体管芯的更小和更具创造性的封装技术的需要。
随着半导体技术的进一步发展，堆叠和接合的半导体器件作为有效替代物出现从而进一步减小半导体器件的物理尺寸。在堆叠式半导体器件中，至少部分地在分离的半导体衬底上制造有源电路(诸如逻辑、存储器、处理器电路等)，并且然后将这些有源电路物理和电接合在一起以形成功能器件。这样的接合工艺利用复杂的技术，并且期望改进。
发明内容
本发明的实施例提供了一种半导体器件，包括：具有封装剂的半导体器件；通孔，所述通孔延伸穿过所述封装剂并且与所述半导体器件横向分离；保护层，所述保护层位于所述封装剂和所述通孔上方；标记，所述标记位于所述保护层内，所述标记包括无相交的字符。
本发明的实施例还提供了一种半导体器件，包括：半导体管芯；导电通孔，所述导电通孔与所述半导体管芯横向分离；封装剂，所述封装剂位于所述半导体管芯和所述导电通孔之间；保护材料，所述保护材料位于所述封装剂上方；以及标记字符，所述标记字符位于所述保护材料内，其中，所述标记字符具有小于2的重叠数。
本发明的实施例还提供了一种半导体器件，包括：半导体管芯，所述半导体管芯与导电通孔横向分离；封装剂，所述封装剂封装所述半导体管芯和所述导电通孔两者；材料层，所述材料层位于所述半导体管芯、所述封装剂和所述导电通孔上方；字符，所述字符标记在所述材料层中，其中，所述字符包括多个激光脉冲曝光区域，所述激光脉冲曝光区域中的每个都具有小于100μm的直径，并且所述激光脉冲曝光区域中的每个都沿着圆形迹线路径对准，所述圆形迹线路径描绘出所述字符的轮廓。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。
图1示出了根据一些实施例的贯通孔的形成。
图2示出了根据一些实施例的第一半导体器件。
图3示出了根据一些实施例的第一半导体器件和第二半导体器件的放置。
图4示出了根据一些实施例的封装剂的放置。
图5示出了根据一些实施例的再分布层的形成。
图6示出了根据一些实施例的载体晶圆的去除。
图7示出了根据一些实施例的开口的形成。
图8A至图8B示出了根据一些实施例的标记工艺。
图9A至图9B示出了根据一些实施例的使用标记工艺形成的字母数字字符。
图10示出了根据一些实施例的字母数字字符的集合。
图11示出了根据一些实施例的减小的十字标记工艺。
图12示出了根据一些实施例的在封装剂上方放置标记。
图13示出了根据一些实施例的摆动扫描。
图14示出了根据一些实施例的使用摆动扫描形成的标记的具体实例。
图15示出了根据一些实施例的堆叠封装件。
图16示出了根据一些实施例的堆叠封装件结构的分割。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。
现在参考图1，其中，示出了第一载体衬底101、以及位于第一载体衬底101上方的粘合层103、聚合物层105和第一晶种层107。例如，第一载体衬底101包括诸如玻璃或氧化硅的硅基材料、或诸如氧化铝的其他材料、这些材料的任何组合等。第一载体衬底101是平坦的以适合于诸如第一半导体器件201和第二半导体器件301(在图1中没有示出，但是下文中结合图2至图3示出并且进行了论述)的半导体器件的附接。
粘合层103放置在第一载体衬底101上以帮助粘合上面的结构(例如，聚合物层105)。在实施例中，粘合层103可以包括紫外胶，当其暴露于紫外光时，紫外胶失去其粘性。然而，也可以使用其他类型的粘合剂，诸如压敏粘合剂、辐射可固化粘合剂、环氧树脂、这些的组合等。粘合层103可以以半液体或凝胶的形式放置到第一载体衬底101上，其在压力下容易变形。
例如，聚合物层105放置在粘合层103上方并且被利用以向第一半导体器件201和第二半导体器件301(在已附接第一半导体器件201和第二半导体器件301时)提供保护。在实施例中，聚合物层105可以为聚苯并恶唑(PBO)，但是可以可选地利用任何合适的材料，诸如聚酰亚胺或聚酰亚胺衍生物、阻焊剂(SR)、味之素构建膜(ABF)等。可以使用例如旋涂工艺将聚合物层105放置为具有介于约0.5μm和约10μm之间(诸如5μm)的第一厚度T1，但是可以可选地使用任何合适的方法和厚度。
第一晶种层107形成在聚合物层105上方。在实施例中，第一晶种层107是帮助在随后处理步骤期间形成更厚层的导电材料的薄层。第一晶种层107可以包括钛层和接下来的铜层，但是还可以使用诸如铜的单层的任何其它合适的材料或材料的组合。取决于期望的材料，可使用诸如溅射、蒸发或PECVD工艺的工艺创建第一晶种层107。
图1还示出了在第一晶种层107上方的光刻胶109的放置和图案化。在实施例中，可以使用例如旋涂技术在第一晶种层107上将光刻胶109放置成具有介于约50μm和约250μm之间的高度。一旦放置在合适的位置，
然后就可以通过将光刻胶109暴露于图案化的能量源(例如，图案化的光源)以引发化学反应，从而诱导光刻胶109的暴露于图案化的光源的那些部分中的物理变化来图案化光刻胶109。然后将显影剂应用于曝光的光刻胶109以利用物理变化和取决于所期望的图案而选择性地去除光刻胶109的曝光部分或光刻胶109的未曝光部分。
在实施例中，在光刻胶109内形成的图案是用于通孔111的图案。以如同位于随后附接的器件(诸如第一半导体器件201和第二半导体器件301)的不同侧上的放置来形成通孔111。然而，可以可选地利用通孔111的图案的任何合适的布置，诸如通孔111的图案定位为使得第一半导体器件201和第二半导体器件301被放置于通孔111的相对两侧上。
在实施例中，在光刻胶109内形成通孔111。在实施例中，通孔111包括诸如铜、钨、其他导电金属等的一种或多种导电材料，并且可以例如通过电镀、无电镀等形成。在实施例中，使用电镀工艺，其中，第一晶种层107和光刻胶109被淹没或浸没在电镀液中。第一晶种层107表面电连接至外部DC电源的负极侧，从而使得第一晶种层107在电镀工艺中用作阴极。诸如铜阳极的固体导电阳极也浸没在溶液中并且被附接至电源的正极侧。来自阳极的原子溶解在溶液中，例如第一晶种层107的阴极从溶液中获取溶解的原子，从而对光刻胶109的开口内的第一晶种层107的暴露导电区域进行镀敷。
一旦已经使用光刻胶109和第一晶种层107形成通孔111，就可以使用合适的去除工艺去除光刻胶109(在图1中没有示出，但在下面的图3中可见)。在实施例中，等离子体灰化工艺可以用于去除光刻胶109，由此，光刻胶109的温度可以增大直到光刻胶109经历热分解并且可以被去除。然而，可以可选地利用任何其他合适的工艺，诸如湿剥离。光刻胶109的去除可以暴露出下面的第一晶种层107的一部分。
一旦暴露，可以实施第一晶种层107的暴露部分的去除(在图1中没有示出，但在下面的图3中可见)。在实施例中，第一晶种层107的暴露部分(例如，未被通孔111覆盖的那些部分)可以通过例如湿或干蚀刻工艺去除。例如，在干蚀刻工艺中，将通孔111用作掩模，可以将反应剂导向第一晶种层107。在另一实施例中，蚀刻剂可以喷涂或以其他方式放置为与第一晶种层107接触以去除第一晶种层107的暴露部分。在已经蚀刻掉第一晶种层107的暴露部分之后，聚合物层105的一部分暴露在通孔111之间。
图2示出了将附接至通孔111内的聚合物层105的第一半导体器件201(在图2中未示出，但是结合图3在下文中示出和描述)。在实施例中，第一半导体器件201包括第一衬底203、第一有源器件(未单独示出)、第一金属化层205、第一接触焊盘207、第一钝化层211和第一外部连接件209。第一衬底203可以包括掺杂或未掺杂的块状硅、或绝缘体上硅(SOI)衬底的有源层。通常，SOI衬底包括诸如硅、锗、锗硅、SOI、绝缘体上锗硅(SGOI)或它们的组合的半导体材料的层。可以使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。
第一有源器件包括各种有源器件和诸如电容器、电阻器、电感器等的无源器件，以用于产生用于第一半导体器件201的设计的期望的结构和功能需求。可以在第一衬底203内或上使用任何合适的方法形成第一有源器件。
第一金属化层205形成在第一衬底203和第一有源器件上方并且被设计为连接各个有源器件以形成功能电路。在实施例中，第一金属化层205由介电材料和导电材料的交替层形成并且可以通过任何合适的工艺(诸如沉积、镶嵌、双镶嵌等)形成。在实施例中，可能存在通过至少一个层间介电层(ILD)与第一衬底203分离的四个金属化层，但是第一金属化层205的精确数目取决于第一半导体器件201的设计。
第一接触焊盘207可以形成在第一金属化层205上方并且与第一金属化层205电接触。第一接触焊盘207可以包括铝，但是可以可选地使用诸如铜的其他材料。第一接触焊盘207可以通过如下方式形成：使用诸如溅射的沉积工艺以形成材料层(未示出)并且然后可以通过合适的工艺(诸如光刻掩蔽和蚀刻)去除材料层的一部分以形成第一接触焊盘207。然而，可以利用任何其他合适的工艺以形成第一接触焊盘207。
可以在第一衬底203上将第一钝化层211形成在第一金属化层205和第一接触焊盘207上方。第一钝化层211可以由一种或多种合适的介电材料制成，介电材料诸如氧化硅、氮化硅、诸如掺杂碳的氧化物的低k电介质、诸如掺杂多孔碳的二氧化硅的极低k电介质、这些的组合等。第一钝化层211可以通过诸如化学汽相沉积(CVD)的工艺来形成，但是可以利用任何合适的工艺。
可以形成第一外部连接件209以在第一接触焊盘207和例如再分布层501(在图2中未示出，但是结合图5在下文中示出和描述)之间提供用于接触的导电区。在实施例中，第一外部连接件209可以是导电柱并且可以通过首先在第一钝化层211上方形成介于约5μm至约20μm之间的厚度的光刻胶(未示出)来形成。可以图案化光刻胶以暴露第一钝化层211的一部分，导电柱将延伸穿过第一钝化层211的暴露部分。一旦图案化，然后光刻胶可以用作掩模以去除第一钝化层211的期望部分，从而暴露出下面的第一接触焊盘207的第一外部连接件209将与之接触的那些部分。
第一外部连接件209可以形成在第一钝化层211和光刻胶两者的开口内。第一外部连接件209可以由诸如铜的导电材料形成，但是还可以使用其他导电材料，诸如镍、金或金属合金、这些的组合等。此外，可以使用诸如电镀的工艺来形成第一外部连接件209，通过电镀，电流流过第一接触焊盘207的期望形成第一外部连接件209的导电部分，并且第一接触焊盘207浸没在溶液中。例如，溶液和电流将铜沉积在开口内以填充和/或过填充光刻胶和第一钝化层211的开口，从而形成第一外部连接件209。然后，可以使用例如灰化工艺、化学机械抛光(CMP)工艺、这些的组合等去除位于第一钝化层211的开口的外侧的过量的导电材料和光刻胶。
然而，本领域的普通技术人员应该意识到，上述形成第一外部连接件209的工艺仅仅是一种这样的描述，而不旨在将实施例限于这种精确的工艺。相反，所描述的工艺仅旨在说明，因为可以可选地利用用于形成第一外部连接件209的任何合适的工艺。所有合适的工艺旨在完全包括在本实施例的范围内。
管芯附接膜(DAF)217可以放置在第一衬底203的相对侧上以帮助将第一半导体器件201附接至聚合物层105。在实施例中，管芯附接膜217是环氧树脂、酚醛树脂、丙烯酸橡胶、硅胶填料或它们的组合，并且使用层压技术来施加。然而，可以可选地利用任何其他合适的替代材料及形成方法。
图3示出了在聚合物层105上放置第一半导体器件201以及放置第二半导体器件301。在实施例中，第二半导体器件301可以包括第二衬底303、第二有源器件(未单独示出)、第二金属化层305、第二接触焊盘307、第二钝化层311、和第二外部连接件309。在实施例中，第二衬底303、第二有源器件、第二金属化层305、第二接触焊盘307、第二钝化层311、和第二外部连接件309可以类似于第一衬底203、第一有源器件、第一金属化层205、第一接触焊盘207、第一钝化层211、和第一外部连接件209，但是它们还可以不同。
在实施例中，例如，可以使用拾取和放置工艺将第一半导体器件201和第二半导体器件301放置到聚合物层105上。然而，还可以利用放置第一半导体器件201和第二半导体器件301的任何其他方法。
图4示出了通孔111、第一半导体器件201和第二半导体器件301的封装(encapsulation)。可以在模制器件(没有在图4中单独示出)中实施该封装，模制器件可以包括顶部模制部分和可与顶部模制部分分离的底部模制部分。当顶部模制部分降低至邻近底部模制部分时，可以形成用于第一载体衬底101、通孔111、第一半导体器件201和第二半导体器件301的模制腔体。
在封装工艺期间，可以将顶部模制部分放置为邻近底部模制部分，从而将第一载体衬底101、通孔111、第一半导体器件201和第二半导体器件301封闭在模制腔体内。一旦封闭，顶部模制部分和底部模制部分可以形成气密密封以控制气体从模制腔体的流入和流出。一旦密封，封装剂401可以放置在模制腔体内。封装剂401可以是模塑料树脂，诸如聚酰亚胺、PPS、PEEK、PES、耐热晶体树脂、这些的组合等。可以在对准顶部模制部分和底部模制部分之前，将封装剂401放置于模制腔体内，或者可以通过注入端口将封装剂401注入模制腔体。
一旦将封装剂401放置到模制腔体中使得封装剂401封装第一载体衬底101、通孔111、第一半导体器件201和第二半导体器件301，就可以固化封装剂401以硬化封装剂401来用于最佳保护。虽然精确的固化工艺至少部分取决于选择用于封装剂401的特定材料，但是在将模塑料选择作为封装剂401的实施例中，可以通过诸如将封装剂401加热至介于约100℃和约130℃之间的温度、并且持续约60秒至约3000秒的工艺发生这种固化。此外，引发剂和/或催化剂可以包括在封装剂401内以更好地控制固化工艺。
然而，本领域普通技术人员应当意识到，上述固化工艺仅仅是示例性工艺并且不旨在限制于当前的实施例。可以可选地使用诸如照射或甚至允许封装剂401在环境温度下固化的其他固化工艺。可以使用任何合适的固化工艺，并且所有这些工艺旨在完全包括在本文所讨论的实施例的范围内。
图4还示出了封装剂401的减薄以暴露通孔111、第一半导体器件201和第二半导体器件301以用于进一步处理。例如，可以使用机械研磨或化学机械抛光(CMP)工艺来实施减薄，从而利用化学蚀刻剂和研磨剂以反应和研磨掉封装剂401、第一半导体器件201和第二半导体器件301，直到通孔111、第一外部连接件209(在第一半导体器件201上)和第二外部连接件309(在第二半导体器件301上)暴露出来。因此，第一半导体器件201、第二半导体器件301和通孔111可以具有平坦的表面，该平坦的表面也与封装剂401齐平。
通过减薄封装剂401以暴露通孔111、第一半导体器件201以及第二半导体器件301，存在封装剂401的位于通孔111和第一半导体器件201之间的第一区域403。在实施例中，封装剂401的第一区域403可以具有介于约150μm和约1600μm之间(诸如约850μm)的第一宽度W1。然而，可以利用任何适当的尺寸。
然而，虽然上述的CMP工艺表现为一个说明性实施例，但是其不旨在限制于该实施例。可以可选地使用任何其他合适的去除工艺以减薄封装剂401、第一半导体器件201和第二半导体器件301并且暴露通孔111。例如，可以利用一系列的化学蚀刻。该工艺和任何其他合适的工艺可以可选地用于减薄封装剂401、第一半导体器件201和第二半导体器件301，并且所有这些工艺旨在完全包括在实施例的范围内。
任选地，如果期望，可以将通孔111开槽进在封装剂401内。在实施例中，可以使用诸如选择性地去除通孔111的暴露部分而基本上不去除周围的封装剂401的湿或干蚀刻工艺的蚀刻工艺实施开槽，从而开槽通孔111。在实施例中，可以实施开槽从而使得通孔111被开槽为介于约0.05μm和约2μm之间，诸如约0.1μm。
图5示出了再分布层(RDL)501的形成以使第一半导体器件201、第二半导体器件301、通孔111和第三外部连接件505互连。通过使用RDL 501以互连第一半导体器件201和第二半导体器件301，第一半导体器件201和第二半导体器件301可以具有大于1000的引脚数。
在实施例中，可以通过首先由诸如CVD或溅射的合适的形成工艺形成钛铜合金的第二晶种层(未示出)来形成RDL501。然后可以形成光刻胶(也未示出)以覆盖第二晶种层，并且然后可以图案化该光刻胶以暴露第二晶种层的期望RDL501定位在该位置的那些部分。
一旦已形成并且图案化光刻胶，就可以通过诸如镀敷的沉积工艺在第二晶种层上形成诸如铜的导电材料。然而，虽然讨论的材料和方法适用于形成导电材料，但是这些材料仅仅是示例性的。诸如AlCu或Au的任何其他合适的材料和诸如CVD或PVD的任何其他合适的形成工艺可以可选地用于形成RDL501。
一旦已经形成导电材料，就可以通过诸如灰化的合适的去除工艺去除光刻胶。此外，在去除光刻胶之后，例如，可以通过将导电材料用作掩模的合适的蚀刻工艺去除第二晶种层的被光刻胶覆盖的那些部分。
图5还示出了在RDL501上方形成第三钝化层503以向RDL501和下面的其他结构提供保护和隔离。在实施例中，第三钝化层503可以是聚苯并恶唑(PBO)，但是可以可选地利用诸如聚酰亚胺和聚酰亚胺的衍生物的任何适合的材料。例如，可以使用旋涂工艺放置第三钝化层503，但是可以可选地使用任何合适的方法。
在实施例中，从第三钝化层503到聚合物层105的结构的厚度可以小于或等于约200μm。通过使这一厚度尽可能小，整个结构可以用于各种小尺寸应用中，诸如手机等，同时仍然保持期望的功能。然而，本领域普通技术人员将认识到，该结构的精确的厚度可以至少部分地取决于单元的整体设计，因此，可以可选地利用任何合适的厚度。
此外，虽然在图5中仅示出了单个RDL501，但是这旨在用于清楚的目的并且不旨在限制实施例。相反，任何合适数量的导电层和钝化层(诸如三个RDL501层)可以通过重复用于形成RDL501的以上描述的工艺来形成。可以利用任何合适数量的层。
图5还示出了形成第三外部连接件505以与RDL501电接触。在实施例中，在形成第三钝化层503之后，可以通过去除第三钝化层503的部分以暴露下面的RDL501的至少一部分来制造穿过第三钝化层503的开口。开口允许RDL501和第三外部连接件505之间的接触。可以使用合适的光刻掩模和蚀刻工艺来形成开口，但是可以使用用于暴露RDL501的一部分的任何合适的工艺。
在实施例中，第三外部连接件505可以通过第三钝化层503而放置于RDL501上并且可以是包括诸如焊料的共晶材料的球栅阵列(BGA)，但是可以可选地使用任何合适的材料。任选地，可以在第三外部连接件505和RDL501之间利用凸块下金属化(未单独地示出)。在其中第三外部连接件505是焊球的实施例中，可以使用球落方法(诸如直接球落工艺)来形成第三外部连接件505。可选地，可以通过首先通过诸如蒸发、电镀、印刷、焊料转移的任何合适的方法形成锡层，并且然后实施回流以将材料成形为期望的凸块形状来形成焊球。一旦形成第三外部连接件505，就可以实施测试以确保该结构适合于进一步处理。
图6示出了将第一载体衬底101从第一半导体器件201和第二半导体器件301脱离。在实施例中，第三外部连接件505，并且因此，包括第一半导体器件201和第二半导体器件301的结构可以附接至环结构601。环结构601可以是在脱离工艺期间和之后旨在为该结构提供支撑和稳定性的金属环。在实施例中，例如，使用紫外线胶带603将第三外部连接件505、第一半导体器件201和第二半导体器件301附接至环结构，但是可以可选地使用任何其他合适的粘合剂或附接件。
一旦第三外部连接件505，并且因此，包括第一半导体器件201和第二半导体器件301的结构附接至环结构601，就可以使用例如热工艺以改变粘合层103的粘合性能来将第一载体衬底101与包括第一半导体器件201和第二半导体器件301的结构脱离。在特定实施例中，利用诸如紫外线(UV)激光、二氧化碳(CO2)激光或红外线(IR)激光的能量源来照射并且加热粘合层103，直到粘合层103失去它的至少一些粘合性能。一旦实施，则第一载体衬底101和粘合层103可以物理分离并且从包括第三外部连接件505、第一半导体器件201和第二半导体器件301的结构去除。
图7示出了图案化聚合物层105以暴露通孔111(连同相关的第一晶种层107)。在实施例中，例如，可以使用激光钻孔方法图案化聚合物层105。在这种方法中，首先在聚合物层105上方沉积诸如光热转换(LTHC)层或水溶性保护膜(hogomax)层(在图7中未单独示出)的保护层。一旦保护，就将激光导向聚合物层105的期望被去除的那些部分以暴露下面的通孔111。在激光钻孔工艺期间，钻孔能量可以在从0.1mJ至约30mJ的范围内，以及相对于聚合物层105的法线为约0度(垂直于聚合物层105)至约85度的钻孔角。在实施例中，可以形成图案化以在通孔111上方形成第一开口703，第一开口703具有介于约100μm和约300μm之间(诸如约200μm)的宽度。一旦利用激光钻孔方法形成第一开口703，就可以清洗第一开口703以去除任何激光钻孔残留。
在另一个实施例中，可以通过首先对聚合物层105施加光刻胶(未单独在图7中示出)并且然后将光刻胶暴露于图案化的能量源(例如，图案化的光源)以引发化学反应，从而引发光刻胶的暴露于图案化的光源的那些部分中的物理变化来图案化聚合物层105。然后对曝光的光刻胶施加显影剂以利用物理变化并且取决于所期望的图案而选择性地去除光刻胶的曝光部分或光刻胶的未曝光部分，并且例如，通过干蚀刻工艺去除下面的聚合物层105的暴露部分。然而，可以利用用于图案化聚合物层105的任何其他合适的方法。
图8A示出了利用标记工艺(marking process)(在图8A中由虚线圆筒标记801表示)以标记具有期望的识别标记805(其中，标记805仅表现为图8A的该截面图中的第二开口802)的聚合物层105的截面图。在实施例中，例如，标记工艺可以是用于利用具有诸如标记805的一个或多个字母数字字符的检验号码、制造商标示符、生产日期、它们的组合等来标记聚合物层105的激光标记工艺。然而，可以使用任何其它合适的期望的识别或信息标记805。
在实施例中，利用标记工艺801在聚合物层105内形成第二开口802(又称为切口)，其中，当第二开口802的每一个都与其它第二开口802的一个或多个一起使用时，第二开口802的组合共同地形成例如俯视图中的期望的标记805。然而，如果第二开口802在聚合物层105内延伸得太远或甚至穿过聚合物层105，那么可能出现由于下面的第一半导体器件201和第二半导体器件301的暴露而产生缺陷，或者，即使第二开口802不一直延伸穿过聚合物层105，也会出现由于引发的热斑(heat spot)效应而产生的损坏，这可能进一步损坏RDL501或第一半导体器件201和第二半导体器件301的整体功能。
图8B示出了在标记工艺801期间可以用于减少或消除这样问题的标记工艺801的一个实施例的俯视图。为了清楚，图8B示出了在标记工艺801是激光标记工艺的实施例中的单条第一线807的形成，但是可以和其它线(诸如第二线901和第三线903，未在图8B中示出，但是结合图9A在下文中进一步示出和描述)一起利用第一线807以形成标记805的任何期望的形状。在实施例中，可以通过利用一系列激光脉冲(其中的两个激光脉冲在图8B中由虚线圆筒标记8041和8042表示并且为了清楚已经去除了剩余的激光脉冲)照射聚合物层105来实施激光标记工艺以形成第二开口(见图8A)，其中，一系列的激光束脉冲804的每一个都形成激光束脉冲曝光(其中的每一个都在图8B中由虚线圆形标记8091、8092、809n-1、809n等表示)。
例如，为了开始激光标记工艺，可以利用具有介于约20μm和约120μm之间(诸如约50μm)的第一直径D1的激光束脉冲中的第一个激光束脉冲8041照射聚合物层105的期望被标记的部分，该第一直径D1等于第一线807的期望的圆点宽度Wd。附加地，激光束脉冲的第一个激光束脉冲8041可以具有介于约1.0x10-3J/mm2和约5.0x10-2J/mm2之间(诸如约1.5x10-2J/mm2)的能量密度。一旦照射聚合物层105，就可以保持激光束脉冲的第一个激光束脉冲8041以持续介于约1.0x10-5秒和约8.0x10-5秒之间(诸如约2.8x10-5秒)的时间，以脉动激光束并且在聚合物层105上形成第一激光束脉冲曝光8091。在激光束脉冲的第一个激光束脉冲8041期间，去除聚合物层105的一部分以形成第一激光束脉冲曝光的第一个激光束脉冲曝光8091。
一旦形成第一激光脉冲曝光的第一个激光束脉冲曝光8091，就停止激光束脉冲的第一个激光束脉冲8041。那时，激光束可以移动位置以利用激光束脉冲的第二个激光束脉冲8042照射聚合物层105以形成重叠第一激光束脉冲曝光8091的第二激光束脉冲曝光8092。在实施例中，第二激光束脉冲曝光8092从第一激光束脉冲曝光8091偏移介于约2μm和约70μm之间(诸如约5.7μm)的第一间距P1。激光束脉冲的第二个激光束脉冲8042可以类似于激光束脉冲的第一个激光束脉冲8041，诸如通过具有第一直径D1，但是可以利用用于激光束脉冲的第二个激光束脉冲8042的任何其它合适的参数。
在形成与第一激光束脉冲曝光8091重叠的第二激光束脉冲曝光8092之后，停止激光束脉冲的第二个激光束脉冲8042。那时，激光束可以移动位置以照射聚合物层105的另一部分，从而形成与第一激光束脉冲曝光8091和第二激光束脉冲曝光8092两者重叠的第三激光束脉冲曝光8093。使用偏移激光束脉冲804以在聚合物层105内形成重叠但偏移的激光束脉冲曝光809的工艺可以持续以形成第一线807，其中，由用于形成期望数量的激光束脉冲曝光809的激光束脉冲804的数量确定第一线807的期望长度。
然而，通过重叠激光束脉冲曝光809(例如，第一激光束脉冲曝光8091至少与第二激光束脉冲曝光8092和第三激光束脉冲曝光8093重叠)，激光束脉冲曝光809将具有已经由多个激光束脉冲804照射的部分，其中，每个曝光都从聚合物层105去除附加的材料并且即使在相同的激光束脉冲曝光809(例如，第一激光束脉冲曝光8091)内也造成不同的切口深度。例如，观察完全曝光的激光束脉冲曝光811(该激光束脉冲曝光位于第一线807的内部内并且不位于第一线807的终止端部处以具有最大重叠量)，在完全曝光的激光束脉冲曝光811内可以具有介于约100％和约400％之间(诸如约376％)的总累积重叠。
然而，当激光束脉冲曝光809的每一个激光束脉冲曝光都与相邻的激光束脉冲曝光809重叠时，激光束脉冲804的每一个激光束脉冲都将从聚合物层105去除附加的材料。例如，在利用激光束脉冲804的第一通路(pass)制作第一线807中，尽管单独的激光束脉冲曝光809可以在单独激光束脉冲曝光809内具有不同的深度，但是通常可以形成激光束脉冲曝光809以具有小于聚合物层105的第一厚度T1(见图1)的最深的第一深度D1，诸如小介于约2μm和约10μm之间(诸如小约7.52μm)。
附加地，为了有助于单独的激光束脉冲曝光809的激光束脉冲曝光之间的重叠，在实施例中，路径角度应该保持较低从而使得在第一线807的第一部分和与第一线807的第一部分成角度的第一线807的第二部分之间不发生附加的重叠。例如，在实施例中，可以保持标记路径以具有介于约20°和约90°之间(诸如小于约30°)的第一角度α1。然而，可以使用任何合适的第一角度α1。
图9A示出了可以用于减少或消除由标记工艺801造成的缺陷的实施例。在该实施例中，利用第一线807(用曲线部分示出)与第二线901和第三线903一起共同地在聚合物层105内形成字母“Q”。在实施例中，可以使用与第一线807类似的工艺形成第二线901和第三线903。例如，可以使用一系列激光束脉冲804在聚合物层105内形成重叠激光束脉冲曝光809，其中，激光束脉冲曝光809的组合共同地形成第二线901以及单独地形成第三线903。
然而，在单独的线的形成期间(以上结合图8B的讨论)，为了防止已经去除的材料以外的聚合物层105的材料的任何附加的去除，形成标记805(例如，字符“Q”)以具有小于1的重叠数(overlap count)(或一个点上方的通路的数量)从而形成没有交叉的标记805。例如，可以形成第一线807，从而使得第一线807不与第二线901或第三线903相交或重叠。相似地，可以形成第二线901，从而使得第二线901不与第一线807或第三线903相交或重叠。
这样的防止创建了分离区域902(其中，第一线的纵轴与第二线的纵轴相交)，其中，用于形成期望字符的线(例如，形成字母“Q”的第一线807、第二线901以及第三线903)共同地形成不连续的形状。通过形成这样不连续的形状，可以防止其中的线之前相交并且造成不期望的和不可控制的切口深度的段，并且在分离区域902内的第一深度D1与分离区域902的外侧的第一深度D1相同(然而，当具有激光束的多个通路时，之前的深度已经不同)。这样，在标记805的形成期间可能产生更少的缺陷。在实施例中，线之间的分离(例如，介于第二线901和第三线903之间)可以是介于约10μm和约50μm之间(诸如约25μm)的第一距离D1。
图9B示出了可以用于形成与以上结合图9A所示的“Q”类似的标记805的其它字母数字字符的附加的实施例。特别地，图9B示出了利用没有交叉的方法和设计形成小写字母“r”905、“a”907和“g”909。如图可见，这些字母的每个都在线将要相交的那些区域中设计和形成有分离区域902。
图10示出了可以和无相交(cross-free)标记工艺801一起利用的字母数字字符的附加的实施例。在字母数字的大写和小写字符的集合中，在一些单独字母(例如，字母“T”)内可以看见分离区域902，但是不是所有字母都有分离区域902(例如，字母“L”)。在这些分离区域902的每一个中，激光标记工艺形成线之间的分离以在相交线的形成中防止或减少附加的材料从聚合物层105附加的去除。
通过消除线之间的重叠，可以获得更加可控制的切口深度，并且当聚合物层105在不受控制的标记工艺期间变得更薄时，可以减小或消除热斑效应导致的封装件管芯损坏，其中热斑效应可以发生并且损坏RDL501、第一半导体器件201和第二半导体器件301。这样，在保持有效热控制的同时可以使用较薄的聚合物层105，并且在可以实现总形状因子减小的同时，还提高了制造的器件的总产量。
例如，在特定实施例中，在激光束脉冲曝光809(见图8B)的单独的激光束脉冲曝光内的第一深度D1可以在6.87μm至8.03μm之间变化，平均为约7.455μm并且变化为约1.16μm。这低于多个通路中的非无交叉的方法，在该方法中，深度可以在从13.25μm和15.92μm之间变化，平均为14.757μm且变化为2.67μm。在另一描述中，通过使用无交叉的方法，第一深度D1是单个通路的激光束的深度，诸如约7.52μm，而诸如具有2的重叠数的双通路的激光束的多次通路的激光束可以具有15.8μm的深度。通过减小标记深度，可以减少或消除由附加的材料从聚合物层105的不期望的去除而发生的缺陷。
图11示出了另一实施例，其中，期望识别标记805的线可以具有减小的重叠数(例如小于2的重叠数)，但是其中，线可以仍然具有大于1的重叠数。在该实施例中，不是具有其中单独的线不相交的无交叉的字符，而是字符内的单独的线可以在例如第一线807与第四线1101之间相交的区域中具有约小于2的重复数。在实施例中，可以使用与以上结合图8B描述的相似的工艺来形成第四线1101。例如，一系列激光束脉冲804(未在图11中单独的示出)用于形成在第四线1101内彼此重叠的激光束脉冲曝光809，以从聚合物层105去除材料并且形成第四线1101，但是可以利用任何合适的方法。
然而，在实施例中，可以使第一线807和第四线1101之间部分相交，而不是阻止第一线807和第四线1101彼此相交(并且具有小于1的重叠数)，其中，激光束脉冲曝光809可以部分地延伸至第四线1101内。然而，第一线807可以部分地延伸至第四线1101内以使第一线807具有约小于2的重叠数，而不是第一线807一直延伸至第四线1101内(其中，来自第一线807的激光束脉冲曝光809的一个激光束脉冲曝光与第四线1101完全地重叠，从而具有重叠数2)。
在该实施例中，相交激光束脉冲曝光8094(在图11中由阴影区域显示)是第一线807的一部分，但是还至少部分地延伸至第四线1101内。然而，通过限制第一线807和第四线1101的相交，重叠量可以保持较小且可以最小化缺陷。在实施例中，相交激光束脉冲曝光8094的重叠数小于2并且具有大于约376％和小于752％(诸如约564％)的累积重叠百分比(介于来自第一线807和第四线1101两者的重叠的激光束脉冲曝光809之间)。
这样的防止还在聚合物层105内形成第一深度D1(见图8A)以在相交区域内具有与相交区域的外侧不同的深度(因为聚合物层105的材料已经附加地曝光于激光束)。这样，在实施例中，在相交的激光束脉冲曝光8094内的第一深度D1可以介于约5μm和约18μm之间(诸如约14μm)。然而，可以使用任何合适的深度。
附加地，在图11中示出的实施例中，为了有助于激光束脉冲曝光809的单独的激光束脉冲曝光之间的重叠，在实施例中，路径角度应该保持较低从而使得在第一线807的第一部分和第一线807的第二部分之间不发生附加的重叠。例如，在实施例中，可以保持标记路径以具有介于约20°和约90°之间(诸如小于约88°)的第二角度α2。然而，可以使用任何合适的第二角度α2。
通过限制相交线(例如，第一线807和第四线1101)之间的重叠量，可以减小由于标记工艺801导致的缺陷而不用完全地分离相交线。这样，可以在用于形成标记805的线之间形成相交的同时减少或缓解缺陷。
图12示出了又一实施例，其中，一个或多个标记805(使用本文所述的任何方法形成)形成在封装剂401的第一区域403上方的聚合物层105内，而不形成在第一半导体器件201和第二半导体器件301上方的聚合物层105内。通过在封装剂401的第一区域403上方且不在第一半导体器件201和第二半导体器件301上方的聚合物层105内形成标记805，激光束脉冲804的有害效应主要限制于封装剂401而远离第一半导体器件201和第二半导体器件301。这样，第一半导体器件201和第二半导体器件301可以具有减少的由激光束脉冲804造成的缺陷的实例。
在实施例中，标记805形成在封装剂401的第一区域403上方且不延伸超过封装剂401的第一区域403。这样，在封装剂401的第一区域403具有第一宽度W1(如以上结合图4所述)的实施例中，标记805具有小于第一宽度W1的第二宽度W2，诸如小介于约100μm和约850μm之间(诸如约小450μm)，但是可以可选地利用任何合适的尺寸。
通过在封装剂401上方形成标记805且该标记未在第一半导体器件201或第二半导体器件301上方延伸，从而使得标记805位于多输出区域上方，可以减轻由在标记工艺801期间的不良控制的切口深度产生的任何损坏。附加地，可以减少或消除任何背侧引发的热斑效应或其他损坏。所有这样的改进帮助增加制造的器件的产量和效率。
图13示出了使用摆动(wobble)标记工艺1300来形成第一线807的另一实施例，并且该实施例可以使用或可以不使用大于1或2的重叠数。在该实施例中，不是使用具有等于第一线807(如以上结合图8B所述)的点宽度Wd的第一直径D1的激光束脉冲804，而是利用具有可以与第一直径D1类似的第二直径D2的一系列摆动激光束脉冲1301(为了清楚，在图13中仅示出一系列摆动激光束脉冲1301的第一个摆动激光束脉冲)以形成从第一线807的第一侧1305延伸至第一线807的第二侧1308的轮廓1303，其中，轮廓1303将延伸跨过点宽度Wd以形成第一线807。在实施例中，摆动激光束脉冲1301具有可以介于约20μm和约120μm之间(诸如约50μm)的第二直径D2。附加地，摆动激光束脉冲1301可以具有介于约1.0x10-3J/mm2和约5.0x10-2J/mm2之间(诸如约1.5x10-2J/mm2)的能量密度，并且聚合物层105曝光持续的时间介于约1.0x10-5秒和约8.0x10-5秒之间，诸如约2.8x10-5秒。
为了使用摆动标记工艺1300以形成第一线807，可以首先生成扫描迹线路径1307，其中，期望形成第一线807。当扫描迹线路径1307未物理地形成在聚合物层105内时，可以通过激光控制机器来使用扫描迹线路径1307以放置一系列摆动扫描激光束脉冲曝光(在图13中由虚线圆圈标记1309表示)。
为了开始扫描迹线路径1307，识别点宽度Wd，以及识别第一线807的第一侧1305的线表示以及第一线807的第二侧1308的线表示。在实施例中，在摆动标记工艺1300中，第一线807的点宽度Wd介于约200μm和约80μm之间，诸如约150μm。然而，可以利用任何合适的长度以用于点宽度Wd。
一旦识别点宽度Wd，以及识别第一线807的第一侧1305和第一线807的第二侧1308，就可以识别扫描迹线路径1307。在实施例中，可以相对于中心线1311(介于第一线807的第一侧1305和第二侧1308之间)、第一线807的第一侧1305和第二侧1308放置一系列点1313(在图13中按从1至38的顺序标记)。一系列点1313的精确位置可以存储在例如诸如硬盘驱动器或其它存储器件的计算机可读存储介质中。一旦放置一系列点1313，就可以形成扫描迹线路径1307的单独弧线以按顺序(例如，从点“1”至点“2”且从点“2”至点“3”)在点之间延伸并且形成扫描迹线路径1307以为摆动激光束脉冲1301做准备。
总而言之，扫描迹线路径1307的单独弧线可以共同地形成通过中心线1311从第一线807的第一侧1305“摆动”至第一线807的第二侧1308的圆形路径。在实施例中，在穿过中心线1311之后，扫描迹线路径1307(在进行至少第一次完整的旋转之后)将在再次穿过中心线1311之前，至少一次(如果没有更多)穿过其自身。在特定的实施例中，由于扫描迹线路径1307从点至点移动，所以扫描迹线路径1307与中心线1311的相交可以是介于约50μm和约200μm之间(诸如约100μm)的跨越距离Dc。
然而，尽管扫描迹线路径1307与中心线1311的相交点之间的距离可以保持相对地恒定，但是恒定的距离不旨在限制实施例。更准确地说，跨越距离Dc沿着扫描迹线路径1307是可以变化的，从而使得扫描迹线路径1307沿着第一线807可以具有变化的相交距离。任何合适的长度可以用于在沿着扫描迹线路径1307的任何点处的跨越距离Dc。
一旦确定扫描迹线路径1307，一系列的摆动激光束脉冲1301可以用于沿着扫描迹线路径1307形成一系列摆动激光束脉冲曝光1309(图13中仅示出一系列摆动激光束脉冲曝光1309的一小部分)，因为曝光沿着标记#1、#2、#3等跟随标记轨迹，所以一系列摆动激光束脉冲曝光的单独的摆动激光束脉冲曝光对应于相应的一个点(例如，点“1”、点“2”、点“3”等)。在实施例中，至少部分地彼此重叠地形成摆动激光束脉冲曝光1309以形成第一线807的轮廓1303。例如，第二摆动激光束脉冲曝光13092(在点“2”处)可以从第一摆动激光束脉冲曝光13091(在点“1”)偏移介于约5μm和约100μm之间(诸如约50μm)的偏移距离。然而，可以使用第二摆动激光束脉冲曝光13092和第一摆动激光束脉冲曝光13091之间的任何合适的偏移。
一系列摆动激光束脉冲1301用于沿着扫描迹线路径1307形成一系列摆动激光束脉冲曝光1309。随着形成一系列摆动激光束脉冲曝光1309，轮廓1303将创建第一线807。通过继续扫描迹线路径1307以及沿着扫描迹线路径1307形成摆动激光束脉冲曝光1309，第一线807可以制成为任何期望的长度或形状。
附加地，一旦形成第一线807，可以将第一线807与其它线结合以形成任何期望的字符。然而，通过使用摆动激光束脉冲曝光1309来形成第一线807，从聚合物层105去除的材料的总量从第一线807内减小。这样，可以产生更少的缺陷。
图14示出了通过使用摆动标记工艺1300(见图13)形成的第一线807来形成标记805。如图所示，使用摆动标记工艺1300形成的轮廓1303可以用于形成诸如字母“T”、“S”、“M”和“C”的字符。然而，通过使用摆动激光束脉冲1301，字符不是实心的，而是使用摆动激光束脉冲曝光1309描绘出轮廓(在图14中未单独示出)，并且对于每条线(例如，第一线807)都去除聚合物层105的更小的部分。这样的减小有助于减轻或消除由激光标记工艺造成的缺陷。
附加地，如果期望，用来形成第一线807的摆动标记工艺1300可以单独使用或与关于图8A至图12的上述其它工艺结合。例如，摆动标记工艺1300可以用于制造用于如上述不相交的字符的线，或者可以用于制造重叠数减小的相交的线。附加地，使用摆动标记工艺1300形成的线可以形成在封装剂401的第一区域403上方而不在第一半导体器件201和第二半导体器件301上方延伸。本文所述的这些工艺的所有合适的组合旨在完全地包括在该实施例的范围内。
图15示出了一旦标记805形成在聚合物层105内，该结构就可以接合至第二封装件以形成第一集成多输出叠层封装件(InFO-POP)结构1600(见图16)。图15示出了背侧球焊盘1501至第一封装件1500的接合。在实施例中，背侧球焊盘1501可以用于保护暴露的通孔111并且包括诸如焊料膏或氧焊料保护(OSP)的导电材料，但是可以可选地利用任何合适的材料。在实施例中，可以使用模板来施加背侧球焊盘1501，但是可以可选地利用任何合适的施加方法，并且然后回流以形成凸块形状。
第一封装件1500可以包括第三衬底1503、第三半导体器件1505、第四半导体器件1507(接合至第三半导体器件1505)、第三接触焊盘1509、第二封装剂1511以及第四外部连接件1513。在实施例中，第三衬底1503可以是例如封装衬底，封装衬底包括内部互连件(例如，衬底贯通孔1515)以将第三半导体器件1505和第四半导体器件1507连接至背侧球焊盘1501。
可选地，第三衬底1503可以是用作中间衬底的中介板以将第三半导体器件1505和第四半导体器件1507连接至背侧球焊盘1501。在这个实施例中，第三衬底1503可以是例如掺杂或未掺杂的硅衬底、或者绝缘体上硅(SOI)衬底的有源层。然而，第三衬底1503可以可选地为玻璃衬底、陶瓷衬底、聚合物衬底、或可以提供合适的保护和/或互连功能的任何其他衬底。这些和任何其他合适的材料可以可选地用于第三衬底1503。
第三半导体器件1505可以是设计为用于预期目的的半导体器件，诸如为逻辑管芯、中央处理单元(CPU)管芯、存储管芯(例如，DRAM管芯)、这些的组合等。在实施例中，第三半导体器件1505中包括根据期望用于特定功能的集成电路器件，诸如晶体管、电容器、电感器、电阻器、第一金属化层(未示出)等。在实施例中，第三半导体器件1505被设计和制造为与第一半导体器件201一起或同时工作。
第四半导体器件1507可以类似于第三半导体器件1505。例如，第四半导体器件1507可以是设计为用于预期目的(例如，DRAM管芯)并且包括用于期望功能的集成电路器件的半导体器件。在实施例中，第四半导体器件1507被设计为与第一半导体器件201和/或第三半导体器件1505一起或同时工作。
第四半导体器件1507可以接合至第三半导体器件1505。在实施例中，第四半导体器件1507与第三半导体器件1505仅物理接合，诸如通过使用粘合剂。在该实施例中，第四半导体器件1507和第三半导体器件1505可以使用例如引线接合件1517电连接至第三衬底1503，但是可以可选地利用任何合适的电接合。
可选地，第四半导体器件1507可以物理和电接合至第三半导体器件1505。在这个实施例中，第四半导体器件1507可以包括与第三半导体器件1505上的第五外部连接件(未在图15中单独示出)连接的第四外部连接件(也未在图15中单独示出)，以将第四半导体器件1507与第三半导体器件1505互连。
第三接触焊盘1509可以形成在第三衬底1503上以在第三半导体器件1505和例如第四外部连接件1513之间形成电连接。在实施例中，第三接触焊盘1509可以形成在第三衬底1503内的电布线(诸如衬底贯通孔1515)上方并且与电布线电接触。第三接触焊盘1509可以包括铝，但是可以可选地使用诸如铜的其他材料。第三接触焊盘1509的形成可以包括：使用诸如溅射的沉积工艺以形成材料层(未示出)并且然后通过合适的工艺(诸如光刻掩蔽和蚀刻)去除材料层的一部分以形成第三接触焊盘1509。然而，可以利用任何其他合适的工艺以形成第三接触焊盘1509。
第二封装剂1511可以用于封装和保护第三半导体器件1505、第四半导体器件1507和第三衬底1503。在实施例中，第二封装剂1511可以是模塑料并且可以使用模制器件(未在图15中示出)来放置。例如，可以将第三衬底1503、第三半导体器件1505和第四半导体器件1507放置在模制器件的腔体内，并且腔体可以气密地密封。可以在气密地密封腔体之前将第二封装剂1511放置在腔体内或者可以通过注入端口将第二封装剂1511注入腔体内。在实施例中，第二封装剂1511可以是模塑料树脂，诸如聚酰亚胺、PPS、PEEK、PES、耐热晶体树脂、这些的组合等。
一旦第二封装剂1511放置在腔体内，从而使得第二封装剂1511封装第三衬底1503、第三半导体器件1505和第四半导体器件1507周围的区域，就可以固化第二封装剂1511以硬化第二封装剂1511以用于最佳保护。虽然精确的固化工艺至少部分取决于选择用于第二封装剂1511的特定材料，但是在将模塑料选择作为第二封装剂1511的实施例中，可以通过诸如将第二封装剂1511加热至介于约100℃和约130℃之间的温度、并且持续约60秒至约3000秒的工艺发生这种固化。此外，引发剂和/或催化剂可以包括在第二封装剂1511内以更好地控制固化工艺。
然而，本领域普通技术人员应当意识到，上述固化工艺仅仅是示例性工艺并且不旨在限制于当前的实施例。可以可选地使用诸如照射或甚至允许第二封装剂1511在环境温度下硬化的其他固化工艺。可以使用任何合适的固化工艺，并且所有这些工艺旨在完全包括在本文所讨论的实施例的范围内。
在实施例中，可以形成第四外部连接件1513以提供第三衬底1503和例如背侧球焊盘1501之间的外部连接。第四外部连接件1513可以是诸如微凸块或可控塌陷芯片连接(C4)凸块的接触凸块并且可以包括诸如锡的材料、或者诸如银或铜的其他合适的材料。在第四外部连接件1513是锡焊料凸块的实施例中，可以通过首先由诸如蒸发、电镀、印刷、焊料转移、球放置等的任何合适的方法形成锡层来形成第四外部连接件1513。一旦锡层形成在结构上，就实施回流以将材料成形为期望的凸块形状。
一旦形成第四外部连接件1513，第四外部连接件1513就与背侧球焊盘1501对准且放置为与背侧球焊盘1501物理接触，以及实施接合。例如，在第四外部连接件1513是焊料凸块的实施例中，接合工艺可以包括回流工艺，从而第四外部连接件1513的温度升高至第四外部连接件1513将液化并且流动的点，从而一旦第四外部连接件1513重新固化时，就将第一封装件1500接合至背侧球焊盘1501。
图15附加地示出了将第二封装件1519接合至背侧球焊盘1501。在实施例中，第二封装件1519可以类似于第一封装件1500，并且可以利用类似的工艺接合至背侧球焊盘1501。然而，第二封装件1519也可以与第一封装件1500不同。
图16示出了第三外部连接件505从环结构601脱离和结构的分割以形成第一集成多输出叠层封装(InFO-POP)结构1600。在实施例中，可以通过首先使用例如第二紫外线胶带将第一封装件1500和第二封装件1519接合至第二环结构，以将第三外部连接件505从环结构601脱离。一旦接合，就可以利用紫外线辐射来照射紫外线胶带603，一旦紫外线胶带603失去其粘合性能，第三外部连接件505就可以与环结构601物理分离。
一旦分离，就实施结构的分割以形成第一InFO-POP结构1600。在实施例中，可以通过使用锯片(未示出)来切割穿通孔111之间的封装剂401和聚合物层105来实施分割，从而将一部分与另一部分分离以形成具有第一半导体器件201的第一InFO-POP结构1600。然而，本领域普通技术人员应当认识到，利用锯片以分割第一InFO-POP结构1600仅仅是一个示例性实施例，并且不旨在限制。可以可选地利用诸如利用一次或多次蚀刻以分离第一InFO-POP结构1600的用于分割第一InFO-POP结构1600的可选方法。可以可选地利用这些方法和任何其他合适的方法以分割第一InFO-POP结构1600。
根据实施例，提供了一种半导体器件，该半导体器件包括具有封装剂的半导体器件以及延伸穿过封装剂且与半导体器件横向分离的通孔。保护层位于封装剂和通孔上方。标记位于保护层内，标记包括无相交的字符。
根据另一实施例，提供了一种半导体器件，该半导体器件包括半导体管芯和与半导体管芯横向分离的导电通孔。封装剂位于半导体管芯和导电通孔之间，且保护材料位于封装剂上方。标记字符位于保护材料内，其中，标记字符具有小于2的重叠数。
根据又一实施例，提供了一种半导体器件，该半导体器件包括与导电通孔横向分离的半导体管芯以及封装半导体管芯和导电通孔的封装剂。材料层位于半导体管芯、封装剂和导电通孔上方。字符标记在材料层内，其中，字符包括多个激光脉冲曝光区域，激光脉冲曝光区域中的每个都具有小于约100μm的直径，并且激光脉冲曝光区域中的每个都沿着圆形迹线路径对准，圆形迹线路径描绘出字符的轮廓。
本发明的实施例提供了一种半导体器件，包括：具有封装剂的半导体器件；通孔，所述通孔延伸穿过所述封装剂并且与所述半导体器件横向分离；保护层，所述保护层位于所述封装剂和所述通孔上方；标记，所述标记位于所述保护层内，所述标记包括无相交的字符。
根据本发明的一个实施例，其中，所述标记包括多个重叠的激光脉冲曝光区域。
根据本发明的一个实施例，其中，所述多个激光脉冲曝光区域的第一个激光脉冲曝光区域具有小于400％的重叠百分比，其中，所述多个激光脉冲曝光区域的所述第一个激光脉冲曝光区域具有与所述多个激光脉冲曝光区域的所述第一个激光脉冲曝光区域在第一侧上重叠的多个第一重叠激光脉冲曝光区域、以及具有与所述多个激光脉冲曝光区域的所述第一个激光脉冲曝光区域在与所述第一侧不同的第二侧上重叠的多个第二重叠激光脉冲曝光区域。
根据本发明的一个实施例，其中，所述标记直接位于所述封装剂的介于所述半导体器件和所述通孔之间的部分上方。
根据本发明的一个实施例，其中，所述标记既未延伸至所述半导体器件上方也未延伸至所述通孔上方。
根据本发明的一个实施例，其中，所述标记包括字母数字字符。
根据本发明的一个实施例，其中，所述标记包括字母“Q”。
本发明的实施例还提供了一种半导体器件，包括：半导体管芯；导电通孔，所述导电通孔与所述半导体管芯横向分离；封装剂，所述封装剂位于所述半导体管芯和所述导电通孔之间；保护材料，所述保护材料位于所述封装剂上方；以及标记字符，所述标记字符位于所述保护材料内，其中，所述标记字符具有小于2的重叠数。
根据本发明的一个实施例，其中，所述标记字符具有小于1的重叠数。
根据本发明的一个实施例，其中，所述标记字符包括多个激光脉冲曝光区域，并且其中，所述多个激光脉冲曝光区域的第一个激光脉冲曝光区域具有小于752％的重叠百分比，所述多个激光脉冲曝光区域的所述第一个激光脉冲曝光区域具有与所述多个激光脉冲曝光区域的所述第一个激光脉冲曝光区域在第一侧上重叠的多个第一重叠激光脉冲曝光区域、以及具有与所述多个激光脉冲曝光区域的所述第一个激光脉冲曝光区域在与所述第一侧不同的第二侧上重叠的多个第二重叠激光脉冲曝光区域。
根据本发明的一个实施例，其中，所述标记字符包括多个激光脉冲曝光区域，并且其中，所述多个激光脉冲曝光区域的第一个激光脉冲曝光区域具有小于400％的重叠百分比，所述多个激光脉冲曝光区域的所述第一个激光脉冲曝光区域具有与所述多个激光脉冲曝光区域的所述第一个激光脉冲曝光区域在第一侧上重叠的多个第一重叠激光脉冲曝光区域、以及具有与所述多个激光脉冲曝光区域的所述第一个激光脉冲曝光区域在与所述第一侧不同的第二侧上重叠的多个第二重叠激光脉冲曝光区域。
根据本发明的一个实施例，半导体器件还包括再分布层，所述再分布层形成为与所述导电通孔电连接。
根据本发明的一个实施例，其中，所述标记字符是字母数字字符。
根据本发明的一个实施例，其中，所述标记字符直接位于所述封装剂上方并且未延伸至所述半导体管芯和所述导电通孔上方。
本发明的实施例还提供了一种半导体器件，包括：半导体管芯，所述半导体管芯与导电通孔横向分离；封装剂，所述封装剂封装所述半导体管芯和所述导电通孔两者；材料层，所述材料层位于所述半导体管芯、所述封装剂和所述导电通孔上方；字符，所述字符标记在所述材料层中，其中，所述字符包括多个激光脉冲曝光区域，所述激光脉冲曝光区域中的每个都具有小于100μm的直径，并且所述激光脉冲曝光区域中的每个都沿着圆形迹线路径对准，所述圆形迹线路径描绘出所述字符的轮廓。
根据本发明的一个实施例，其中，所述多个激光脉冲曝光区域形成具有大于50μm的宽度的线。
根据本发明的一个实施例，其中，所述字符是字母数字字符。
根据本发明的一个实施例，半导体器件还包括再分布层，所述再分布层与所述导电通孔电连接。
根据本发明的一个实施例，其中，所述字符具有至所述材料层中的介于5μm和18μm之间的深度。
根据本发明的一个实施例，其中，所述封装剂具有第一顶面，并且所述通孔具有第二顶面，其中，所述第一顶面与所述第二顶面齐平。
上面概述了若干实施例的部件、使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围、并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种半导体器件，包括：
具有封装剂的半导体器件；
通孔，所述通孔延伸穿过所述封装剂并且与所述半导体器件横向分离；
保护层，所述保护层位于所述封装剂和所述通孔上方；
标记，所述标记位于所述保护层内，所述标记包括无相交的字符。
2.根据权利要求1所述的半导体器件，其中，所述标记包括多个重叠的激光脉冲曝光区域。
3.根据权利要求1所述的半导体器件，其中，所述多个激光脉冲曝光区域的第一个激光脉冲曝光区域具有小于400％的重叠百分比，其中，所述多个激光脉冲曝光区域的所述第一个激光脉冲曝光区域具有与所述多个激光脉冲曝光区域的所述第一个激光脉冲曝光区域在第一侧上重叠的多个第一重叠激光脉冲曝光区域、以及具有与所述多个激光脉冲曝光区域的所述第一个激光脉冲曝光区域在与所述第一侧不同的第二侧上重叠的多个第二重叠激光脉冲曝光区域。
4.根据权利要求1所述的半导体器件，其中，所述标记直接位于所述封装剂的介于所述半导体器件和所述通孔之间的部分上方。
5.根据权利要求4所述的半导体器件，其中，所述标记既未延伸至所述半导体器件上方也未延伸至所述通孔上方。
6.根据权利要求1所述的半导体器件，其中，所述标记包括字母数字字符。
7.根据权利要求6所述的半导体器件，其中，所述标记包括字母“Q”。
8.一种半导体器件，包括：
半导体管芯；
导电通孔，所述导电通孔与所述半导体管芯横向分离；
封装剂，所述封装剂位于所述半导体管芯和所述导电通孔之间；
保护材料，所述保护材料位于所述封装剂上方；以及
标记字符，所述标记字符位于所述保护材料内，其中，所述标记字符具有小于2的重叠数。
9.根据权利要求8所述的半导体器件，其中，所述标记字符具有小于1的重叠数。
10.一种半导体器件，包括：
半导体管芯，所述半导体管芯与导电通孔横向分离；
封装剂，所述封装剂封装所述半导体管芯和所述导电通孔两者；
材料层，所述材料层位于所述半导体管芯、所述封装剂和所述导电通孔上方；
字符，所述字符标记在所述材料层中，其中，所述字符包括多个激光脉冲曝光区域，所述激光脉冲曝光区域中的每个都具有小于100μm的直径，并且所述激光脉冲曝光区域中的每个都沿着圆形迹线路径对准，所述圆形迹线路径描绘出所述字符的轮廓。
CN201610785784.2A 2015-09-18 2016-08-31 半导体器件及制造方法 Active CN106549005B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/857,939 2015-09-18
US14/857,939 US9728508B2 (en) 2015-09-18 2015-09-18 Semiconductor device and method of manufacture

Publications (2)

Publication Number Publication Date
CN106549005A true CN106549005A (zh) 2017-03-29
CN106549005B CN106549005B (zh) 2020-07-10

Family

ID=58224465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610785784.2A Active CN106549005B (zh) 2015-09-18 2016-08-31 半导体器件及制造方法

Country Status (5)

Country Link
US (6) US9728508B2 (zh)
KR (1) KR101831036B1 (zh)
CN (1) CN106549005B (zh)
DE (1) DE102015116231B4 (zh)
TW (1) TWI620285B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114487788A (zh) * 2022-04-02 2022-05-13 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 封装器件的失效定位方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728508B2 (en) * 2015-09-18 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
JP2018006391A (ja) * 2016-06-28 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6980421B2 (ja) * 2017-06-16 2021-12-15 株式会社ディスコ ウエーハの加工方法
DE102017121289B4 (de) * 2017-06-30 2019-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren und Package mit einer Ablöseschicht als Trennschicht
US10269589B2 (en) 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a release film as isolation film in package
US10535644B1 (en) * 2018-06-29 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing method of package on package structure
KR102543185B1 (ko) 2018-10-08 2023-06-14 삼성전자주식회사 반도체 패키지
KR20220027333A (ko) * 2020-08-26 2022-03-08 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR20230024170A (ko) 2021-08-11 2023-02-20 에스케이하이닉스 주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101219609A (zh) * 2006-12-26 2008-07-16 株式会社理光 图像处理方法及图像处理装置
CN104736291A (zh) * 2012-10-22 2015-06-24 伊雷克托科学工业股份有限公司 用于对物品做标记的方法及设备
CN104882435A (zh) * 2014-02-27 2015-09-02 台湾积体电路制造股份有限公司 封装件内的激光打标

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02133185A (ja) 1988-11-10 1990-05-22 Mitsubishi Electric Corp 半導体装置のレーザマーキング方法
JP3365363B2 (ja) 1999-08-27 2003-01-08 日本電気株式会社 レーザマーキング装置及びその加工方法
SG106050A1 (en) 2000-03-13 2004-09-30 Megic Corp Method of manufacture and identification of semiconductor chip marked for identification with internal marking indicia and protection thereof by non-black layer and device produced thereby
DE10244205A1 (de) * 2002-09-23 2004-03-25 Robert Bosch Gmbh Verfahren und Einrichtung zur Verhinderung der Kollision von Fahrzeugen
JP2005203695A (ja) * 2004-01-19 2005-07-28 Casio Micronics Co Ltd 半導体装置およびその製造方法
US7358980B2 (en) * 2005-01-24 2008-04-15 Hewlett-Packard Development Company, L.P. Imaging device and methods
TWI296820B (en) * 2005-07-29 2008-05-11 Chipmos Technologies Inc Laser mark on an ic component
US7749882B2 (en) 2006-08-23 2010-07-06 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US8143731B2 (en) * 2009-07-14 2012-03-27 Nanya Technology Corp. Integrated alignment and overlay mark
JP5534038B2 (ja) * 2011-01-06 2014-06-25 日立金属株式会社 炭化珪素単結晶基板への識別マークの形成方法、及び炭化珪素単結晶基板
US9953907B2 (en) 2013-01-29 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. PoP device
US9461025B2 (en) * 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
US9337073B2 (en) * 2013-03-12 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3D shielding case and methods for forming the same
US9099481B2 (en) * 2013-03-15 2015-08-04 Semiconductor Components Industries, Llc Methods of laser marking semiconductor substrates
US9406588B2 (en) * 2013-11-11 2016-08-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method thereof
JP2015176907A (ja) * 2014-03-13 2015-10-05 ルネサスエレクトロニクス株式会社 半導体装置
US9929126B2 (en) * 2014-04-03 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with metal line crack prevention design
US9666522B2 (en) * 2014-05-29 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark design for packages
KR102506703B1 (ko) * 2014-12-16 2023-03-03 데카 테크놀로지 유에스에이 인코포레이티드 반도체 패키지를 마킹하는 방법
DE102015101838A1 (de) * 2015-02-09 2016-08-11 Jenlab Gmbh Verfahren und Vorrichtung zur Reprogrammierung von lebenden Zellen
KR20170019023A (ko) * 2015-08-10 2017-02-21 에스케이하이닉스 주식회사 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조 방법
US9728508B2 (en) * 2015-09-18 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101219609A (zh) * 2006-12-26 2008-07-16 株式会社理光 图像处理方法及图像处理装置
CN104736291A (zh) * 2012-10-22 2015-06-24 伊雷克托科学工业股份有限公司 用于对物品做标记的方法及设备
CN104882435A (zh) * 2014-02-27 2015-09-02 台湾积体电路制造股份有限公司 封装件内的激光打标

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114487788A (zh) * 2022-04-02 2022-05-13 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 封装器件的失效定位方法

Also Published As

Publication number Publication date
US11393770B2 (en) 2022-07-19
US10361161B2 (en) 2019-07-23
US11854998B2 (en) 2023-12-26
US20170338185A1 (en) 2017-11-23
KR101831036B1 (ko) 2018-02-21
DE102015116231B4 (de) 2019-08-14
DE102015116231A1 (de) 2017-03-23
US9728508B2 (en) 2017-08-08
TW201721814A (zh) 2017-06-16
US20210043581A1 (en) 2021-02-11
US20170084543A1 (en) 2017-03-23
US20190348370A1 (en) 2019-11-14
CN106549005B (zh) 2020-07-10
US20240096816A1 (en) 2024-03-21
TWI620285B (zh) 2018-04-01
KR20170034286A (ko) 2017-03-28
US20220328421A1 (en) 2022-10-13
US10818607B2 (en) 2020-10-27

Similar Documents

Publication Publication Date Title
CN106549005A (zh) 半导体器件及制造方法
CN106206530B (zh) 半导体器件及其制造方法
CN106206529B (zh) 半导体器件和制造方法
CN110060935A (zh) 半导体器件及其制造方法
CN107393865A (zh) 半导体器件
CN106558559B (zh) 半导体器件及制造方法
CN110137151A (zh) 半导体器件和制造方法
CN106356340B (zh) 半导体器件及其制造方法
CN104600064B (zh) 封装件上芯片结构和方法
US11594520B2 (en) Semiconductor package for thermal dissipation
CN110518000A (zh) 半导体器件和制造方法
CN105321833B (zh) 半导体封装系统和方法
CN104900597B (zh) 半导体封装件及方法
CN107068645A (zh) 半导体器件及制造方法
CN107527891A (zh) 半导体器件和方法
CN109786274A (zh) 半导体器件及其制造方法
CN105225973A (zh) 封装方法
US20200006225A1 (en) Semiconductor Device and Method of Manufacture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant