WO2014168295A1 - 비휘발성 메모리 장치의 파워 로스 테스트 기기 및 방법 - Google Patents

비휘발성 메모리 장치의 파워 로스 테스트 기기 및 방법 Download PDF

Info

Publication number
WO2014168295A1
WO2014168295A1 PCT/KR2013/006612 KR2013006612W WO2014168295A1 WO 2014168295 A1 WO2014168295 A1 WO 2014168295A1 KR 2013006612 W KR2013006612 W KR 2013006612W WO 2014168295 A1 WO2014168295 A1 WO 2014168295A1
Authority
WO
WIPO (PCT)
Prior art keywords
memory device
nonvolatile memory
power
current consumption
test
Prior art date
Application number
PCT/KR2013/006612
Other languages
English (en)
French (fr)
Inventor
이성우
Original Assignee
주식회사 이에프텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이에프텍 filed Critical 주식회사 이에프텍
Priority to US14/783,132 priority Critical patent/US10008288B2/en
Publication of WO2014168295A1 publication Critical patent/WO2014168295A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Definitions

  • the present invention relates to semiconductor memory devices, and more particularly, to power loss test equipment and methods of nonvolatile memory devices (eg, flash memory devices, embedded multimedia cards, etc.).
  • nonvolatile memory devices eg, flash memory devices, embedded multimedia cards, etc.
  • the semiconductor memory device may be classified into a volatile memory device and a nonvolatile memory device according to whether data can be stored in a state where power is not supplied.
  • NAND flash memory devices NAND flash memory device
  • storage devices in the form of NAND flash memory devices eg For example, embedded multimedia cards (eMMCs), solid state drives (solid state drives (SSDs, etc.)
  • eMMCs embedded multimedia cards
  • SSDs solid state drives
  • HDDs hard disk drives
  • a nonvolatile memory device includes at least one NAND flash memory therein and a memory controller for controlling the same.
  • the memory controller performs an address mapping operation by using a flash translation layer to support a file system, and reads and writes the NAND flash memory. Control write operations, erase operations, merge operations, copyback operations, compaction operations, garbage collection operations, and wear leveling operations. .
  • a non-volatile memory device is subjected to an operational stability test (hereinafter, referred to as a power loss test) following power-off prior to product shipment.
  • a power loss test an operational stability test
  • the power was randomly cut off during the write operation of the nonvolatile memory device, and then whether the error caused by the loss of data and / or metadata occurred. Since the power is randomly shut down, there is a problem that the power loss test is not efficiently performed because the internal operating state of the nonvolatile memory device is not considered at all in performing the power loss test.
  • An object of the present invention is a power loss test apparatus of a nonvolatile memory device capable of efficiently performing a power loss test by shutting off power supplied to a nonvolatile memory device during a critical operation in consideration of an internal operating state of the nonvolatile memory device.
  • Another object of the present invention is a power loss test method of a nonvolatile memory device capable of efficiently performing a power loss test by shutting off power supplied to a nonvolatile memory device during a critical operation in consideration of an internal operation state of the nonvolatile memory device.
  • the object of the present invention is not limited to the above objects, and may be variously expanded within a range without departing from the spirit and scope of the present invention.
  • a power loss test device of a nonvolatile memory device includes at least one socket for inserting at least one nonvolatile memory device corresponding to a test object.
  • a microcontroller unit configured to determine supply and shutdown of power required for the operation of the nonvolatile memory device based on current consumption information or operation state information inside the nonvolatile memory device;
  • a tester unit configured to perform a power loss test on the nonvolatile memory device based on supply and interruption.
  • the nonvolatile memory device may be an embedded multimedia card (eMMC).
  • eMMC embedded multimedia card
  • the microcontroller unit may be located in the test board unit or in the tester unit.
  • the test board unit may include: a current monitoring module configured to generate current consumption information by monitoring a current consumption in the nonvolatile memory device; and a power control to perform supply and shutdown of the power through the socket. It may include a module.
  • the microcontroller unit analyzes a current consumption pattern of the nonvolatile memory device based on the current consumption information, and indicates that the current consumption pattern is a predetermined power interruption interval. Can be blocked.
  • the test board unit may monitor the at least one status register indicating whether a garbage collection operation is required for the nonvolatile memory device to generate the operation state information by monitoring at least one status register, and the It may include a power control module for supplying and blocking the power through the socket.
  • the microcontroller may determine an expected time point at which the garbage collection operation is to be performed on the nonvolatile memory device based on the operation state information, and cut off the power through the socket at the expected time point. can do.
  • the test board unit may include: a current monitoring module configured to generate current consumption information by monitoring a current consumption of the nonvolatile memory device; and at least one of notifying whether the nonvolatile memory device requires garbage collection operation; It may include a state monitoring module for generating the operation state information by monitoring one or more status registers, and a power control module for supplying and disconnecting the power through the socket.
  • the test board unit may further include a memory module configured to store the current consumption information and the operation state information.
  • the microcontroller may determine an expected time point at which the garbage collection operation is performed on the nonvolatile memory device based on the operation state information, and consume the nonvolatile memory device based on the current consumption information. If the current pattern is analyzed and the current consumption pattern is a predetermined power interruption interval at the expected time point, the power may be blocked through the socket.
  • a test board connected to at least one nonvolatile memory device corresponding to a test target is the nonvolatile memory device.
  • a power loss test of the nonvolatile memory device may be performed based on the supply and the interruption of the power.
  • the nonvolatile memory device may be an embedded multimedia card (eMMC).
  • eMMC embedded multimedia card
  • the current consumption information may be generated by monitoring a current consumption of the nonvolatile memory device.
  • the current consumption pattern of the nonvolatile memory device may be analyzed based on the current consumption information. When the pattern indicates that the preset power cutoff period, the power cutoff may be performed.
  • the operation state information is generated by monitoring at least one status register indicating whether a garbage collection operation is required for the nonvolatile memory device, and based on the operation state information. An anticipated time point at which the garbage collection operation is performed on the volatile memory device may be determined, and the power may be cut off at the anticipated time point.
  • the current consumption information may be generated by monitoring a current consumption of the nonvolatile memory device
  • the operation state information may include at least one of informing whether the nonvolatile memory device requires a garbage collection operation.
  • a status register is generated by monitoring the state register, and an estimated time point at which the garbage collection operation is performed on the nonvolatile memory device is determined based on the operation state information, and a consumption current pattern of the nonvolatile memory device based on the current consumption information.
  • the power supply may be interrupted.
  • the power loss test apparatus and method of a nonvolatile memory device may provide an operation of a nonvolatile memory device based on current consumption information and / or operation state information inside the nonvolatile memory device.
  • the power loss test can be efficiently performed by cutting off the power supplied to the nonvolatile memory device during garbage collection operation.
  • the productivity of the manufacturer can be improved and the stability of the final product can be improved.
  • the effects of the present invention are not limited to the above effects, and may be variously extended within a range without departing from the spirit and scope of the present invention.
  • FIG. 1 is a block diagram illustrating a power loss test device of a nonvolatile memory device according to example embodiments.
  • FIG. 2 is a diagram illustrating an example in which a test board unit, a microcontroller unit, and a tester unit operate in the power loss test apparatus of FIG. 1.
  • FIG. 3 is a block diagram illustrating an example of a test board unit included in the power loss test apparatus of FIG. 1.
  • FIG. 4 is a flowchart illustrating an operation of a microcontroller unit interlocked with the test board unit of FIG. 3 in the power loss test apparatus of FIG. 1.
  • FIG. 5 is a block diagram illustrating another example of a test board unit included in the power loss test apparatus of FIG. 1.
  • FIG. 6 is a flowchart illustrating an operation of a microcontroller unit interlocked with the test board unit of FIG. 5 in the power loss test apparatus of FIG. 1.
  • FIG. 7 is a block diagram illustrating still another example of a test board unit included in the power loss test apparatus of FIG. 1.
  • FIG. 8 is a flowchart illustrating an operation of a microcontroller unit interlocked with the test board unit of FIG. 7 in the power loss test apparatus of FIG. 1.
  • FIG. 9 is a flowchart illustrating a power loss test method of a nonvolatile memory device according to example embodiments.
  • FIG. 10 is a diagram illustrating supply or interruption of power by the power loss test method of FIG. 9.
  • first and second may be used to describe various components, but the components should not be limited by the terms. The terms may be used for the purpose of distinguishing one component from another component.
  • first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component.
  • FIG. 1 is a block diagram illustrating a power loss test device of a nonvolatile memory device according to example embodiments of the present invention
  • FIG. 2 illustrates a test board unit, a microcontroller unit, and a tester unit operating in the power loss test device of FIG. 1. It is a figure which shows an example.
  • the power loss test apparatus 100 of FIG. 1 may include a test board unit 120, a microcontroller unit 140, and a tester unit 160.
  • the nonvolatile memory device may be an embedded multimedia card (eMMC), but the nonvolatile memory device is not limited thereto.
  • the nonvolatile memory device may be a secure digital card, a compact flash card, a memory stick, an XD picture card, or the like.
  • the test board unit 120 may include at least one socket 122_1,..., 122_n for inserting at least one nonvolatile memory device corresponding to a test target.
  • the power loss test apparatus 100 of FIG. 1 may determine whether an error may be prevented through data recovery, even when a sudden power off occurs with respect to the nonvolatile memory device. A power loss test may be performed.
  • the test board unit 120 includes a plurality of sockets 122_1,..., 122_n, a nonvolatile memory device corresponding to the test target in the sockets 122_1,..., 122_n. Are respectively inserted, and the power loss test for the nonvolatile memory devices is performed simultaneously, so that the power loss test can be performed quickly and efficiently.
  • the power loss test for the nonvolatile memory device inserted into the sockets 122_1,..., 122_n provided in the test board unit 120 may be performed by the tester 160. It may be performed from the time when the second control signal CTL2 (ON) indicating the start of the test is received from the microcontroller unit 140 to the time when the second control signal CTL2 (OFF) indicating the end of the test is input. have.
  • the microcontroller 140 may determine supply and cutoff of power required for the operation of the nonvolatile memory device based on current consumption information or operation state information inside the nonvolatile memory device. That is, in the related art, after a power supply is randomly cut off during a write operation of a nonvolatile memory device, it is determined whether an error due to data and / or meta data loss occurs, but the power loss test device 100 of FIG. In performing the loss test, the internal operating state of the nonvolatile memory device is considered (that is, using current consumption information or operating state information inside the nonvolatile memory device). Accordingly, the power loss test apparatus 100 of FIG.
  • the tester 160 may efficiently perform a power loss test by cutting off power supplied to the nonvolatile memory device during a critical operation (eg, garbage collection operation) of the nonvolatile memory device. Can be. Meanwhile, the tester 160 may perform a power loss test on the nonvolatile memory device based on the supply and cutoff of the power determined by the microcontroller 140. To this end, the tester 160 may continuously perform a write operation by a test algorithm. For example, as shown in FIG. 2, the tester unit 160 instructs the end of the test from the time when the second control signal CTL2 (ON) indicating the start of the test is received from the microcontroller 140. The write operation by the test algorithm may be continuously performed until the second control signal CTL2 (OFF) is input.
  • a critical operation e.g, garbage collection operation
  • the power loss test device 100 of FIG. 1 may consider current consumption in a nonvolatile memory device.
  • the test board unit 120 may include a current monitoring module and a power control module.
  • the current monitoring module may generate current consumption information INF by monitoring a current consumed by the nonvolatile memory device inserted into the sockets 122_1,..., 122_n, and the power control module may include the microcontroller 140.
  • the power supply and blocking can be performed through the sockets (122_1, ..., 122_n).
  • the microcontroller unit 140 may analyze the current consumption pattern of the nonvolatile memory device based on the current consumption information INF. At this time, when the current consumption pattern of the nonvolatile memory device indicates that the preset power cut-off period, the microcontroller unit 140 instructs the test board unit 120 to cut off the power (CTL1 (OFF)). ), And the test board unit 120 (that is, the power control module) may block the power through the sockets 122_1,..., 122_n.
  • the power loss test may be repeatedly performed during the test period TEST based on the interruption and supply of the power.
  • the power interruption execution period may be a period in which a garbage collection operation of the nonvolatile memory device is performed.
  • the power interruption execution interval is not limited thereto and may be variously set (for example, a period in which a write operation on metadata is performed).
  • the power loss test device 100 of FIG. 1 may consider a so-called background urgent flag provided by a nonvolatile memory device.
  • the test board unit 120 may include a state monitoring module and a power control module.
  • the state monitoring module may generate operation state information INF by monitoring at least one state register indicating whether a garbage collection operation is required for the nonvolatile memory device.
  • the state monitoring module may generate operation state information INF using a background agent flag displayed in a state register of the nonvolatile memory device.
  • the at least one status register may be provided in the nonvolatile memory device or may be provided in the power loss test device 100 of FIG. 1.
  • the power control module may supply and cut off power through the sockets 122_1,..., 122_n according to the determination of the microcontroller unit 140. That is, while the microcontroller unit 140 provides the first control signal CTL1 (ON) indicating the supply of power to the test board unit 120, the test board unit 120 (that is, the state monitoring module) Provides the operating state information INF to the microcontroller 140, the microcontroller 140 determines an expected time point at which the garbage collection operation is performed on the nonvolatile memory device based on the operating state information INF.
  • the test board unit 120 may block power through the sockets 122_1,..., 122_n.
  • the power loss test may be repeatedly performed during the test period TEST based on the interruption and supply of the power.
  • the power loss test device 100 of FIG. 1 may consider not only the background agent flag provided by the nonvolatile memory device but also the current consumption of the nonvolatile memory device.
  • the test board unit 120 may include a current monitoring module, a state monitoring module and a power control module.
  • the current monitoring module may generate the current consumption information INF by monitoring the current consumption of the nonvolatile memory device inserted into the sockets 122_1,..., 122_n, and the state monitoring module may be configured in the nonvolatile memory device.
  • Operation status information INF
  • the power control module may generate the socket 122_1... According to the determination of the microcontroller 140.
  • the microcontroller unit 140 can be supplied and cut off. That is, while the microcontroller unit 140 provides the first control signal CTL1 (ON) indicating the supply of power to the test board unit 120, the test board unit 120 (that is, the state monitoring module) Provides the operating state information INF to the microcontroller 140, the microcontroller 140 determines an expected time point at which the garbage collection operation is performed on the nonvolatile memory device based on the operating state information INF. When the test board unit 120 (that is, the current monitoring module) provides the consumption current information INF to the microcontroller 140, the microcontroller 140 may transmit the current consumption information INF to the consumption current information INF. Based on the analysis, the current consumption pattern of the nonvolatile memory device may be analyzed.
  • the microcontroller unit 140 supplies power to the test board unit 120. And a first control signal CTL1 (OFF) instructing to cut off the power, and the test board unit 120 (ie, the power control module) cuts off the power through the sockets 122_1,..., 122_n. Can be done.
  • the power loss test may be repeatedly performed during the test period TEST based on the interruption and supply of the power.
  • the power loss test apparatus 100 of FIG. 1 may be configured to perform a critical operation (eg, garbage collection operation, etc.) of the nonvolatile memory device based on current consumption information and / or operation state information inside the nonvolatile memory device.
  • the power loss test can be efficiently performed by cutting off the power supplied to the nonvolatile memory device.
  • the power loss test apparatus 100 of FIG. 1 allows the tester 160 to continuously perform a write operation by a test algorithm, and to the test board unit 120 and the microcontroller unit 140. It is possible to perform the supply and shutdown of power required for the operation of the nonvolatile memory device based on current consumption information and / or operation state information inside the nonvolatile memory device.
  • the test board unit 120 may further include a memory unit 123.
  • the memory unit 123 stores the consumption current information and / or the operation state information in the nonvolatile memory device when the current consumption information and / or the operation state information in the nonvolatile memory device are generated in the test board unit 120. It may be provided to the microcontroller unit 140 when necessary. Meanwhile, in FIG. 1, the microcontroller 140 is located outside the test board 120 and the tester 160, but the microcontroller 140 is located inside the test board 120. Or may be located inside the tester 160.
  • FIG. 3 is a block diagram illustrating an example of a test board unit included in the power loss test apparatus of FIG. 1, and FIG. 4 illustrates an operation of a microcontroller unit linked to the test board unit of FIG. 3 in the power loss test apparatus of FIG. 1.
  • the test board unit 120 may include a current monitoring module 124 and a power control module 128.
  • the current monitoring module 124 may generate the consumption current information CCI by monitoring the consumption current CC consumed by the nonvolatile memory device inserted into the sockets 122_1,..., 122_n. have.
  • the current monitoring module 124 monitors the current of the sockets 122_1,..., 122_n and uses the current of the sockets 122_1,. CC).
  • the power control module 128 may supply and cut off power through the sockets 122_1,..., 122_n according to the determination of the microcontroller 140. That is, the power control module 128 may or may not supply power to the sockets 122_1,..., 122_n according to the determination of the microcontroller 140.
  • the microcontroller 140 analyzes the consumption current pattern based on the consumption current information CCI inside the nonvolatile memory device (Step S120), and the power consumption pattern is a power source. It may be checked whether it is a block performing section (Step S140).
  • the microcontroller 140 may determine to cut off power required for the operation of the nonvolatile memory device (Step S160). In this case, the microcontroller unit 140 may provide the test board unit 120 with a first control signal CTL1 (OFF) instructing to cut off power. On the other hand, when the consumption current pattern indicates that the power cut off period, the microcontroller 140 may repeat the steps (Step S120, Step S140, Step S160).
  • the current consumption of the nonvolatile memory device may vary depending on the number of NAND flash memories in which the write command is simultaneously performed in the nonvolatile memory device, and the write mode is a multi level cell (MLC) mode. The difference may vary depending on whether a single level cell (SLC) mode is used. Further, when analyzing the consumption current pattern, it may be determined whether the NAND flash memory performs a write operation on data, a write operation on metadata, a garbage collection operation, or the like. Accordingly, the microcontroller unit 140 receives the consumption current information CCI from the test board unit 120 (that is, the current monitoring module 124) and based on the consumption current information CCI, the nonvolatile memory device.
  • MLC multi level cell
  • the microcontroller unit 140 receives the consumption current information CCI from the test board unit 120 (that is, the current monitoring module 124) and based on the consumption current information CCI, the nonvolatile memory device.
  • the test board unit 120 transmits a first control signal CTL1 (OFF) to instruct to cut off power. Can provide. Accordingly, the test board unit 120 (ie, the power control module 128) may block the power through the sockets 122_1,..., 122_n.
  • the microcontroller 140 may determine to cut off power required for the operation of the nonvolatile memory device when the current consumption of the nonvolatile memory device is greater than or equal to a predetermined level. In another embodiment, the microcontroller 140 may determine to cut off power required for the operation of the nonvolatile memory device when the current consumption of the nonvolatile memory device is within a predetermined level period.
  • the power interruption execution period may be a period in which a garbage collection operation of the nonvolatile memory device is performed.
  • the power interruption execution interval is not limited thereto and may be variously set (for example, a period in which a write operation on metadata is performed).
  • FIG. 5 is a block diagram illustrating another example of a test board unit included in the power loss test apparatus of FIG. 1, and FIG. 6 illustrates an operation of a microcontroller unit interlocked with the test board unit of FIG. 5 in the power loss test apparatus of FIG. 1.
  • the power loss test device 100 of FIG. 1 considers a background agent flag BUF provided from a nonvolatile memory device.
  • the test board unit 120 may include a state monitoring module 126 and a power control module 128.
  • the status monitoring module 124 may generate at least one status register OSI by monitoring at least one status register indicating whether a garbage collection operation is required in the nonvolatile memory device.
  • the state monitoring module 124 may generate the operation state information OSI by using the background agent flag BUF displayed in the state register of the nonvolatile memory device.
  • the power control module 128 may supply and cut off power through the sockets 122_1,..., 122_n according to the determination of the microcontroller 140. That is, the power control module 128 may or may not supply power to the sockets 122_1,..., 122_n according to the determination of the microcontroller 140.
  • the microcontroller unit 140 receives the operation state information OSI inside the nonvolatile memory device (Step S220), and the operation state information OSI indicates that the garbage collection operation is performed. It may be checked whether it is necessary (Step S240).
  • the microcontroller 140 may determine that the power required for the operation of the nonvolatile memory device is cut off (Step S260). In this case, the microcontroller unit 140 may provide the test board unit 120 with a first control signal CTL1 (OFF) instructing to cut off power. On the other hand, if the operating state information OSI indicates that the garbage collection operation is not yet required, the microcontroller 140 may repeat the steps (Step S220, Step S240, Step S260).
  • a nonvolatile memory device provides a background agent flag BUF indicating whether a garbage collection operation is required externally (for example, a host device) through an internal status register. For example, if the background agent flag BUF is set to 2, garbage collection operation is urgently needed, and if the background agent flag BUF is set to 1, garbage collection operation is needed sooner or later. When the background agent flag BUF is set to 0, the garbage collection operation may indicate that the garbage collection operation is not necessary right now.
  • the microcontroller 140 may determine an expected time point at which the garbage collection operation is to be performed, and the expected time point (eg, The first control signal CTL1 (OFF) instructing the test board unit 120 to cut off power may be provided to the next write operation. Accordingly, the test board unit 120 (ie, the power control module 128) may block the power through the sockets 122_1,..., 122_n. According to an embodiment, the microcontroller unit 140 may gradually determine an expected time point at which the garbage collection operation is to be performed according to the degree of need for the garbage collection operation (that is, according to the value set in the background agent flag BUF). have.
  • the microcontroller unit 140 instructs the first control signal CTL1 (OFF) to instruct the test board unit 120 to turn off the power during the next write operation.
  • the microcontroller unit 140 cuts off power to the test board unit 120 after a predetermined number of write operations are performed.
  • the first control signal CTL1 (OFF) indicating may be provided.
  • FIG. 7 is a block diagram illustrating another example of a test board unit included in the power loss test apparatus of FIG. 1, and FIG. 8 illustrates an operation of a microcontroller unit linked to the test board unit of FIG. 7 in the power loss test apparatus of FIG. 1. It is a flowchart showing.
  • the power loss test apparatus 100 of FIG. 1 may not only provide the background agent flag BUF provided by the nonvolatile memory device, but also consume current CC consumed by the nonvolatile memory device. Consideration is shown.
  • the test board unit 120 may include a current monitoring module 124, a state monitoring module 126, and a power control module 128.
  • the current monitoring module 124 may generate the consumption current information CCI by monitoring the consumption current CC consumed by the nonvolatile memory device inserted into the sockets 122_1,..., 122_n.
  • the state monitoring module may generate at least one state register (OSI) by monitoring at least one state register indicating whether a garbage collection operation is required in the nonvolatile memory device. Thereafter, the power control module 128 may supply and cut off power through the sockets 122_1,..., 122_n according to the determination of the microcontroller 140. That is, the power control module 128 may or may not supply power to the sockets 122_1,..., 122_n according to the determination of the microcontroller 140. To this end, as shown in FIG. 8, the microcontroller unit 140 receives operation state information OSI inside the nonvolatile memory device (Step S310), and the operation state information OSI is garbage collected. It may be checked whether it is necessary (Step S320).
  • OSI state register
  • the microcontroller unit 140 may operate in a power-off standby mode.
  • the microcontroller 140 may repeat the steps (Step S310, Step S320). Thereafter, while the microcontroller unit 140 operates in the power-off standby mode, the microcontroller unit 140 analyzes the consumption current pattern based on the consumption current information CCI inside the nonvolatile memory device (Step S330). In operation S340, it may be determined whether the current consumption pattern indicates that the power is shut down.
  • the microcontroller 140 may determine to cut off power required for the operation of the nonvolatile memory device (Step S350). In this case, the microcontroller unit 140 may provide the test board unit 120 with a first control signal CTL1 (OFF) instructing to cut off power. On the other hand, when the consumption current pattern indicates that the power cut off period, the microcontroller 140 may repeat the steps (Step S330, Step S340, Step S350).
  • the power loss test apparatus 100 of FIG. 1 considers important current operations (eg, garbage) of the nonvolatile memory device in consideration of current consumption information CCI and operation state information OSI inside the nonvolatile memory device.
  • the power loss test can be efficiently performed by cutting off the power supplied to the nonvolatile memory device during the collection operation.
  • the garbage collection operation is necessary based on the operating state information (OSI) inside the nonvolatile memory device
  • the current consumption pattern is turned off based on the current consumption information (CCI) inside the nonvolatile memory device.
  • the power supplied to the nonvolatile memory device is cut off, but a method of simultaneously considering consumption current information (CCI) and operating state information (OSI) inside the nonvolatile memory device is variously selected.
  • CCI consumption current information
  • OSI operating state information
  • the criteria for determining that the current consumption pattern is the power-off period is changed, and the garbage collection operation required in the nonvolatile memory device. It is possible to change the criteria for determining that the current consumption pattern is the power-off period in association with the expected time when the collection operation is to be performed.
  • FIG. 9 is a flowchart illustrating a power loss test method of a nonvolatile memory device according to example embodiments of the inventive concept
  • FIG. 10 is a diagram illustrating supply or shutdown of power by the power loss test method of FIG. 9.
  • a test board unit connected to at least one nonvolatile memory device corresponding to a test target generates consumption current information or operating state information in the nonvolatile memory device (Step S520), and the microcontroller decides whether to supply or cut off power required for the operation of the nonvolatile memory device based on the consumption current information or the operation state information inside the nonvolatile memory device (Step S540), and the tester unit may
  • the power loss test for the nonvolatile memory device may be performed based on the supply and interruption of power required for the operation of the volatile memory device (Step S560).
  • the nonvolatile memory device may be an embedded multimedia card (eMMC), but the nonvolatile memory device is not limited thereto.
  • the nonvolatile memory device may be a secure digital card, a compact flash card, a memory stick, an XD picture card, or the like.
  • the power loss test method of FIG. 9 may efficiently perform the power loss test by cutting off power supplied to the nonvolatile memory device during a critical operation of the nonvolatile memory device.
  • the power loss test method of FIG. 9 provides a state 220 for supplying power to the nonvolatile memory device and nonvolatile memory according to whether a critical operation is performed in the nonvolatile memory device. Switching may be performed between the states 240 in which power is not supplied to the memory device.
  • the power loss test method of FIG. 9 generates consumption current information of the nonvolatile memory device by monitoring a consumption current consumed in the nonvolatile memory device, and consumes the nonvolatile memory device based on the consumption current information.
  • the power loss test method of FIG. 9 When the current pattern is analyzed and the current consumption pattern indicates that a predetermined power shutdown period is performed, power required for the operation of the nonvolatile memory device may be cut off.
  • the power loss test method of FIG. 9 generates operating state information of a nonvolatile memory device by monitoring at least one status register indicating whether a garbage collection operation is required for the nonvolatile memory device and generating the operating state information. An estimated time point at which the garbage collection operation is to be performed on the nonvolatile memory device is determined based on the information, and power required for the operation of the nonvolatile memory device may be cut off at the expected time point.
  • the 9 generates current consumption information of the nonvolatile memory device by monitoring the current consumption of the nonvolatile memory device, and determines whether the garbage collection operation is required for the nonvolatile memory device.
  • Operating state information of the nonvolatile memory device is generated by monitoring at least one status register that informs the user, and based on the operating state information, an estimated time point at which a garbage collection operation is performed on the nonvolatile memory device is determined, and the current consumption information is determined.
  • the power consumption pattern of the nonvolatile memory device may be analyzed based on the determination of the current consumption pattern of the nonvolatile memory device, and the power consumption pattern may be cut off when the current consumption pattern is a predetermined power-off period. However, since it has been described above, duplicate description thereof will be omitted.
  • the present invention can be applied to a power loss test of a nonvolatile memory device. Accordingly, the present invention provides a multimedia card, an embedded multimedia card, a secure digital card, a CF card, a memory stick, a memory stick, an XD picture card. It may be applied to a power loss test such as an XD picture card.
  • socket 123 memory module
  • power control module 140 microcontroller unit

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

비휘발성 메모리 장치의 파워 로스 테스트 기기는 테스트 대상에 해당하는 적어도 하나 이상의 비휘발성 메모리 장치를 삽입하기 위한 적어도 하나 이상의 소켓을 구비하는 테스트보드부, 비휘발성 메모리 장치 내부의 소비 전류 정보 또는 동작 상태 정보에 기초하여 비휘발성 메모리 장치의 동작에 필요한 전원의 공급과 차단을 결정하는 마이크로컨트롤러부, 및 전원의 공급과 차단에 기초하여 비휘발성 메모리 장치에 대한 파워 로스 테스트를 수행하는 테스터부를 포함한다.

Description

비휘발성 메모리 장치의 파워 로스 테스트 기기 및 방법
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 상세하게는 비휘발성 메모리 장치(예를 들어, 플래시 메모리 장치, 임베디드 멀티미디어 카드 등)의 파워 로스 테스트 기기 및 방법에 관한 것이다.
반도체 메모리 장치는 전원이 공급되지 않는 상태에서 데이터를 보존할 수 있는지에 따라 휘발성 메모리 장치와 비휘발성 메모리 장치로 구분될 수 있다. 최근에는, 반도체 메모리 장치의 소형화 및 대용량 추세에 따라, 비휘발성 메모리 장치 중에서 낸드 플래시 메모리 장치(NAND flash memory device)가 소형화 및 대용량에 적합하여 널리 사용되고 있고, 낸드 플래시 메모리 장치 형태의 스토리지 장치(예를 들어, 임베디드 멀티미디어 카드(embedded Multi Media Card; eMMC), 솔리드 스테이트 드라이브(solid state drive; SSD) 등)가 하드 디스크 드라이브(hard disk drive; HDD)를 대체하고 있는 추세이다. 일반적으로, 비휘발성 메모리 장치는 내부에 적어도 하나 이상의 낸드 플래시 메모리 및 이를 제어하기 위한 메모리 컨트롤러를 포함한다. 구체적으로, 메모리 컨트롤러는 파일 시스템(file system)을 지원하기 위한 플래시 변환 레이어(flash translation layer)를 이용하여 어드레스 맵핑(address mapping) 동작을 수행하고, 낸드 플래시 메모리에 대한 읽기(read) 동작, 쓰기(write) 동작, 소거(erase) 동작, 병합(merge) 동작, 카피백(copyback) 동작, 컴팩션(compaction) 동작, 가비지 콜렉션(garbage collection) 동작, 웨어 레벨링(wear leveling) 동작 등을 제어한다.
이와 같이, 비휘발성 메모리 장치에서는 호스트 장치 측에서 보는 것과는 달리 내부적으로 많은 동작이 이루어지고 있는데, 비휘발성 메모리 장치가 쓰기 동작이나 가비지 콜렉션 동작을 수행하던 중에 갑작스럽게 전원이 끊기는 서든 파워 오프(sudden power off)가 발생하면, 데이터(data) 및/또는 그와 관련된 메타 데이터(meta data)가 유실되어 그에 따른 에러가 발생할 수 있다. 따라서, 비휘발성 메모리 장치는 사용자에게 사용상 안정성을 제공하기 위하여, 이러한 서든 파워 오프가 발생하더라도, 데이터 복구 등을 통해 에러가 발생하는 것을 방지해야만 한다. 일반적으로, 비휘발성 메모리 장치에 대하여 제품 출하 이전에 서든 파워 오프에 따른 사용상 안정성 테스트(이하, 파워 로스 테스트(power loss test)로 명명됨)가 수행된다. 이를 위하여, 종래에는 비휘발성 메모리 장치의 쓰기 동작 중에 무작위로 전원을 차단시킨 후, 데이터 및/또는 메타 데이터 유실에 따른 에러가 발생하는지 여부를 확인하였으나, 이러한 방식은 비휘발성 메모리 장치의 쓰기 동작 중에 무작위로 전원을 차단시키기 때문에, 파워 로스 테스트를 수행함에 있어 비휘발성 메모리 장치의 내부 동작 상태가 전혀 고려되지 않아 파워 로스 테스트가 효율적으로 이루어지지 않는다는 문제점이 있었다.
본 발명의 일 목적은 비휘발성 메모리 장치의 내부 동작 상태를 고려하여 중요 동작 중에 비휘발성 메모리 장치에 공급되는 전원을 차단시킴으로써 파워 로스 테스트를 효율적으로 수행할 수 있는 비휘발성 메모리 장치의 파워 로스 테스트 기기를 제공하는 것이다.
본 발명의 다른 목적은 비휘발성 메모리 장치의 내부 동작 상태를 고려하여 중요 동작 중에 비휘발성 메모리 장치에 공급되는 전원을 차단시킴으로써 파워 로스 테스트를 효율적으로 수행할 수 있는 비휘발성 메모리 장치의 파워 로스 테스트 방법을 제공하는 것이다.
다만, 본 발명의 목적은 상기 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 파워 로스 테스트 기기는 테스트 대상에 해당하는 적어도 하나 이상의 비휘발성 메모리 장치를 삽입하기 위한 적어도 하나 이상의 소켓을 구비하는 테스트보드부, 상기 비휘발성 메모리 장치 내부의 소비 전류 정보 또는 동작 상태 정보에 기초하여 상기 비휘발성 메모리 장치의 동작에 필요한 전원(power)의 공급과 차단을 결정하는 마이크로컨트롤러부, 및 상기 전원의 공급과 차단에 기초하여 상기 비휘발성 메모리 장치에 대한 파워 로스 테스트(power loss test)를 수행하는 테스터부를 포함할 수 있다.
일 실시예에 의하면, 상기 비휘발성 메모리 장치는 임베디드 멀티미디어 카드(embedded Multi Media Card; eMMC)일 수 있다.
일 실시예에 의하면, 상기 마이크로컨트롤러부는 상기 테스트보드부 내부에 위치하거나 또는 상기 테스터부 내부에 위치할 수 있다.
일 실시예에 의하면, 상기 테스트보드부는 상기 비휘발성 메모리 장치에서 소모되는 소비 전류를 모니터링하여 상기 소비 전류 정보를 생성하는 전류 모니터링 모듈, 및 상기 소켓을 통하여 상기 전원의 공급과 차단을 수행하는 전원 제어 모듈을 포함할 수 있다.
일 실시예에 의하면, 상기 마이크로컨트롤러부는 상기 소비 전류 정보에 기초하여 상기 비휘발성 메모리 장치의 소비 전류 패턴을 분석하고, 상기 소비 전류 패턴이 기 설정된 전원 차단 수행 구간임을 나타내면, 상기 소켓을 통하여 상기 전원의 차단을 수행할 수 있다.
일 실시예에 의하면, 상기 테스트보드부는 상기 비휘발성 메모리 장치에 가비지 콜렉션(garbage collection) 동작이 필요한지 여부를 알려주는 적어도 하나 이상의 상태 레지스터를 모니터링하여 상기 동작 상태 정보를 생성하는 상태 모니터링 모듈, 및 상기 소켓을 통해 상기 전원의 공급과 차단을 수행하는 전원 제어 모듈을 포함할 수 있다.
일 실시예에 의하면, 상기 마이크로컨트롤러부는 상기 동작 상태 정보에 기초하여 상기 비휘발성 메모리 장치에 상기 가비지 콜렉션 동작이 수행될 예상 시점을 판단하고, 상기 예상 시점에 상기 소켓을 통하여 상기 전원의 차단을 수행할 수 있다.
일 실시예에 의하면, 상기 테스트보드부는 상기 비휘발성 메모리 장치에서 소모되는 소비 전류를 모니터링하여 상기 소비 전류 정보를 생성하는 전류 모니터링 모듈, 상기 비휘발성 메모리 장치에 가비지 콜렉션 동작이 필요한지 여부를 알려주는 적어도 하나 이상의 상태 레지스터를 모니터링하여 상기 동작 상태 정보를 생성하는 상태 모니터링 모듈, 및 상기 소켓을 통하여 상기 전원의 공급과 차단을 수행하는 전원 제어 모듈을 포함할 수 있다.
일 실시예에 의하면, 상기 테스트보드부는 상기 소비 전류 정보 및 상기 동작 상태 정보를 저장하는 메모리 모듈을 더 포함할 수 있다.
일 실시예에 의하면, 상기 마이크로컨트롤러부는 상기 동작 상태 정보에 기초하여 상기 비휘발성 메모리 장치에 상기 가비지 콜렉션 동작이 수행될 예상 시점을 판단하고, 상기 소비 전류 정보에 기초하여 상기 비휘발성 메모리 장치의 소비 전류 패턴을 분석하며, 상기 예상 시점에서 상기 소비 전류 패턴이 기 설정된 전원 차단 수행 구간임을 나타내면, 상기 소켓을 통하여 상기 전원의 차단을 수행할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 파워 로스 테스트 방법은 테스트 대상에 해당하는 적어도 하나 이상의 비휘발성 메모리 장치에 연결된 테스트보드부가 상기 비휘발성 메모리 장치 내부의 소비 전류 정보 또는 동작 상태 정보를 생성하고, 마이크로컨트롤러부가 상기 소비 전류 정보 또는 상기 동작 상태 정보에 기초하여 상기 비휘발성 메모리 장치의 동작에 필요한 전원(power)의 공급과 차단을 결정하며, 테스터부가 상기 전원의 공급과 차단에 기초하여 상기 비휘발성 메모리 장치에 대한 파워 로스 테스트(power loss test)를 수행할 수 있다.
일 실시예에 의하면, 상기 비휘발성 메모리 장치는 임베디드 멀티미디어 카드(embedded Multi Media Card; eMMC)일 수 있다.
일 실시예에 의하면, 상기 소비 전류 정보는 상기 비휘발성 메모리 장치에서 소모되는 소비 전류가 모니터링됨으로써 생성되고, 상기 소비 전류 정보에 기초하여 상기 비휘발성 메모리 장치의 소비 전류 패턴이 분석되며, 상기 소비 전류 패턴이 기 설정된 전원 차단 수행 구간임을 나타내면, 상기 전원의 차단이 수행될 수 있다.
일 실시예에 의하면, 상기 동작 상태 정보는 상기 비휘발성 메모리 장치에 가비지 콜렉션(garbage collection) 동작이 필요한지 여부를 알려주는 적어도 하나 이상의 상태 레지스터가 모니터링됨으로써 생성되고, 상기 동작 상태 정보에 기초하여 상기 비휘발성 메모리 장치에 상기 가비지 콜렉션 동작이 수행될 예상 시점이 판단되며, 상기 예상 시점에 상기 전원의 차단이 수행될 수 있다.
일 실시예에 의하면, 상기 소비 전류 정보는 상기 비휘발성 메모리 장치에서 소모되는 소비 전류가 모니터링됨으로써 생성되고, 상기 동작 상태 정보는 상기 비휘발성 메모리 장치에 가비지 콜렉션 동작이 필요한지 여부를 알려주는 적어도 하나 이상의 상태 레지스터가 모니터링됨으로써 생성되며, 상기 동작 상태 정보에 기초하여 상기 비휘발성 메모리 장치에 상기 가비지 콜렉션 동작이 수행될 예상 시점이 판단되고, 상기 소비 전류 정보에 기초하여 상기 비휘발성 메모리 장치의 소비 전류 패턴이 분석되며, 상기 예상 시점에서 상기 소비 전류 패턴이 기 설정된 전원 차단 수행 구간임을 나타내면, 상기 전원의 차단이 수행될 수 있다.
본 발명의 실시예들에 따른 비휘발성 메모리 장치의 파워 로스 테스트 기기 및 방법은 비휘발성 메모리 장치 내부의 소비 전류 정보 및/또는 동작 상태 정보에 기초하여 비휘발성 메모리 장치의 중요 동작(예를 들어, 가비지 콜렉션 동작 등) 중에 비휘발성 메모리 장치에 공급되는 전원을 차단시킴으로써 파워 로스 테스트를 효율적으로 수행할 수 있다. 그 결과, 파워 로스 테스트의 소요 시간 및 테스트 커버리지가 넓어지기 때문에, 제조사의 생산성이 개선될 수 있고, 최종 생산품의 안정성이 향상될 수 있다. 다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 파워 로스 테스트 기기를 나타내는 블록도이다.
도 2는 도 1의 파워 로스 테스트 기기에서 테스트보드부, 마이크로컨트롤러부 및 테스터부가 동작하는 일 예를 나타내는 도면이다.
도 3은 도 1의 파워 로스 테스트 기기에 구비된 테스트보드부의 일 예를 나타내는 블록도이다.
도 4는 도 1의 파워 로스 테스트 기기에서 도 3의 테스트보드부와 연동한 마이크로컨트롤러부의 동작을 나타내는 순서도이다.
도 5는 도 1의 파워 로스 테스트 기기에 구비된 테스트보드부의 다른 예를 나타내는 블록도이다.
도 6은 도 1의 파워 로스 테스트 기기에서 도 5의 테스트보드부와 연동한 마이크로컨트롤러부의 동작을 나타내는 순서도이다.
도 7은 도 1의 파워 로스 테스트 기기에 구비된 테스트보드부의 또 다른 예를 나타내는 블록도이다.
도 8은 도 1의 파워 로스 테스트 기기에서 도 7의 테스트보드부와 연동한 마이크로컨트롤러부의 동작을 나타내는 순서도이다.
도 9는 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 파워 로스 테스트 방법을 나타내는 순서도이다.
도 10은 도 9의 파워 로스 테스트 방법에 의한 전원의 공급 또는 차단을 나타내는 도면이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 파워 로스 테스트 기기를 나타내는 블록도이고, 도 2는 도 1의 파워 로스 테스트 기기에서 테스트보드부, 마이크로컨트롤러부 및 테스터부가 동작하는 일 예를 나타내는 도면이다.
도 1 및 도 2를 참조하면, 도 1의 파워 로스 테스트 기기(100)는 테스트보드부(120), 마이크로컨트롤러부(140) 및 테스터부(160)를 포함할 수 있다. 이 때, 비휘발성 메모리 장치는 임베디드 멀티미디어 카드(embedded Multi Media Card; eMMC)일 수 있으나, 비휘발성 메모리 장치가 그에 한정되는 것은 아니다. 예를 들어, 비휘발성 메모리 장치는 SD 카드(secure digital card), CF 카드(compact flash card), 메모리 스틱(memory stick), XD 픽쳐 카드(XD picture card) 등일 수도 있다.
테스트보드부(120)는 테스트 대상에 해당하는 적어도 하나 이상의 비휘발성 메모리 장치를 삽입하기 위한 적어도 하나 이상의 소켓(122_1, ..., 122_n)을 구비할 수 있다. 일반적으로, 비휘발성 메모리 장치가 쓰기 동작이나 가비지 콜렉션 동작을 수행하던 중에 갑작스럽게 전원이 끊기는 서든 파워 오프가 발생하면, 데이터 및/또는 그와 관련된 메타 데이터가 유실되어 그에 따른 에러가 발생할 수 있다. 따라서, 도 1의 파워 로스 테스트 기기(100)는 비휘발성 메모리 장치에 대하여 서든 파워 오프(sudden power off)가 발생하더라도, 데이터 복구 등을 통해 에러가 발생하는 것을 방지할 수 있는지 여부를 확인하기 위한 파워 로스 테스트(power loss test)를 수행할 수 있다. 이 때, 테스트보드부(120)가 복수의 소켓들(122_1, ..., 122_n)을 구비하는 경우, 상기 소켓들(122_1, ..., 122_n)에 테스트 대상에 해당하는 비휘발성 메모리 장치들이 각각 삽입되고, 비휘발성 메모리 장치들에 대한 파워 로스 테스트가 동시에 수행되므로, 상기 파워 로스 테스트가 빠르고 효율적으로 진행될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 테스트보드부(120)에 구비된 소켓(122_1, ..., 122_n)에 삽입된 비휘발성 메모리 장치에 대한 파워 로스 테스트는 테스터부(160)가 마이크로컨트롤러부(140)로부터 테스트 시작을 지시하는 제 2 제어 신호(CTL2(ON))를 입력받은 시점부터 테스트 종료를 지시하는 제 2 제어 신호(CTL2(OFF))를 입력받은 시점까지 수행될 수 있다.
마이크로컨트롤러부(140)는 비휘발성 메모리 장치 내부의 소비 전류 정보 또는 동작 상태 정보에 기초하여 비휘발성 메모리 장치의 동작에 필요한 전원의 공급과 차단을 결정할 수 있다. 즉, 종래에는 비휘발성 메모리 장치의 쓰기 동작 중에 무작위로 전원을 차단시킨 후, 데이터 및/또는 메타 데이터 유실에 따른 에러가 발생하는지 여부를 확인하였으나, 도 1의 파워 로스 테스트 기기(100)는 파워 로스 테스트를 수행함에 있어 비휘발성 메모리 장치의 내부 동작 상태를 고려(즉, 비휘발성 메모리 장치 내부의 소비 전류 정보 또는 동작 상태 정보를 이용)하는 것이다. 이에, 도 1의 파워 로스 테스트 기기(100)는 비휘발성 메모리 장치의 중요 동작(예를 들어, 가비지 콜렉션 동작 등) 중에 비휘발성 메모리 장치에 공급되는 전원을 차단시킴으로써 파워 로스 테스트를 효율적으로 수행할 수 있다. 한편, 테스터부(160)는 마이크로컨트롤러부(140)에 의해 결정되는 전원의 공급과 차단에 기초하여 비휘발성 메모리 장치에 대한 파워 로스 테스트를 수행할 수 있다. 이를 위하여, 테스터부(160)는 테스트 알고리즘에 의한 쓰기 동작을 지속적으로 수행할 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 테스터부(160)는 마이크로컨트롤러부(140)로부터 테스트 시작을 지시하는 제 2 제어 신호(CTL2(ON))를 입력받은 시점부터 테스트 종료를 지시하는 제 2 제어 신호(CTL2(OFF))를 입력받은 시점까지 테스트 알고리즘에 의한 쓰기 동작을 지속적으로 수행할 수 있다.
일 실시예에서, 도 1의 파워 로스 테스트 기기(100)는 비휘발성 메모리 장치에서 소모되는 소비 전류를 고려할 수 있다. 이 경우, 테스트보드부(120)는 전류 모니터링 모듈 및 전원 제어 모듈을 포함할 수 있다. 전류 모니터링 모듈은 소켓(122_1, ..., 122_n)에 삽입된 비휘발성 메모리 장치에서 소모되는 소비 전류를 모니터링하여 소비 전류 정보(INF)를 생성할 수 있고, 전원 제어 모듈은 마이크로컨트롤러부(140)의 결정에 따라 상기 소켓(122_1, ..., 122_n)을 통하여 전원의 공급과 차단을 수행할 수 있다. 즉, 마이크로컨트롤러부(140)가 테스트보드부(120)에 전원의 공급을 지시하는 제 1 제어 신호(CTL1(ON))를 제공하는 도중에, 테스트보드부(120)(즉, 전류 모니터링 모듈)가 마이크로컨트롤러부(140)에 소비 전류 정보(INF)를 제공하면, 마이크로컨트롤러부(140)는 상기 소비 전류 정보(INF)에 기초하여 비휘발성 메모리 장치의 소비 전류 패턴을 분석할 수 있다. 이 때, 비휘발성 메모리 장치의 소비 전류 패턴이 기 설정된 전원 차단 수행 구간임을 나타내면, 마이크로컨트롤러부(140)는 테스트보드부(120)에 전원의 차단을 지시하는 제 1 제어 신호(CTL1(OFF))를 제공하고, 테스트보드부(120)(즉, 전원 제어 모듈)는 상기 소켓(122_1, ..., 122_n)을 통하여 전원의 차단을 수행할 수 있다. 이러한 전원의 차단과 공급에 기초하여 테스트 구간(TEST) 동안 파워 로스 테스트가 반복적으로 수행될 수 있다. 실시예에 따라, 상기 전원 차단 수행 구간은 비휘발성 메모리 장치의 가비지 콜렉션 동작이 수행되는 구간일 수 있다. 그러나, 상기 전원 차단 수행 구간은 그에 한정되지 않고 다양하게 설정(예를 들어, 메타 데이터에 대한 쓰기 동작이 수행되는 구간 등)될 수 있다.
다른 실시예에서, 도 1의 파워 로스 테스트 기기(100)는 비휘발성 메모리 장치가 제공하는 소위 백그라운드 어전트 플래그(background urgent flag)를 고려할 수 있다. 이 경우, 테스트보드부(120)는 상태 모니터링 모듈 및 전원 제어 모듈을 포함할 수 있다. 상태 모니터링 모듈은 비휘발성 메모리 장치에 가비지 콜렉션 동작이 필요한지 여부를 알려주는 적어도 하나 이상의 상태 레지스터를 모니터링하여 동작 상태 정보(INF)를 생성할 수 있다. 예를 들어, 상태 모니터링 모듈은 비휘발성 메모리 장치의 상태 레지스터에 표출되는 백그라운드 어전트 플래그를 이용하여 동작 상태 정보(INF)를 생성할 수 있다. 실시예에 따라, 상기 적어도 하나 이상의 상태 레지스터는 비휘발성 메모리 장치에 구비될 수도 있고, 도 1의 파워 로스 테스트 기기(100)에 구비될 수도 있다. 또한, 전원 제어 모듈은 마이크로컨트롤러부(140)의 결정에 따라 상기 소켓(122_1, ..., 122_n)을 통하여 전원의 공급과 차단을 수행할 수 있다. 즉, 마이크로컨트롤러부(140)가 테스트보드부(120)에 전원의 공급을 지시하는 제 1 제어 신호(CTL1(ON))를 제공하는 도중에, 테스트보드부(120)(즉, 상태 모니터링 모듈)가 마이크로컨트롤러부(140)에 동작 상태 정보(INF)를 제공하면, 마이크로컨트롤러부(140)는 상기 동작 상태 정보(INF)에 기초하여 비휘발성 메모리 장치에 가비지 콜렉션 동작이 수행될 예상 시점을 판단할 수 있고, 마이크로컨트롤러부(140)가 상기 예상 시점에 테스트보드부(120)에 전원의 차단을 지시하는 제 1 제어 신호(CTL1(OFF))를 제공하면, 테스트보드부(120)(즉, 전원 제어 모듈)는 상기 소켓(122_1, ..., 122_n)을 통하여 전원의 차단을 수행할 수 있다. 상술한 바와 같이, 이러한 전원의 차단과 공급에 기초하여 테스트 구간(TEST) 동안 파워 로스 테스트가 반복적으로 수행될 수 있다.
또 다른 실시예에서, 도 1의 파워 로스 테스트 기기(100)는 비휘발성 메모리 장치가 제공하는 백그라운드 어전트 플래그 뿐만 아니라, 비휘발성 메모리 장치에서 소모되는 소비 전류까지 고려할 수 있다. 이 경우, 테스트보드부(120)는 전류 모니터링 모듈, 상태 모니터링 모듈 및 전원 제어 모듈을 포함할 수 있다. 전류 모니터링 모듈은 소켓(122_1, ..., 122_n)에 삽입된 비휘발성 메모리 장치에서 소모되는 소비 전류를 모니터링하여 소비 전류 정보(INF)를 생성할 수 있고, 상태 모니터링 모듈은 비휘발성 메모리 장치에 가비지 콜렉션 동작이 필요한지 여부를 알려주는 적어도 하나 이상의 상태 레지스터를 모니터링하여 동작 상태 정보(INF)를 생성할 수 있으며, 전원 제어 모듈은 마이크로컨트롤러부(140)의 결정에 따라 상기 소켓(122_1, ..., 122_n)을 통하여 전원의 공급과 차단을 수행할 수 있다. 즉, 마이크로컨트롤러부(140)가 테스트보드부(120)에 전원의 공급을 지시하는 제 1 제어 신호(CTL1(ON))를 제공하는 도중에, 테스트보드부(120)(즉, 상태 모니터링 모듈)가 마이크로컨트롤러부(140)에 동작 상태 정보(INF)를 제공하면, 마이크로컨트롤러부(140)는 상기 동작 상태 정보(INF)에 기초하여 비휘발성 메모리 장치에 가비지 콜렉션 동작이 수행될 예상 시점을 판단할 수 있고, 테스트보드부(120)(즉, 전류 모니터링 모듈)가 마이크로컨트롤러부(140)에 소비 전류 정보(INF)를 제공하면, 마이크로컨트롤러부(140)는 상기 소비 전류 정보(INF)에 기초하여 비휘발성 메모리 장치의 소비 전류 패턴을 분석할 수 있다. 이 때, 비휘발성 메모리 장치에 가비지 콜렉션 동작이 수행될 예상 시점에서 비휘발성 메모리 장치의 소비 전류 패턴이 기 설정된 전원 차단 수행 구간임을 나타내면, 마이크로컨트롤러부(140)는 테스트보드부(120)에 전원의 차단을 지시하는 제 1 제어 신호(CTL1(OFF))를 제공하고, 테스트보드부(120)(즉, 전원 제어 모듈)는 상기 소켓(122_1, ..., 122_n)을 통하여 전원의 차단을 수행할 수 있다. 상술한 바와 같이, 이러한 전원의 차단과 공급에 기초하여 테스트 구간(TEST) 동안 파워 로스 테스트가 반복적으로 수행될 수 있다.
이와 같이, 도 1의 파워 로스 테스트 기기(100)는 비휘발성 메모리 장치 내부의 소비 전류 정보 및/또는 동작 상태 정보에 기초하여 비휘발성 메모리 장치의 중요 동작(예를 들어, 가비지 콜렉션 동작 등) 중에 비휘발성 메모리 장치에 공급되는 전원을 차단시킴으로써 파워 로스 테스트를 효율적으로 수행할 수 있다. 다시 말하면, 도 1의 파워 로스 테스트 기기(100)는 테스터부(160)로 하여금 테스트 알고리즘에 의한 쓰기 동작을 지속적으로 수행하게 함과 동시에, 테스트보드부(120)와 마이크로컨트롤러부(140)로 하여금 비휘발성 메모리 장치 내부의 소비 전류 정보 및/또는 동작 상태 정보에 기초하여 비휘발성 메모리 장치의 동작에 필요한 전원의 공급과 차단을 수행하게 할 수 있다. 이 때, 테스트보드부(120)의 복수의 소켓들(122_1, ..., 122_n)에 복수의 비휘발성 메모리 장치들이 삽입되어 있는 경우, 복수의 비휘발성 메모리 장치들 각각에 대하여 상기 파워 로스 테스트가 동시에 개별적으로 수행되는 것이다. 그 결과, 종래에 비하여 파워 로스 테스트의 소요 시간 및 테스트 커버리지가 넓어지기 때문에, 제조사의 생산성이 개선될 수 있고, 최종 생산품의 안정성이 향상될 수 있다. 실시예에 따라, 도 1에 도시된 바와 같이, 테스트보드부(120)는 메모리부(123)을 더 포함할 수 있다. 메모리부(123)는 테스트보드부(120)에서 비휘발성 메모리 장치 내부의 소비 전류 정보 및/또는 동작 상태 정보가 생성되면, 비휘발성 메모리 장치 내부의 소비 전류 정보 및/또는 동작 상태 정보를 저장하였다가, 필요한 시점에 마이크로컨트롤러부(140)에 제공할 수 있다. 한편, 도 1에서는 마이크로컨트롤러부(140)가 테스트보드부(120) 및 테스터부(160)의 외부에 위치하는 것으로 도시되어 있으나, 마이크로컨트롤러부(140)는 테스트보드부(120) 내부에 위치하거나 또는 테스터부(160) 내부에 위치할 수도 있다.
도 3은 도 1의 파워 로스 테스트 기기에 구비된 테스트보드부의 일 예를 나타내는 블록도이고, 도 4는 도 1의 파워 로스 테스트 기기에서 도 3의 테스트보드부와 연동한 마이크로컨트롤러부의 동작을 나타내는 순서도이다.
도 3 및 도 4를 참조하면, 도 1의 파워 로스 테스트 기기(100)가 비휘발성 메모리 장치에서 소모되는 소비 전류를 고려하는 것이 도시되어 있다. 이 경우, 도 3에 도시된 바와 같이, 테스트보드부(120)는 전류 모니터링 모듈(124) 및 전원 제어 모듈(128)을 포함할 수 있다. 상술한 바와 같이, 전류 모니터링 모듈(124)은 소켓(122_1, ..., 122_n)에 삽입된 비휘발성 메모리 장치에서 소모되는 소비 전류(CC)를 모니터링하여 소비 전류 정보(CCI)를 생성할 수 있다. 예를 들어, 전류 모니터링 모듈(124)은 소켓(122_1, ..., 122_n)의 전류를 모니터링하고, 소켓(122_1, ..., 122_n)의 전류를 비휘발성 메모리 장치에서 소모되는 소비 전류(CC)로 판단할 수 있다. 이후, 전원 제어 모듈(128)은 마이크로컨트롤러부(140)의 결정에 따라 상기 소켓(122_1, ..., 122_n)을 통하여 전원의 공급과 차단을 수행할 수 있다. 즉, 전원 제어 모듈(128)은 마이크로컨트롤러부(140)의 결정에 따라 상기 소켓(122_1, ..., 122_n)에 전원을 공급하거나 또는 공급하지 않을 수 있다. 이를 위하여, 도 4에 도시된 바와 같이, 마이크로컨트롤러부(140)는 비휘발성 메모리 장치 내부의 소비 전류 정보(CCI)에 기초하여 소비 전류 패턴을 분석(Step S120)하고, 상기 소비 전류 패턴이 전원 차단 수행 구간임을 나타내는지 여부를 확인(Step S140)할 수 있다. 이 때, 상기 소비 전류 패턴이 전원 차단 수행 구간임을 나타내면, 마이크로컨트롤러부(140)는 비휘발성 메모리 장치의 동작에 필요한 전원을 차단하는 것으로 결정(Step S160)할 수 있다. 이 경우, 마이크로컨트롤러부(140)는 테스트보드부(120)에 전원의 차단을 지시하는 제 1 제어 신호(CTL1(OFF))를 제공할 수 있다. 반면에, 상기 소비 전류 패턴이 전원 차단 수행 구간이 아님을 나타내면, 마이크로컨트롤러부(140)는 상기 단계들(Step S120, Step S140, Step S160)을 반복할 수 있다.
일반적으로, 비휘발성 메모리 장치의 소비 전류는 비휘발성 메모리 장치 내부에서 동시에 쓰기 명령이 진행되는 낸드 플래시 메모리의 개수에 따라 차이가 날 수 있고, 쓰기 모드가 멀티 레벨 셀(multi level cell; MLC) 모드인지 싱글 레벨 셀(single level cell; SLC) 모드인지에 따라 차이가 날 수 있다. 나아가, 소비 전류 패턴을 분석하면, 낸드 플래시 메모리가 데이터에 대한 쓰기 동작을 수행하는지, 메타 데이터에 대한 쓰기 동작을 수행하는지, 가비지 콜렉션 동작을 수행하는지 등이 판단될 수 있다. 따라서, 마이크로컨트롤러부(140)는 테스트보드부(120)(즉, 전류 모니터링 모듈(124))로부터 소비 전류 정보(CCI)를 입력받고, 상기 소비 전류 정보(CCI)에 기초하여 비휘발성 메모리 장치의 소비 전류 패턴을 분석하며, 비휘발성 메모리 장치의 소비 전류 패턴이 기 설정된 전원 차단 수행 구간임을 나타내면, 테스트보드부(120)에 전원의 차단을 지시하는 제 1 제어 신호(CTL1(OFF))를 제공할 수 있다. 이에, 테스트보드부(120)(즉, 전원 제어 모듈(128))는 상기 소켓(122_1, ..., 122_n)을 통하여 전원의 차단을 수행할 수 있다. 일 실시예에서, 마이크로컨트롤러부(140)는 비휘발성 메모리 장치의 소비 전류가 기 설정된 레벨 이상인 경우에 비휘발성 메모리 장치의 동작에 필요한 전원의 차단을 결정할 수 있다. 다른 실시예에서, 마이크로컨트롤러부(140)는 비휘발성 메모리 장치의 소비 전류가 기 설정된 레벨 구간 내에 있는 경우에 비휘발성 메모리 장치의 동작에 필요한 전원의 차단을 결정할 수 있다. 실시예에 따라, 상기 전원 차단 수행 구간은 비휘발성 메모리 장치의 가비지 콜렉션 동작이 수행되는 구간일 수 있다. 그러나, 상기 전원 차단 수행 구간은 그에 한정되지 않고 다양하게 설정(예를 들어, 메타 데이터에 대한 쓰기 동작이 수행되는 구간 등)될 수 있다.
도 5는 도 1의 파워 로스 테스트 기기에 구비된 테스트보드부의 다른 예를 나타내는 블록도이고, 도 6은 도 1의 파워 로스 테스트 기기에서 도 5의 테스트보드부와 연동한 마이크로컨트롤러부의 동작을 나타내는 순서도이다.
도 5 및 도 6을 참조하면, 도 1의 파워 로스 테스트 기기(100)는 비휘발성 메모리 장치로부터 제공되는 백그라운드 어전트 플래그(BUF)를 고려하는 것이 도시되어 있다. 이 경우, 도 5에 도시된 바와 같이, 테스트보드부(120)는 상태 모니터링 모듈(126) 및 전원 제어 모듈(128)을 포함할 수 있다. 상술한 바와 같이, 상태 모니터링 모듈(124)은 비휘발성 메모리 장치에 가비지 콜렉션 동작이 필요한지 여부를 알려주는 적어도 하나 이상의 상태 레지스터를 모니터링하여 동작 상태 정보(OSI)를 생성할 수 있다. 예를 들어, 상태 모니터링 모듈(124)은 비휘발성 메모리 장치의 상태 레지스터에 표출되는 백그라운드 어전트 플래그(BUF)를 이용하여 동작 상태 정보(OSI)를 생성할 수 있다. 이후, 전원 제어 모듈(128)은 마이크로컨트롤러부(140)의 결정에 따라 상기 소켓(122_1, ..., 122_n)을 통하여 전원의 공급과 차단을 수행할 수 있다. 즉, 전원 제어 모듈(128)은 마이크로컨트롤러부(140)의 결정에 따라 상기 소켓(122_1, ..., 122_n)에 전원을 공급하거나 또는 공급하지 않을 수 있다. 이를 위하여, 도 6에 도시된 바와 같이, 마이크로컨트롤러부(140)는 비휘발성 메모리 장치 내부의 동작 상태 정보(OSI)를 수신(Step S220)하고, 상기 동작 상태 정보(OSI)가 가비지 콜렉션 동작이 필요함을 나타내는지 여부를 확인(Step S240)할 수 있다. 이 때, 상기 동작 상태 정보(OSI)가 가비지 콜렉션 동작이 필요함을 나타내면, 마이크로컨트롤러부(140)는 비휘발성 메모리 장치의 동작에 필요한 전원을 차단하는 것으로 결정(Step S260)할 수 있다. 이 경우, 마이크로컨트롤러부(140)는 테스트보드부(120)에 전원의 차단을 지시하는 제 1 제어 신호(CTL1(OFF))를 제공할 수 있다. 반면에, 상기 동작 상태 정보(OSI)가 아직 가비지 콜렉션 동작이 필요 없음을 나타내면, 마이크로컨트롤러부(140)는 상기 단계들(Step S220, Step S240, Step S260)을 반복할 수 있다.
최근, 비휘발성 메모리 장치는 내부의 상태 레지스터를 통하여 외부(예를 들어, 호스트 장치 등)에 가비지 콜렉션 동작이 필요한지 여부를 나타내는 백그라운드 어전트 플래그(BUF)를 제공하고 있다. 예를 들어, 백그라운드 어전트 플래그(BUF)가 2로 세팅이 되면, 가비지 콜렉션 동작이 긴급하게 필요로 되고, 백그라운드 어전트 플래그(BUF)가 1로 세팅이 되면, 가비지 콜렉션 동작이 조만간 필요로 되며, 백그라운드 어전트 플래그(BUF)가 0으로 세팅이 되면, 가비지 콜렉션 동작이 당장은 필요하지 않음을 나타낼 수 있다. 이러한 경우, 마이크로컨트롤러부(140)는 백그라운드 어전트 플래그(BUF)가 0이 아닌 값으로 세팅이 된 경우, 가비지 콜렉션 동작이 수행될 예상 시점을 판단할 수 있고, 상기 예상 시점(예를 들어, 다음 쓰기 동작)에 테스트보드부(120)에 전원의 차단을 지시하는 제 1 제어 신호(CTL1(OFF))를 제공할 수 있다. 이에, 테스트보드부(120)(즉, 전원 제어 모듈(128))는 상기 소켓(122_1, ..., 122_n)을 통하여 전원의 차단을 수행할 수 있다. 실시예에 따라, 마이크로컨트롤러부(140)는 가비지 콜렉션 동작의 필요 정도에 따라(즉, 백그라운드 어전트 플래그(BUF)에 세팅된 값에 따라) 가비지 콜렉션 동작이 수행될 예상 시점을 단계적으로 결정할 수 있다. 예를 들어, 백그라운드 어전트 플래그(BUF)가 2로 세팅이 되면, 마이크로컨트롤러부(140)는 다음 쓰기 동작에 테스트보드부(120)에 전원의 차단을 지시하는 제 1 제어 신호(CTL1(OFF))를 제공할 수 있고, 백그라운드 어전트 플래그(BUF)가 1로 세팅이 되면, 마이크로컨트롤러부(140)는 쓰기 동작이 기 설정된 횟수가 더 수행된 이후 테스트보드부(120)에 전원의 차단을 지시하는 제 1 제어 신호(CTL1(OFF))를 제공할 수 있다. 다만, 이것은 예시적인 것에 불과한 것으로서, 가비지 콜렉션 동작이 수행될 예상 시점은 다양한 방식으로 결정될 수 있다.
도 7은 도 1의 파워 로스 테스트 기기에 구비된 테스트보드부의 또 다른 예를 나타내는 블록도이고, 도 8은 도 1의 파워 로스 테스트 기기에서 도 7의 테스트보드부와 연동한 마이크로컨트롤러부의 동작을 나타내는 순서도이다.
도 7 및 도 8을 참조하면, 도 1의 파워 로스 테스트 기기(100)가 비휘발성 메모리 장치가 제공하는 백그라운드 어전트 플래그(BUF) 뿐만 아니라, 비휘발성 메모리 장치에서 소모되는 소비 전류(CC)까지 고려하는 것이 도시되어 있다. 이 경우, 도 7에 도시된 바와 같이, 테스트보드부(120)는 전류 모니터링 모듈(124), 상태 모니터링 모듈(126) 및 전원 제어 모듈(128)을 포함할 수 있다. 상술한 바와 같이, 전류 모니터링 모듈(124)은 소켓(122_1, ..., 122_n)에 삽입된 비휘발성 메모리 장치에서 소모되는 소비 전류(CC)를 모니터링하여 소비 전류 정보(CCI)를 생성할 수 있고, 상태 모니터링 모듈은 비휘발성 메모리 장치에 가비지 콜렉션 동작이 필요한지 여부를 알려주는 적어도 하나 이상의 상태 레지스터를 모니터링하여 동작 상태 정보(OSI)를 생성할 수 있다. 이후, 전원 제어 모듈(128)은 마이크로컨트롤러부(140)의 결정에 따라 상기 소켓(122_1, ..., 122_n)을 통하여 전원의 공급과 차단을 수행할 수 있다. 즉, 전원 제어 모듈(128)은 마이크로컨트롤러부(140)의 결정에 따라 상기 소켓(122_1, ..., 122_n)에 전원을 공급하거나 또는 공급하지 않을 수 있다. 이를 위하여, 도 8에 도시된 바와 같이, 마이크로컨트롤러부(140)는 비휘발성 메모리 장치 내부의 동작 상태 정보(OSI)를 수신(Step S310)하고, 상기 동작 상태 정보(OSI)가 가비지 콜렉션 동작이 필요함을 나타내는지 여부를 확인(Step S320)할 수 있다. 이 때, 상기 동작 상태 정보(OSI)가 가비지 콜렉션 동작이 필요함을 나타내면, 마이크로컨트롤러부(140)는 전원 차단 대기 모드로 동작할 수 있다. 반면에, 상기 동작 상태 정보(OSI)가 아직 가비지 콜렉션 동작이 필요 없음을 나타내면, 마이크로컨트롤러부(140)는 상기 단계들(Step S310, Step S320)을 반복할 수 있다. 이후, 마이크로컨트롤러부(140)가 전원 차단 대기 모드로 동작하는 동안에, 마이크로컨트롤러부(140)는 비휘발성 메모리 장치 내부의 소비 전류 정보(CCI)에 기초하여 소비 전류 패턴을 분석(Step S330)하고, 상기 소비 전류 패턴이 전원 차단 수행 구간임을 나타내는지 여부를 확인(Step S340)할 수 있다. 이 때, 상기 소비 전류 패턴이 전원 차단 수행 구간임을 나타내면, 마이크로컨트롤러부(140)는 비휘발성 메모리 장치의 동작에 필요한 전원을 차단하는 것으로 결정(Step S350)할 수 있다. 이 경우, 마이크로컨트롤러부(140)는 테스트보드부(120)에 전원의 차단을 지시하는 제 1 제어 신호(CTL1(OFF))를 제공할 수 있다. 반면에, 상기 소비 전류 패턴이 전원 차단 수행 구간이 아님을 나타내면, 마이크로컨트롤러부(140)는 상기 단계들(Step S330, Step S340, Step S350)을 반복할 수 있다.
이와 같이, 도 1의 파워 로스 테스트 기기(100)는 비휘발성 메모리 장치 내부의 소비 전류 정보(CCI)와 동작 상태 정보(OSI)를 동시에 고려하여 비휘발성 메모리 장치의 중요 동작(예를 들어, 가비지 콜렉션 동작 등) 중에 비휘발성 메모리 장치에 공급되는 전원을 차단시킴으로써 파워 로스 테스트를 효율적으로 수행할 수 있다. 다만, 상기에서는 비휘발성 메모리 장치 내부의 동작 상태 정보(OSI)에 기초하여 가비지 콜렉션 동작이 필요하다고 판단되면, 비휘발성 메모리 장치 내부의 소비 전류 정보(CCI)에 기초하여 소비 전류 패턴이 전원 차단 수행 구간임을 나타내는 경우에, 비휘발성 메모리 장치에 공급되는 전원이 차단되는 것으로 설명되어 있으나, 비휘발성 메모리 장치 내부의 소비 전류 정보(CCI)와 동작 상태 정보(OSI)를 동시에 고려되는 방식은 다양하게 선택될 수 있다. 예를 들어, 비휘발성 메모리 장치에서 가비지 콜렉션 동작이 필요한 정도에 따라, 소비 전류 패턴이 전원 차단 수행 구간임을 판단하는 기준이 변경되는 방식, 비휘발성 메모리 장치에서 가비지 콜렉션 동작이 필요한 정도에 따라, 가비지 콜렉션 동작이 수행될 예상 시점과 연동되어 소비 전류 패턴이 전원 차단 수행 구간임을 판단하는 기준이 변경되는 방식 등이 가능하다. 그러므로, 본 발명이 속하는 해당 기술 분야의 통상의 지식을 가진 자는 상기 내용으로부터 비휘발성 메모리 장치 내부의 소비 전류 정보(CCI)와 동작 상태 정보(OSI)를 동시에 고려하여 비휘발성 메모리 장치의 중요 동작(예를 들어, 가비지 콜렉션 동작 등) 중에 비휘발성 메모리 장치에 공급되는 전원을 차단시켜 파워 로스 테스트를 수행하는 다양한 방식들을 용이하게 도출할 수 있으며, 그러한 방식들은 모두 본 발명과 동일 내지는 균등 범위에 속하는 것임을 이해하여야 한다.
도 9는 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 파워 로스 테스트 방법을 나타내는 순서도이고, 도 10은 도 9의 파워 로스 테스트 방법에 의한 전원의 공급 또는 차단을 나타내는 도면이다.
도 9 및 도 10을 참조하면, 도 9의 파워 로스 테스트 방법은 테스트 대상에 해당하는 적어도 하나 이상의 비휘발성 메모리 장치에 연결된 테스트보드부가 비휘발성 메모리 장치 내부의 소비 전류 정보 또는 동작 상태 정보를 생성(Step S520)하게 하고, 마이크로컨트롤러부가 비휘발성 메모리 장치 내부의 소비 전류 정보 또는 동작 상태 정보에 기초하여 비휘발성 메모리 장치의 동작에 필요한 전원의 공급과 차단을 결정(Step S540)하게 하며, 테스터부가 비휘발성 메모리 장치의 동작에 필요한 전원의 공급과 차단에 기초하여 비휘발성 메모리 장치에 대한 파워 로스 테스트를 수행(Step S560)하게 할 수 있다. 이 때, 비휘발성 메모리 장치는 임베디드 멀티미디어 카드(eMMC)일 수 있으나, 비휘발성 메모리 장치가 그에 한정되는 것은 아니다. 예를 들어, 비휘발성 메모리 장치는 SD 카드(secure digital card), CF 카드(compact flash card), 메모리 스틱(memory stick), XD 픽쳐 카드(XD picture card) 등일 수도 있다.
구체적으로, 도 9의 파워 로스 테스트 방법은 비휘발성 메모리 장치의 중요 동작 중에 비휘발성 메모리 장치에 공급되는 전원을 차단시킴으로써 파워 로스 테스트를 효율적으로 수행할 수 있다. 도 10에 도시된 바와 같이, 도 9의 파워 로스 테스트 방법은 비휘발성 메모리 장치에서 중요 동작이 수행되는지 여부에 따라, 테스트보드부로 하여금 비휘발성 메모리 장치에 전원을 공급하는 상태(220)와 비휘발성 메모리 장치에 전원을 공급하지 않는 상태(240) 사이에서 스위칭하도록 할 수 있다. 일 실시예에서, 도 9의 파워 로스 테스트 방법은 비휘발성 메모리 장치에서 소모되는 소비 전류를 모니터링함으로써 비휘발성 메모리 장치의 소비 전류 정보를 생성하고, 상기 소비 전류 정보에 기초하여 비휘발성 메모리 장치의 소비 전류 패턴을 분석하며, 상기 소비 전류 패턴이 기 설정된 전원 차단 수행 구간임을 나타내면, 비휘발성 메모리 장치의 동작에 필요한 전원을 차단할 수 있다. 다른 실시예에서, 도 9의 파워 로스 테스트 방법은 비휘발성 메모리 장치에 가비지 콜렉션 동작이 필요한지 여부를 알려주는 적어도 하나 이상의 상태 레지스터를 모니터링함으로써 비휘발성 메모리 장치의 동작 상태 정보를 생성하고, 상기 동작 상태 정보에 기초하여 비휘발성 메모리 장치에 가비지 콜렉션 동작이 수행될 예상 시점을 판단하며, 상기 예상 시점에 비휘발성 메모리 장치의 동작에 필요한 전원을 차단할 수 있다. 또 다른 실시예에서, 도 9의 파워 로스 테스트 방법은 비휘발성 메모리 장치에서 소모되는 소비 전류를 모니터링함으로써 비휘발성 메모리 장치의 소비 전류 정보를 생성하고, 비휘발성 메모리 장치에 가비지 콜렉션 동작이 필요한지 여부를 알려주는 적어도 하나 이상의 상태 레지스터를 모니터링함으로써 비휘발성 메모리 장치의 동작 상태 정보를 생성하며, 상기 동작 상태 정보에 기초하여 비휘발성 메모리 장치에 가비지 콜렉션 동작이 수행될 예상 시점을 판단하고, 상기 소비 전류 정보에 기초하여 비휘발성 메모리 장치의 소비 전류 패턴을 분석하며, 상기 예상 시점에서 상기 소비 전류 패턴이 기 설정된 전원 차단 수행 구간임을 나타내면, 비휘발성 메모리 장치의 동작에 필요한 전원을 차단할 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다. 이상, 본 발명의 실시예들에 따른 비휘발성 메모리 장치의 파워 로스 테스트 기기 및 파워 로스 테스트 방법에 대해 도면을 참조하여 설명하였지만, 상기 설명은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
본 발명은 비휘발성 메모리 장치의 파워 로스 테스트에 적용될 수 있다. 따라서, 본 발명은 멀티미디어 카드(multi media card), 임베디드 멀티미디어 카드(embedded multi media card), SD 카드(secure digital card), CF 카드(compact flash card), 메모리 스틱(memory stick), XD 픽쳐 카드(XD picture card) 등의 파워 로스 테스트에 적용될 수 있을 것이다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
〔부호의 설명〕
100: 파워 로스 테스트 기기 120: 테스트보드부
122: 소켓 123: 메모리 모듈
124: 전류 모니터링 모듈 126: 상태 모니터링 모듈
128: 전원 제어 모듈 140: 마이크로컨트롤러부
160: 테스터부

Claims (15)

  1. 테스트 대상에 해당하는 적어도 하나 이상의 비휘발성 메모리 장치를 삽입하기 위한 적어도 하나 이상의 소켓을 구비하는 테스트보드부;
    상기 비휘발성 메모리 장치 내부의 소비 전류 정보 또는 동작 상태 정보에 기초하여 상기 비휘발성 메모리 장치의 동작에 필요한 전원(power)의 공급과 차단을 결정하는 마이크로컨트롤러부; 및
    상기 전원의 공급과 차단에 기초하여 상기 비휘발성 메모리 장치에 대한 파워 로스 테스트(power loss test)를 수행하는 테스터부를 포함하는 비휘발성 메모리 장치의 파워 로스 테스트 기기.
  2. 제 1 항에 있어서, 상기 비휘발성 메모리 장치는 임베디드 멀티미디어 카드(embedded Multi Media Card; eMMC)인 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 기기.
  3. 제 1 항에 있어서, 상기 마이크로컨트롤러부는 상기 테스트보드부 내부에 위치하거나 또는 상기 테스터부 내부에 위치하는 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 기기.
  4. 제 1 항에 있어서, 상기 테스트보드부는
    상기 비휘발성 메모리 장치에서 소모되는 소비 전류를 모니터링하여 상기 소비 전류 정보를 생성하는 전류 모니터링 모듈; 및
    상기 소켓을 통하여 상기 전원의 공급과 차단을 수행하는 전원 제어 모듈을 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 기기.
  5. 제 4 항에 있어서, 상기 마이크로컨트롤러부는 상기 소비 전류 정보에 기초하여 상기 비휘발성 메모리 장치의 소비 전류 패턴을 분석하고, 상기 소비 전류 패턴이 기 설정된 전원 차단 수행 구간임을 나타내면, 상기 소켓을 통하여 상기 전원의 차단을 수행하는 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 기기.
  6. 제 1 항에 있어서, 상기 테스트보드부는
    상기 비휘발성 메모리 장치에 가비지 콜렉션(garbage collection) 동작이 필요한지 여부를 알려주는 적어도 하나 이상의 상태 레지스터를 모니터링하여 상기 동작 상태 정보를 생성하는 상태 모니터링 모듈; 및
    상기 소켓을 통해 상기 전원의 공급과 차단을 수행하는 전원 제어 모듈을 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 기기.
  7. 제 6 항에 있어서, 상기 마이크로컨트롤러부는 상기 동작 상태 정보에 기초하여 상기 비휘발성 메모리 장치에 상기 가비지 콜렉션 동작이 수행될 예상 시점을 판단하고, 상기 예상 시점에 상기 소켓을 통하여 상기 전원의 차단을 수행하는 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 기기.
  8. 제 1 항에 있어서, 상기 테스트보드부는
    상기 비휘발성 메모리 장치에서 소모되는 소비 전류를 모니터링하여 상기 소비 전류 정보를 생성하는 전류 모니터링 모듈;
    상기 비휘발성 메모리 장치에 가비지 콜렉션 동작이 필요한지 여부를 알려주는 적어도 하나 이상의 상태 레지스터를 모니터링하여 상기 동작 상태 정보를 생성하는 상태 모니터링 모듈; 및
    상기 소켓을 통하여 상기 전원의 공급과 차단을 수행하는 전원 제어 모듈을 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 기기.
  9. 제 8 항에 있어서, 상기 테스트보드부는
    상기 소비 전류 정보 및 상기 동작 상태 정보를 저장하는 메모리 모듈을 더 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 기기.
  10. 제 8 항에 있어서, 상기 마이크로컨트롤러부는 상기 동작 상태 정보에 기초하여 상기 비휘발성 메모리 장치에 상기 가비지 콜렉션 동작이 수행될 예상 시점을 판단하고, 상기 소비 전류 정보에 기초하여 상기 비휘발성 메모리 장치의 소비 전류 패턴을 분석하며, 상기 예상 시점에서 상기 소비 전류 패턴이 기 설정된 전원 차단 수행 구간임을 나타내면, 상기 소켓을 통하여 상기 전원의 차단을 수행하는 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 기기.
  11. 테스트 대상에 해당하는 적어도 하나 이상의 비휘발성 메모리 장치에 연결된 테스트보드부가 상기 비휘발성 메모리 장치 내부의 소비 전류 정보 또는 동작 상태 정보를 생성하는 단계;
    마이크로컨트롤러부가 상기 소비 전류 정보 또는 상기 동작 상태 정보에 기초하여 상기 비휘발성 메모리 장치의 동작에 필요한 전원(power)의 공급과 차단을 결정하는 단계; 및
    테스터부가 상기 전원의 공급과 차단에 기초하여 상기 비휘발성 메모리 장치에 대한 파워 로스 테스트(power loss test)를 수행하는 단계를 포함하는 비휘발성 메모리 장치의 파워 로스 테스트 방법.
  12. 제 11 항에 있어서, 상기 비휘발성 메모리 장치는 임베디드 멀티미디어 카드(embedded Multi Media Card; eMMC)인 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 방법.
  13. 제 11 항에 있어서, 상기 소비 전류 정보는 상기 비휘발성 메모리 장치에서 소모되는 소비 전류가 모니터링됨으로써 생성되고, 상기 소비 전류 정보에 기초하여 상기 비휘발성 메모리 장치의 소비 전류 패턴이 분석되며, 상기 소비 전류 패턴이 기 설정된 전원 차단 수행 구간임을 나타내면, 상기 전원의 차단이 수행되는 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 방법.
  14. 제 11 항에 있어서, 상기 동작 상태 정보는 상기 비휘발성 메모리 장치에 가비지 콜렉션(garbage collection) 동작이 필요한지 여부를 알려주는 적어도 하나 이상의 상태 레지스터가 모니터링됨으로써 생성되고, 상기 동작 상태 정보에 기초하여 상기 비휘발성 메모리 장치에 상기 가비지 콜렉션 동작이 수행될 예상 시점이 판단되며, 상기 예상 시점에 상기 소켓을 통하여 상기 전원의 차단이 수행되는 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 방법.
  15. 제 11 항에 있어서, 상기 소비 전류 정보는 상기 비휘발성 메모리 장치에서 소모되는 소비 전류가 모니터링됨으로써 생성되고, 상기 동작 상태 정보는 상기 비휘발성 메모리 장치에 가비지 콜렉션 동작이 필요한지 여부를 알려주는 적어도 하나 이상의 상태 레지스터가 모니터링됨으로써 생성되며,
    상기 동작 상태 정보에 기초하여 상기 비휘발성 메모리 장치에 상기 가비지 콜렉션 동작이 수행될 예상 시점이 판단되고, 상기 소비 전류 정보에 기초하여 상기 비휘발성 메모리 장치의 소비 전류 패턴이 분석되며, 상기 예상 시점에서 상기 소비 전류 패턴이 기 설정된 전원 차단 수행 구간임을 나타내면, 상기 전원의 차단이 수행되는 것을 특징으로 하는 비휘발성 메모리 장치의 파워 로스 테스트 방법.
PCT/KR2013/006612 2013-04-08 2013-07-24 비휘발성 메모리 장치의 파워 로스 테스트 기기 및 방법 WO2014168295A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/783,132 US10008288B2 (en) 2013-04-08 2013-07-24 Power loss test device and method for nonvolatile memory device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0038226 2013-04-08
KR1020130038226A KR101463123B1 (ko) 2013-04-08 2013-04-08 비휘발성 메모리 장치의 파워 로스 테스트 기기 및 방법

Publications (1)

Publication Number Publication Date
WO2014168295A1 true WO2014168295A1 (ko) 2014-10-16

Family

ID=51689685

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2013/006612 WO2014168295A1 (ko) 2013-04-08 2013-07-24 비휘발성 메모리 장치의 파워 로스 테스트 기기 및 방법

Country Status (3)

Country Link
US (1) US10008288B2 (ko)
KR (1) KR101463123B1 (ko)
WO (1) WO2014168295A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105788639A (zh) * 2016-03-18 2016-07-20 西安电子科技大学 基于eMMC的雷达数据记录仪断电续存装置及续存方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015081885A (ja) * 2013-10-24 2015-04-27 ソニー株式会社 半導体集積回路
US11309055B2 (en) * 2018-12-20 2022-04-19 Micron Technology, Inc. Power loss test engine device and method
CN113892142A (zh) * 2021-08-31 2022-01-04 长江存储科技有限责任公司 存储器系统的固件的掉电测试
CN115376607B (zh) * 2022-08-19 2024-08-30 江苏华存电子科技有限公司 一种用于固态盘掉电测试的测试装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070096709A1 (en) * 2005-11-03 2007-05-03 International Rectifier Corporation Signal-to-noise improvement for power loss minimizing dead time
JP2007256264A (ja) * 2006-02-21 2007-10-04 Mitsumi Electric Co Ltd 半導体装置
US20080089161A1 (en) * 2003-11-17 2008-04-17 Micron Technology, Inc. Method for testing flash memory power loss recovery
JP2009514088A (ja) * 2005-11-01 2009-04-02 サンディスク アイエル リミテッド フラッシュメモリをテストするための方法、システム、および、コンピュータで読み取り可能なコード
JP2009289334A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 半導体装置およびテスト方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483432B1 (en) 1999-08-12 2002-11-19 William P. Carney Intrusion alarm and detection system
KR20000049745A (ko) * 2000-04-27 2000-08-05 우상엽 반도체 메모리 테스트 장치
US7039780B2 (en) * 2001-06-05 2006-05-02 Hewlett-Packard Development Company, L.P. Digital camera memory system
JP5040456B2 (ja) 2007-06-08 2012-10-03 富士通株式会社 不揮発性メモリの試験方法及び装置及びプログラム
US8468370B2 (en) 2009-09-16 2013-06-18 Seagate Technology Llc Systems, methods and devices for control of the operation of data storage devices using solid-state memory and monitoring energy used therein

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080089161A1 (en) * 2003-11-17 2008-04-17 Micron Technology, Inc. Method for testing flash memory power loss recovery
JP2009514088A (ja) * 2005-11-01 2009-04-02 サンディスク アイエル リミテッド フラッシュメモリをテストするための方法、システム、および、コンピュータで読み取り可能なコード
US20070096709A1 (en) * 2005-11-03 2007-05-03 International Rectifier Corporation Signal-to-noise improvement for power loss minimizing dead time
JP2007256264A (ja) * 2006-02-21 2007-10-04 Mitsumi Electric Co Ltd 半導体装置
JP2009289334A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 半導体装置およびテスト方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105788639A (zh) * 2016-03-18 2016-07-20 西安电子科技大学 基于eMMC的雷达数据记录仪断电续存装置及续存方法

Also Published As

Publication number Publication date
US10008288B2 (en) 2018-06-26
KR20140121683A (ko) 2014-10-16
US20160078967A1 (en) 2016-03-17
KR101463123B1 (ko) 2014-11-20

Similar Documents

Publication Publication Date Title
WO2014168295A1 (ko) 비휘발성 메모리 장치의 파워 로스 테스트 기기 및 방법
EP2966571B1 (en) Method for migrating memory data and computer therefor
CN109783017B (zh) 一种存储设备坏块的处理方法、装置及存储设备
CN101373433A (zh) 更新bios的方法以及使用该方法的电脑与系统
WO2010090390A1 (ko) 메모리 장치, 메모리 관리 장치 및 메모리 관리 방법
US8984213B2 (en) Electronic system and memory managing method thereof
JP4641443B2 (ja) ログ情報管理装置、ログ情報管理方法およびログ情報管理プログラム
JP6160173B2 (ja) ストレージ装置、割当解放制御方法及び割当解放制御プログラム
US9442843B2 (en) Information processing apparatus, method of controlling the same, and storage medium
CN102043634A (zh) 一种嵌入式系统和嵌入式软件升级方法
JP6055047B1 (ja) 不揮発性記憶装置の消去システム、不揮発性記憶装置、外部消去装置および方法
WO2013085305A1 (ko) 비휘발성 메모리 시스템 및 이를 프로그램하는 방법
CN111124455A (zh) 一种电池管理系统升级方法、装置、服务器及存储介质
CN109976811B (zh) 一种可移动存储设备自动挂载方法及机车视频监视系统
US20160320985A1 (en) System and method of dynamic write protect of storage devices exposed by baseboard management controller (bmc)
TWI502350B (zh) 快閃記憶體的存取裝置及方法
CN111338700B (zh) 加载fpga版本的方法及装置、存储介质
JP2007293802A (ja) ディスクアレイ装置、ディスクアレイ装置の制御方法及びディスクアレイ装置の制御プログラム。
US20060181948A1 (en) System and method for detecting and reducing data corruption in a storage device
US9836359B2 (en) Storage and control method of the same
JP2006235665A (ja) コマンドテスタ
CN116844627B (zh) 硬盘掉电测试方法、系统及介质
KR101566487B1 (ko) 비휘발성 메모리 장치의 파워 로스 테스트 기기 및 방법
JP2014154042A (ja) 情報処理装置及びその記憶装置の交換処理方法
CN110781484B (zh) 计算设备、计算设备的方法和包括存储介质的物品

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13881998

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14783132

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 13881998

Country of ref document: EP

Kind code of ref document: A1