CN113892142A - 存储器系统的固件的掉电测试 - Google Patents

存储器系统的固件的掉电测试 Download PDF

Info

Publication number
CN113892142A
CN113892142A CN202180003430.7A CN202180003430A CN113892142A CN 113892142 A CN113892142 A CN 113892142A CN 202180003430 A CN202180003430 A CN 202180003430A CN 113892142 A CN113892142 A CN 113892142A
Authority
CN
China
Prior art keywords
power
memory system
firmware
tested
down test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180003430.7A
Other languages
English (en)
Inventor
江耀峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN113892142A publication Critical patent/CN113892142A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/442—Shutdown
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供了一种存储器系统的固件的掉电测试方法、存储器系统、计算机设备、计算机可读存储介质以及掉电测试系统，其中，掉电测试方法包括：在待测的固件的多个预设逻辑点触发进行掉电测试。

Description

存储器系统的固件的掉电测试
技术领域
本发明涉及存储器技术领域，尤其涉及一种存储器系统(Memory System)的固件的掉电测试方法、存储器系统、计算机设备、计算机可读存储介质以及掉电测试系统。
背景技术
通常对UFS(Universal Flash Storage，通用闪存存储)设备进行掉电测试的测试方法是：通过上层软件发送一系列命令驱动UFS设备正常运行，并随机选择掉电时间点切断UFS设备上的电压，例如，VCC、VCCQ、VCCQ2(其中，VCC用以给闪存存储介质供电，VCCQ用以给闪存输入输出接口以及UFS设备地控制器供电，VCCQ2用以给其它一些低电压模块供电)，从而完成对UFS设备的掉电测试。
但是，由于UFS设备运行的场景较多且运行速度较快，从外部随机选择掉电时间点对UFS设备进行掉电测试的测试方法难以覆盖所有UFS设备需要进行掉电测试的运行场景。
发明内容
一方面，本发明提供了一种存储器系统的固件的掉电测试方法，所述掉电测试方法包括：
在待测的固件的多个预设逻辑点触发进行掉电测试。
进一步优选的，所述掉电测试方法包括：
运行所述待测的固件，其中，所述待测的固件被配置有对应所述多个预设逻辑点而设置的多个掉电触发信号点，当所述待测的固件被运行至所述掉电触发信号点时，发送掉电测试指令；
响应于所述存储器系统的掉电操作，所述存储器系统在所述待测的固件的所述预设逻辑点进入掉电场景，其中，所述掉电操作是所述存储器系统所耦接的主机响应于所述掉电测试指令而执行的；以及，
响应于所述存储器系统的复电操作，所述存储器系统进入复电场景，其中，所述复电操作相继于所述掉电操作、并且是所述存储器系统所耦接的主机响应于所述掉电测试指令而执行的。
进一步优选的，所述掉电操作包括：所述存储器系统被所述主机控制断电以进入掉电场景；以及，所述复电操作包括：所述存储器系统被所述主机控制重新上电以进入复电场景。
进一步优选的，所述发送掉电测试指令的步骤包括：
通过所述存储器系统的预设端口向所述存储器系统所在的测试板发送掉电测试指令，其中，所述测试板与所述主机耦接。
进一步优选的，所述掉电测试指令为预设上升沿电平及/或预设下降沿电平，所述预设端口为通用输入输出端口。
进一步优选的，所述存储器系统包括通用闪存存储。
另一方面，本发明还提供了一种存储器系统，包括：
用于存储数据信息的一个或多个存储器装置；
存储控制器，用于控制所述存储器装置响应于主机的指令而进行数据存储操作；以及，
存储器，存储有可在所述存储控制器执行的待测的固件；
其中，所述存储控制器能够在执行所述待测的固件时实现上述任一项所述掉电测试方法的步骤。
另一方面，本发明还提供了一种存储器系统的固件的掉电测试方法，所述掉电测试方法包括：
向所述存储器系统的待测的固件配置对应第一预设逻辑点的第一掉电触发信号点；
控制所述存储器系统所连接的主机，从而驱动所述存储器系统在所述待测的固件的所述第一预设逻辑点被触发进行第一掉电测试；
若所述待测的固件在所述第一预设逻辑点通过掉电测试，去除所述第一掉电触发信号点并向所述待测的固件配置对应第二预设逻辑点的第二掉电触发信号点，所述第二预设逻辑点不同于所述第一预设逻辑点；以及，
控制所述存储器系统所连接的主机，从而驱动所述存储器系统在所述待测的固件的所述第二预设逻辑点被触发进行第二掉电测试。
进一步优选的，所述掉电测试方法还包括：
若所述待测的固件在所述第一预设逻辑点或所述第二预设逻辑点未通过掉电测试，则记录所述第一预设逻辑点或所述第二预设逻辑点未通过所述掉电测试。
进一步优选的，通过所述第一掉电测试和所述第二掉电测试覆盖所述待测的固件的所有预设逻辑点的掉电测试。
进一步优选的，所述掉电测试方法用以对所述待测的固件的闪存转换层进行掉电测试。
进一步优选的，所述掉电测试方法还包括：
若在驱动所述存储器系统进行所述第一掉电测试或所述第二掉电测试的过程中，所述待测的固件成功重建逻辑到物理映射表，则认为所述待测的固件在所述第一预设逻辑点或所述第二预设逻辑点通过掉电测试。
另一方面，本发明还提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器能够在执行所述计算机程序时实现上述任一所述掉电测试方法的步骤。
另一方面，本发明还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序能够被处理器执行以实现上述任一所述掉电测试方法的步骤。
另一方面，本发明还提供了一种掉电测试系统，用于对存储器系统的固件进行掉电测试，包括：
被测试的存储器系统，其配置有待测的固件，所述待测的固件被配置有对应多个预设逻辑点而设置的多个掉电触发信号点，且所述存储器系统还被配置为，当所述待测的固件被运行至所述掉电触发信号点时，发送掉电测试指令；
测试板，其承载并耦接所述存储器系统；
主机，其与所述存储器系统耦接并被配置为，若收到对应所述存储器系统的所述掉电测试指令，则相继控制所述存储器系统断电以进入掉电场景以及控制所述存储器系统重新上电以进入复电场景；
测试设备，其被配置为驱动所述主机向所述存储器系统的所述待测的固件配置所述多个掉电触发信号点。
附图说明
为了更清楚地说明本发明的技术方案，下面将对根据本发明而成的各实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了根据本发明一实施例所提供的存储器系统的固件的掉电测试方法的流程示意图。
图2示出了根据本发明一实施例所提供的存储器系统的结构示意图。
图3示出了根据本发明一实施例所提供的存储器系统的固件的掉电测试方法的另一流程示意图。
图4示出了根据本发明一实施例所提供的计算机设备的结构示意图。
图5示出了根据本发明一实施例所提供的掉电测试系统的结构示意图。
本发明的实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本发明的实施例可以解决现有的掉电测试方法，无法对通用闪存存储设备所有需要进行掉电测试的场景进行掉电测试的问题。
请参阅图1，图1示出了根据本发明一实施例所提供的存储器系统的固件的掉电测试方法的流程示意图，该掉电测试方法应用于存储器系统，其是在存储器系统的待测的固件的多个预设逻辑点触发进行掉电测试，具体流程可以包括以下步骤：
运行步骤S101：运行待测的固件，其中，待测的固件被配置有对应多个预设逻辑点而设置的多个掉电触发信号点，当待测的固件被运行至掉电触发信号点时，发送掉电测试指令；
掉电步骤S102：响应于存储器系统的掉电操作，存储器系统在待测的固件的预设逻辑点进入掉电场景，其中，掉电操作是存储器系统所耦接的主机响应于掉电测试指令而执行的；
复电步骤S103：响应于存储器系统的复电操作，存储器系统进入复电场景，其中，复电操作相继于掉电操作、并且是存储器系统所耦接的主机响应于掉电测试指令而执行的。
需要说明的是，在本发明的实施例中，由于可以通过对需要进行掉电测试的待测的固件的预设逻辑点配置对应的掉电触发信号点，使得当待测的固件被运行至该掉电触发信号点时，设置有该待测的固件的存储器系统会对外送出掉电测试指令，以指示存储器系统所耦接的主机对存储器系统相继进行掉电操作以及复电操作，从而实现在待测的固件的预设逻辑点进行掉电测试，因而，本发明的实施例所提供的掉电测试方法可以有效地控制对待测的固件进行掉电测试的逻辑点，并提高待测的固件可以进行掉电测试的逻辑点的覆盖率。
具体地，上述掉电操作具体可以包括：存储器系统被主机控制断电，以进入掉电场景；上述复电操作具体可以包括：存储器系统被主机控制重新上电，以进入复电场景。
进一步地，在运行步骤S101中，“发送掉电测试指令”的步骤，具体可以包括：
通过存储器系统的预设端口向存储器系统所在的测试板发送掉电测试指令，其中，测试板与主机耦接。
具体地，预设端口可以为通用输入输出端口(General Purpose Input/Output，GPIO)，上述测试板用以作为该掉电测试指令在存储器系统和主机之间的传递桥梁，掉电测试指令可以为预设上升沿电平及/或预设下降沿电平，存储器系统可以但不限于为通用闪存存储(Universal Flash Storage，UFS)装置。
请参阅图2，图2示出了根据本发明一实施例所提供的存储器系统100的结构示意图，如图2所示，该存储器系统100包括：
用于存储数据信息的一个或多个存储器装置(Memory Device)110；
存储控制器(Memory Controller)120，用于控制存储器装置110响应于主机的指令而进行数据存储操作；以及，
存储器121，其存储有可在存储控制器120执行的待测的固件1211；
其中，存储控制器120能够在执行待测的固件1211时实现如上文所述的掉电测试方法中的步骤。
在一实施例中，存储器装置110可以包括一个或多个存储管芯(Die)，每个存储管芯包括存储阵列和相应的外围电路；存储管芯具体可以但不限于为闪存存储器，例如三维(3D)NAND闪存存储器(Flash Memory Device)；存储器121区别于存储器装置110，其对应于存储控制器120设置，其存储的固件1211可以被存储控制器120执行从而实现例如FTL、读、写、擦除等功能或操作；存储控制器120可以包括前端接口装置，其配置有多个通道基于例如PCIe等协议来与主机300交互通信；存储控制器120还可以包括后端接口装置，其配置有多个通道基于例如Onfi协议分别与各个存储器装置110交互通信。
本发明实施例提供了一种存储器系统100的固件1211的掉电测试方法，其可以应用于存储器系统100，包括：在待测的固件1211的多个预设逻辑点触发进行掉电测试，在本发明提供的掉电测试方法中，由于在待测的固件1211的预设逻辑点配置了对应的掉电触发信号点，所以，当待测的固件1211被运行至该预设逻辑点时，可以通过配置的掉电触发信号点，触发设置有该待测的固件1211的存储器系统100所耦接的主机对存储器系统100相继进行掉电操作以及复电操作，以实现在待测的固件1211的预设逻辑点进行掉电测试，因而可以有效地控制对待测的固件1211进行掉电测试的逻辑点，并提高待测的固件1211可以进行掉电测试的逻辑点的覆盖率。
请参阅图3，图3示出了根据本发明一实施例所提供的存储器系统的固件的掉电测试方法的另一流程示意图，该掉电测试方法应用于测试设备，如图3所示，该掉电测试方法的具体流程可以如下：
第一配置步骤S201：向存储器系统的待测的固件配置对应第一预设逻辑点的第一掉电触发信号点；
第一掉电测试步骤S202：控制存储器系统所连接的主机，从而驱动存储器系统在待测的固件的第一预设逻辑点被触发进行第一掉电测试；
第二配置步骤S203：若待测的固件在第一预设逻辑点通过掉电测试，去除第一掉电触发信号点并向待测的固件配置对应第二预设逻辑点的第二掉电触发信号点，第二预设逻辑点不同于第一预设逻辑点；
第二掉电测试步骤S204：控制存储器系统所连接的主机，从而驱动存储器系统在待测的固件的第二预设逻辑点被触发进行第二掉电测试。
需要说明的是，在进行上述第一掉电测试以及第二掉电测试的过程中，主机会被测试设备控制而驱动存储器系统相继进入掉电场景以及复电场景，从而实现对待测的固件进行掉电测试。
进一步地，上述第一掉电测试以及第二掉电测试可以是用以对应闪存转换层(Flash Translation Layer，FTL)的待测固件进行掉电测试。具体的，闪存转换层可以用以完成主机(Host)上的逻辑地址(Logical Block Address，LBA)到闪存存储器(FlashMemory)存储阵列上的物理地址(Physical Page Address，PPA)的转换或翻译，示例地，闪存转换层可以使用表示逻辑地址与物理地址映射关系的逻辑到物理映射表(Logical toPhysical Mapping Table，L2P映射表)进行地址转换；在闪存存储器发生异常断电后的复电过程中，闪存存储器一般会重新建立上述L2P映射表，因此，示例地，存储器系统中的待测的固件是否通过第一掉电测试或第二掉电测试，可以以待测的固件在进入复电场景后是否成功重建L2P映射表为依据来进行判断。
需要说明的是，在上述第二配置步骤S203中，若待测的固件在第一预设逻辑点未通过掉电测试，具体地，例如，待测的固件在第一预设逻辑点进入复电场景后，未能重新建立L2P映射表，则记录第一预设逻辑点未通过掉电测试，相应地，在上述第二掉电测试步骤S204之后，若待测的固件在第二预设逻辑点未通过掉电测试，具体地，例如，待测的固件在第二预设逻辑点进入复电场景后，未能重新建立L2P映射表，则记录第二预设逻辑点未通过掉电测试。
具体地，通过第一掉电测试和第二掉电测试，可以覆盖待测的固件的所有预设逻辑点的掉电测试，且测试设备可以对待测的固件的所有预设逻辑点的掉电测试结果进行量化地统计。
进一步地，请参阅图4，图4示出了根据本发明一实施例所提供的计算机设备600的结构示意图，如图4所示，计算机设备600包括：存储器601、处理器602以及存储在存储器601上并可在处理器602上运行的计算机程序，其中，处理器602能够在执行该计算机程序时，实现上文所述的掉电测试方法中的步骤。
进一步地，本发明实施例中的存储器601具有至少一个计算机可读存储介质，上述计算机程序存储于该计算机可读存储介质上。
请参阅图5，图5示出了根据本发明一实施例所提供的掉电测试系统500的结构示意图，如图5所示，掉电测试系统500包括：
被测试的存储器系统100，其配置有待测的固件1211，待测的固件1211被配置有对应多个预设逻辑点而设置的多个掉电触发信号点，且存储器系统100还被配置为，当待测的固件1211被运行至掉电触发信号点时，发送掉电测试指令；
测试板200，其承载并耦接存储器系统100；
主机300，其与存储器系统100耦接并被配置为，若收到对应存储器系统100的掉电测试指令，则相继控制存储器系统100断电以进入掉电场景以及控制存储器系统100重新上电以进入复电场景；
测试设备400，其被配置为驱动主机300向存储器系统100的待测的固件1211配置多个掉电触发信号点。
具体的，上述测试板200可以但不限于为软件开发测试板(Software DevelopmentKit，SDK)。
本发明实施例还提供了一种存储器系统100的固件1211的掉电测试方法，应用于测试设备400，包括：向存储器系统100的待测的固件1211配置对应第一预设逻辑点的第一掉电触发信号点；控制存储器系统100所连接的主机300，从而驱动存储器系统100在待测的固件的第一预设逻辑点被触发进行第一掉电测试；若待测的固件1211在第一预设逻辑点通过掉电测试，去除第一掉电触发信号点并向待测的固件1211配置对应第二预设逻辑点的第二掉电触发信号点，第二预设逻辑点不同于第一预设逻辑点；控制存储器系统100所连接的主机300，从而驱动存储器系统100在待测的固件1211的第二预设逻辑点被触发进行第二掉电测试，在本发明提供的掉电测试方法中，由于在待测的固件1211的预设逻辑点配置了对应的掉电触发信号点，所以，可以在设置有该待测的固件1211的存储器系统100运行该待测的固件1211至该预设逻辑点时，被触发进行掉电测试，因而，本发明实施例提供的掉电测试方法可以有效地控制对待测的固件1211进行掉电测试的逻辑点，并提高待测的固件1211可以进行掉电测试的逻辑点的覆盖率。
除上述实施例外，本发明还可以有其他实施方式。凡采用等同替换或等效替换形成的技术方案，均落在本发明要求的保护范围。
综上所述，虽然本发明已将优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (15)

1.一种存储器系统的固件的掉电测试方法，其中，所述掉电测试方法包括：
在待测的固件的多个预设逻辑点触发进行掉电测试。
2.根据权利要求1所述的掉电测试方法，其中，所述掉电测试方法包括：
运行所述待测的固件，其中，所述待测的固件被配置有对应所述多个预设逻辑点而设置的多个掉电触发信号点，当所述待测的固件被运行至所述掉电触发信号点时，发送掉电测试指令；
响应于所述存储器系统的掉电操作，所述存储器系统在所述待测的固件的所述预设逻辑点进入掉电场景，其中，所述掉电操作是所述存储器系统所耦接的主机响应于所述掉电测试指令而执行的；以及，
响应于所述存储器系统的复电操作，所述存储器系统进入复电场景，其中，所述复电操作相继于所述掉电操作、并且是所述存储器系统所耦接的主机响应于所述掉电测试指令而执行的。
3.根据权利要求2所述的掉电测试方法，其中，所述掉电操作包括：所述存储器系统被所述主机控制断电以进入掉电场景；以及，所述复电操作包括：所述存储器系统被所述主机控制重新上电以进入复电场景。
4.根据权利要求2所述的掉电测试方法，其中，所述发送掉电测试指令的步骤包括：
通过所述存储器系统的预设端口向所述存储器系统所在的测试板发送掉电测试指令，其中，所述测试板与所述主机耦接。
5.根据权利要求4所述的掉电测试方法，其中，所述掉电测试指令为预设上升沿电平及/或预设下降沿电平，所述预设端口为通用输入输出端口。
6.根据权利要求1所述的掉电测试方法，其中，所述存储器系统包括通用闪存存储。
7.一种存储器系统，其中，包括：
用于存储数据信息的一个或多个存储器装置；
存储控制器，用于控制所述存储器装置响应于主机的指令而进行数据存储操作；以及，
存储器，存储有可在所述存储控制器执行的待测的固件；
其中，所述存储控制器能够在执行所述待测的固件时实现如权利要求1所述的掉电测试方法的步骤。
8.一种存储器系统的固件的掉电测试方法，其中，所述掉电测试方法包括：
向所述存储器系统的待测的固件配置对应第一预设逻辑点的第一掉电触发信号点；
控制所述存储器系统所连接的主机，从而驱动所述存储器系统在所述待测的固件的所述第一预设逻辑点被触发进行第一掉电测试；
若所述待测的固件在所述第一预设逻辑点通过掉电测试，去除所述第一掉电触发信号点并向所述待测的固件配置对应第二预设逻辑点的第二掉电触发信号点，所述第二预设逻辑点不同于所述第一预设逻辑点；以及，
控制所述存储器系统所连接的主机，从而驱动所述存储器系统在所述待测的固件的所述第二预设逻辑点被触发进行第二掉电测试。
9.如权利要求8所述的掉电测试方法，其中，所述掉电测试方法还包括：
若所述待测的固件在所述第一预设逻辑点或所述第二预设逻辑点未通过掉电测试，则记录所述第一预设逻辑点或所述第二预设逻辑点未通过所述掉电测试。
10.如权利要求8所述的掉电测试方法，其中，通过所述第一掉电测试和所述第二掉电测试覆盖所述待测的固件的所有预设逻辑点的掉电测试。
11.如权利要求8所述的掉电测试方法，其中，所述掉电测试方法用以对所述待测的固件的闪存转换层进行掉电测试。
12.如权利要求11所述的掉电测试方法，其中，所述掉电测试方法还包括：
若在驱动所述存储器系统进行所述第一掉电测试或所述第二掉电测试的过程中，所述待测的固件成功重建逻辑到物理映射表，则认为所述待测的固件在所述第一预设逻辑点或所述第二预设逻辑点通过掉电测试。
13.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其中，所述处理器能够在执行所述计算机程序时实现如权利要求8所述的掉电测试方法的步骤。
14.一种计算机可读存储介质，其上存储有计算机程序，其中，所述计算机程序能够被处理器执行以实现如权利要求8所述的掉电测试方法的步骤。
15.一种掉电测试系统，用于对存储器系统的固件进行掉电测试，其中，包括：
被测试的存储器系统，其配置有待测的固件，所述待测的固件被配置有对应多个预设逻辑点而设置的多个掉电触发信号点，且所述存储器系统还被配置为，当所述待测的固件被运行至所述掉电触发信号点时，发送掉电测试指令；
测试板，其承载并耦接所述存储器系统；
主机，其与所述存储器系统耦接并被配置为，若收到对应所述存储器系统的所述掉电测试指令，则相继控制所述存储器系统断电以进入掉电场景以及控制所述存储器系统重新上电以进入复电场景；
测试设备，其被配置为驱动所述主机向所述存储器系统的所述待测的固件配置所述多个掉电触发信号点。
CN202180003430.7A 2021-08-31 2021-08-31 存储器系统的固件的掉电测试 Pending CN113892142A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/115677 WO2023028836A1 (zh) 2021-08-31 2021-08-31 存储器系统的固件的掉电测试

Publications (1)

Publication Number Publication Date
CN113892142A true CN113892142A (zh) 2022-01-04

Family

ID=79016715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180003430.7A Pending CN113892142A (zh) 2021-08-31 2021-08-31 存储器系统的固件的掉电测试

Country Status (3)

Country Link
US (1) US20230064884A1 (zh)
CN (1) CN113892142A (zh)
WO (1) WO2023028836A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116994635A (zh) * 2023-06-28 2023-11-03 珠海妙存科技有限公司 闪存掉电测试方法和系统、电子设备、存储介质

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116578448A (zh) * 2023-04-27 2023-08-11 珠海妙存科技有限公司 芯片掉电日志处理方法及系统
CN116844627B (zh) * 2023-06-13 2024-04-02 深圳市晶存科技有限公司 硬盘掉电测试方法、系统及介质
CN117637013B (zh) * 2024-01-25 2024-04-30 合肥兆芯电子有限公司 电源控制装置与电源测试系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7321951B2 (en) * 2003-11-17 2008-01-22 Micron Technology, Inc. Method for testing flash memory power loss recovery
KR100814439B1 (ko) * 2006-11-03 2008-03-17 삼성전자주식회사 파워-업 시간 및 파워-다운 시간 알림회로 및 그 알림방법
KR101463123B1 (ko) * 2013-04-08 2014-11-20 주식회사 이에프텍 비휘발성 메모리 장치의 파워 로스 테스트 기기 및 방법
CN104658611A (zh) * 2013-11-25 2015-05-27 深圳市国微电子有限公司 一种对固态硬盘进行异常掉电测试的方法及系统
TWI632453B (zh) * 2015-10-02 2018-08-11 緯穎科技服務股份有限公司 監測伺服器的方法、監測裝置及監測系統
US10147499B1 (en) * 2016-06-06 2018-12-04 Apple Inc. Memory power-up testing system
CN107918069B (zh) * 2017-10-16 2020-08-04 大唐微电子技术有限公司 一种掉电测试系统和方法
US11309055B2 (en) * 2018-12-20 2022-04-19 Micron Technology, Inc. Power loss test engine device and method
CN110569158A (zh) * 2019-08-30 2019-12-13 东莞记忆存储科技有限公司 测试ssd随机场景下异常掉电的方法、装置及计算机设备
WO2021046725A1 (en) * 2019-09-10 2021-03-18 Micron Technology, Inc. Memory mapping device and method
CN111105840B (zh) * 2019-12-27 2022-03-08 合肥大唐存储科技有限公司 一种固态硬盘异常掉电的测试方法、装置和系统
CN113205852B (zh) * 2021-06-17 2022-05-24 长江存储科技有限责任公司 存储器系统的掉电测试控制电路、测试系统及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116994635A (zh) * 2023-06-28 2023-11-03 珠海妙存科技有限公司 闪存掉电测试方法和系统、电子设备、存储介质
CN116994635B (zh) * 2023-06-28 2024-04-09 珠海妙存科技有限公司 闪存掉电测试方法和系统、电子设备、存储介质

Also Published As

Publication number Publication date
WO2023028836A1 (zh) 2023-03-09
US20230064884A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
CN113892142A (zh) 存储器系统的固件的掉电测试
CN104050099B (zh) 非易失性存储器装置及其操作系统（os）图像处理方法
US8886513B2 (en) Embedded bus emulation
US9851904B2 (en) Garbage collection while maintaining predetermined writing speed
KR102177421B1 (ko) 데이터 저장 시스템, 데이터 저장 장치 및 raid 컨트롤러
US11556272B2 (en) System and method for NAND multi-plane and multi-die status signaling
US20140140142A1 (en) Memory storage device, memory controller thereof, and method for programming data thereof
US20160378375A1 (en) Memory system and method of operating the same
US9245613B2 (en) Storage interface apparatus for solid state drive tester
CN111352582A (zh) 存储设备和存储系统
CN108269606A (zh) 一种用于eMMC芯片存储参数测试的方法及系统
US10650907B2 (en) Storage protocol matching device and method
US8769353B2 (en) Memory card
US20210303456A1 (en) Memory system and operating method thereof
US10008288B2 (en) Power loss test device and method for nonvolatile memory device
KR20190070095A (ko) 메모리 시스템 및 그것의 동작 방법
US20150169235A1 (en) Data storage device and operating method thereof
KR20190102779A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
CN111078602B (zh) 一种闪存主控芯片及其控制方法、测试方法及存储设备
US10929055B2 (en) Memory system and operating method thereof
KR102545229B1 (ko) 메모리 시스템 및 그것의 동작 방법
CN105513630A (zh) Dram的初始化方法及装置
TWI587145B (zh) 通道切換裝置、記憶體儲存裝置及通道切換方法
US20190187901A1 (en) Memory system and operating method thereof
JP4834196B2 (ja) 補助記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination