WO2010090390A1 - 메모리 장치, 메모리 관리 장치 및 메모리 관리 방법 - Google Patents

메모리 장치, 메모리 관리 장치 및 메모리 관리 방법 Download PDF

Info

Publication number
WO2010090390A1
WO2010090390A1 PCT/KR2009/007124 KR2009007124W WO2010090390A1 WO 2010090390 A1 WO2010090390 A1 WO 2010090390A1 KR 2009007124 W KR2009007124 W KR 2009007124W WO 2010090390 A1 WO2010090390 A1 WO 2010090390A1
Authority
WO
WIPO (PCT)
Prior art keywords
information
memory
data
inspection
data pattern
Prior art date
Application number
PCT/KR2009/007124
Other languages
English (en)
French (fr)
Inventor
정현모
이용석
Original Assignee
(주)인디링스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)인디링스 filed Critical (주)인디링스
Priority to EP09839757A priority Critical patent/EP2395513A1/en
Priority to CN2009801560559A priority patent/CN102301428A/zh
Priority to JP2011547758A priority patent/JP2012517068A/ja
Priority to US13/147,403 priority patent/US9123443B2/en
Publication of WO2010090390A1 publication Critical patent/WO2010090390A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Definitions

  • a memory device, a memory management device, and a memory management method are disclosed.
  • a memory device, a memory management device, and a memory management method capable of checking a pattern of data recorded in a memory without degrading system performance are disclosed.
  • Storage devices for storing data may include magnetic disks and semiconductor memories. Since storage devices have different physical characteristics by type, a management method corresponding to the physical characteristics is required.
  • Magnetic disks have been widely used as a conventional storage device. Magnetic disks, on average, feature read and write times of a few milliseconds per kilobyte. In addition, the magnetic disk has a characteristic that the read and write time is different because the time that the arm arrives varies depending on the physical location where the data is stored.
  • non-volatile memory which consumes less power and consumes less power than the magnetic disk, is rapidly replacing magnetic disk. This is possible because of the large capacity of the nonvolatile memory.
  • a nonvolatile memory is a semiconductor memory device capable of electrically reading, writing, and erasing and maintaining stored data even without a power supply. In addition to writing, the process of storing data for nonvolatile memory devices is also called programming.
  • Flash memory is a representative example of non-volatile memory, which is smaller in size, smaller in power consumption, and faster in reading compared to a conventional hard disk drive (HDD). There is this. Recently, a solid state disk (SSD) has been proposed to replace an HDD by using a large flash memory.
  • SSD solid state disk
  • flash memory examples include NAND flash memory and NOR flash memory.
  • the NAND method and the NOR method may be distinguished by a configuration and an operation method of a cell array.
  • Flash memory consists of an array of multiple memory cells, where one memory cell can store one or more data bits.
  • One memory cell includes a control gate and a floating gate, and an insulator is inserted between the control gate and the floating gate, and an insulator is inserted between the floating gate and the substrate. .
  • Such a nonvolatile memory is managed by a predetermined controller.
  • the performance of the entire nonvolatile memory may be determined according to the performance of the controller.
  • Data pattern checking by initiating a memory device, a memory management device, and a memory management method in which a CPU can check a pattern of data recorded in a predetermined area of a memory without accessing a RAM This can prevent the system performance degradation that may occur.
  • a memory device includes a receiver configured to receive a check command and inspection information from a central processing unit (CPU), and write a predetermined area of the memory based on the inspection information in response to the inspection command ( and a reading unit that reads data that has been written, and an inspection unit that examines a data pattern of the read data based on the inspection information.
  • CPU central processing unit
  • the memory management apparatus includes a control register in which a check instruction and inspection information are read by a central processing unit (CPU), the check instruction in the control register and A reading unit for reading data recorded in a predetermined area of a memory based on the inspection information in response to the inspection command when the inspection information is recorded, and a data pattern of the read data based on the inspection information ( and a status register in which the test result of the test part is recorded.
  • a control register in which a check instruction and inspection information are read by a central processing unit (CPU), the check instruction in the control register and A reading unit for reading data recorded in a predetermined area of a memory based on the inspection information in response to the inspection command when the inspection information is recorded, and a data pattern of the read data based on the inspection information ( and a status register in which the test result of the test part is recorded.
  • CPU central processing unit
  • the memory management method may further include receiving a check command and check information from a central processing unit (CPU), and a predetermined area of the memory based on the check information in response to the check command. Reading the data written to the data, and examining a data pattern of the read data based on the inspection information.
  • CPU central processing unit
  • Data pattern checking by initiating a memory device, a memory management device, and a memory management method in which a CPU can check a pattern of data recorded in a predetermined area of a memory without accessing a RAM This can prevent system performance degradation that may occur.
  • FIG. 1 is a diagram illustrating a structure of a memory device according to an embodiment of the present invention.
  • FIG. 2 is a diagram illustrating a structure of a memory management apparatus according to an embodiment of the present invention.
  • FIG. 3 is a flowchart illustrating a memory management method according to an embodiment of the present invention.
  • programming of the nonvolatile memory may be performed in units of pages, and erasing may be performed in units of blocks.
  • the block may include a plurality of pages.
  • the memory controller managing the nonvolatile memory may provide a logical address to an external host or processor and may provide a physical address to the nonvolatile memory.
  • the memory controller may manage the nonvolatile memory using the physical address and convert the physical address into a logical address.
  • the layer in which the physical address and logical address translation is performed may be referred to as a flash translation layer (FTL).
  • FTL flash translation layer
  • a flash memory is a representative example of a nonvolatile memory. Such flash memory may be classified into a NAND flash memory and a NOR flash memory.
  • NAND flash memory is widely used as a nonvolatile memory because of its higher density and higher cost-to-price ratio than NOR flash memory. However, unlike NOR flash memory, random access is not possible.
  • the process involves reading data from memory into RAM and accessing RAM by the Central Processing Unit (CPU) to examine the data contents.
  • System degradation may occur.
  • the memory device and the memory management device receive a predetermined data pattern from the CPU, and compare the pattern of data recorded in a specific area of the memory with the selected data pattern. By inspecting a pattern of data recorded in a specific area of the memory, it is possible to prevent a decrease in system performance due to occupation of the CPU and the memory bus.
  • FIGS. 1 and 2 Therefore, hereinafter, a memory device and a memory management device according to an embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.
  • FIG. 1 is a diagram illustrating a structure of a memory device according to an embodiment of the present invention.
  • a CPU 110 and a memory device 120 are illustrated.
  • the memory device 120 may include a receiver 121, a reader 122, and an inspector 123.
  • the memory 124 may be a NAND flash memory.
  • the receiver 121 receives a check command and check information from the CPU 110.
  • the read unit 122 reads data recorded in a predetermined area of the memory 124 based on the test information in response to the test command received by the receiver 121.
  • the inspection information may include memory area information.
  • the memory area information may include start address information and size information of a predetermined area of the memory 124.
  • the read unit 122 may read the data recorded in the predetermined area of the memory 124 based on the memory area information.
  • the reading unit 122 uses the start address information and the size information to read the memory ( Data can be read from a predetermined area of 124.
  • the inspection unit 123 inspects a data pattern of data read by the reading unit 122 based on the inspection information.
  • the inspection information may include information about a predetermined data pattern.
  • the inspection unit 123 compares the selected data pattern with the data pattern of the read data and whether the selected data pattern and the data pattern of the read data coincide with each other. Can be determined.
  • the inspection unit 123 may generate an error message.
  • the CPU 110 when the CPU 110 tries to check whether the data recorded in the predetermined area of the memory 124 matches the value "1234567b", the CPU 110 sends the memory device 120 "1234567b". Information about the data pattern can be transmitted.
  • the inspection unit 123 determines whether the data pattern of the data read by the reading unit 122 and the data pattern of "1234567b" match each other, and if the two data patterns do not match with each other, an error is detected. Can be generated.
  • the memory device 120 may discard the read data without storing the read data in the RAM.
  • the memory device 120 is included in the memory device 120 without access to the RAM when the CPU wants to check a pattern of data recorded in the memory 124.
  • the system performance can be prevented from being lowered, unlike when the data pattern is inspected using a conventional RAM. have.
  • the memory device 120 according to the exemplary embodiment of the present invention has been described above with reference to FIG. 1.
  • the basic idea of the present invention for performing the inspection of the data pattern may be embodied by including a configuration for performing a predetermined function inside the memory device 120, as shown in FIG.
  • the memory device 120 may be embodied as a predetermined memory management device that may be connected to the memory device 120 separately from the memory device 120.
  • FIG. 2 is a diagram illustrating a structure of a memory management apparatus according to an embodiment of the present invention.
  • a CPU 210 a CPU 210, a memory management device 220, and a memory 230 are illustrated.
  • the memory management apparatus 220 may include a control register 221, a reader 222, a tester 223, and a status register 224.
  • the memory 230 may be a NAND flash memory.
  • the control register 221 records an inspection command and inspection information by the CPU.
  • the reading unit 222 reads data recorded in a predetermined area of the memory 230 based on the inspection information in response to the inspection command.
  • the inspection information may include memory area information.
  • the memory area information may include start address information and size information of a predetermined area of the memory 230.
  • the reading unit 222 may read the data recorded in the predetermined area of the memory 230 based on the memory area information.
  • the reader 222 uses the start address information and the size information to store the memory. Data may be read from a predetermined region of 230.
  • the inspection unit 223 inspects the data pattern of the data read by the reading unit 222 based on the inspection information.
  • the status register 224 records the test result of the test unit 223.
  • the inspection information may include information on the selected data pattern.
  • the inspection unit 223 compares the selected data pattern with the data pattern of the read data and whether the selected data pattern and the data pattern of the read data coincide with each other. Can be determined.
  • the inspection unit 223 may generate an error message and record the error message in the status register 224.
  • the CPU 210 attempts to check whether the data recorded in the predetermined area of the memory 230 matches the value "1234567b"
  • the CPU 210 indicates "1234567b" in the control register 221. Information about the data pattern can be recorded.
  • the inspection unit 223 determines whether the data pattern of the data read by the reading unit 222 matches the data pattern of "1234567b". If the two data patterns do not coincide with each other, an error is generated. You can.
  • the inspecting unit 223 may indicate to the status register 224 that the MISMATCH error has occurred.
  • the CPU 210 may determine that the pattern of data recorded in the predetermined region of the memory 230 is wrong through the status register 224.
  • the memory management device 220 may discard the read data without storing the read data in the RAM.
  • the memory management apparatus 220 may access the memory management apparatus 220 without access to the RAM when the CPU 210 intends to check a pattern of data recorded in the memory 230.
  • the memory management apparatus 220 may access the memory management apparatus 220 without access to the RAM when the CPU 210 intends to check a pattern of data recorded in the memory 230.
  • By checking the data pattern through) it is possible to prevent the degradation of the overall system performance, unlike the case of checking the data pattern using the conventional RAM.
  • FIG. 3 is a flowchart illustrating a memory management method according to an embodiment of the present invention.
  • step S310 an inspection command and inspection information are received from the CPU.
  • the inspection information may include memory area information.
  • the memory area information may include start address information and size information of a predetermined area of the memory.
  • step S320 the data recorded in a predetermined area of the memory may be read based on the memory area information.
  • the inspection information may include information on the selected data pattern.
  • step S330 the selected data pattern is compared with the data pattern of the read data, and the selected data pattern and the data pattern of the read data do not coincide with each other. In this case, an error message can be generated.
  • the memory management method according to the exemplary embodiment of the present invention has been described above with reference to FIG. 3.
  • the memory management method according to an embodiment of the present invention may correspond to the configuration of the memory device and the memory management device described with reference to FIGS. 1 and 2, a detailed description thereof will be omitted.
  • Memory management method is implemented in the form of program instructions that can be executed by various computer means may be recorded on a computer readable medium.
  • the computer readable medium may include program instructions, data files, data structures, etc. alone or in combination.
  • Program instructions recorded on the media may be those specially designed and constructed for the purposes of the present invention, or they may be of the kind well-known and available to those having skill in the computer software arts.
  • Examples of computer-readable recording media include magnetic media such as hard disks, floppy disks, and magnetic tape, optical media such as CD-ROMs, DVDs, and magnetic disks, such as floppy disks.
  • program instructions include machine code, such as produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like.
  • the hardware device described above may be configured to operate as one or more software modules to perform the operations of the present invention, and vice versa.

Abstract

CPU(Central Processing Unit)로부터 검사(check) 명령 및 검사 정보를 수신하면, 상기 검사 명령에 대응하여 상기 검사 정보를 기초로 메모리의 소정 영역에 기록(write)되어 있는 데이터를 독출(read)한 후 상기 검사 정보를 기초로 상기 독출된 데이터의 데이터 패턴(pattern)을 검사하는 메모리 장치가 개시된다.

Description

메모리 장치, 메모리 관리 장치 및 메모리 관리 방법
메모리 장치와 메모리 관리 장치 및 메모리 관리 방법이 개시된다. 특히, 시스템 성능의 저하 없이, 메모리에 기록되어 있는 데이터의 패턴(pattern)을 검사(check)할 수 있는 메모리 장치와 메모리 관리 장치 및 메모리 관리 방법이 개시된다.
데이터를 저장하는 스토리지 장치로는 자기 디스크(magnetic disk), 반도체 메모리 등이 있을 수 있다. 스토리지 장치는 종류 별로 서로 다른 물리적 특성을 가지기 때문에 물리적 특성에 상응하는 관리 방법이 필요하다.
종래의 스토리지 장치로는 자기 디스크가 널리 사용되어 왔다. 자기 디스크는 평균적으로 킬로바이트(kilobyte) 당 수 밀리초(millisecond)의 읽기 및 쓰기 시간을 특성으로 가진다. 또한, 자기 디스크는 데이터가 저장된 물리적 위치에 따라 암(arm)이 도달하는 시간이 다르기 때문에 읽기 및 쓰기 시간이 달라지는 특성을 가진다.
최근에는 자기 디스크에 비하여 읽기 및 쓰기 시간이 짧고 작은 전력을 소모하며 작은 부피를 차지하는 비휘발성(non-volatile) 메모리가 급속하게 자기 디스크를 대체하고 있다. 이는 비휘발성 메모리의 대용량화가 이루어졌기 때문에 가능한 결과이다.
비휘발성 메모리는 전기적으로 읽기(read), 쓰기(write) 및 소거(erase)가 가능하며, 공급 전원이 없는 상태에서도 저장된 데이터를 유지할 수 있는 반도체 메모리 장치이다. 비휘발성 메모리 장치에 대한 데이터의 저장 과정은 쓰기 외에도 프로그래밍(programming)이라고 불리기도 한다.
비휘발성 메모리의 대표적인 것으로 플래시(Flash) 메모리를 들 수 있으며, 플래시 메모리는 종래의 하드 디스크 드라이브(Hard Disk Drive, HDD)에 비하면 크기가 작고, 전력 소모량이 작으며, 읽기 속도를 높일 수 있는 이점이 있다. 최근에는 대용량의 플래시 메모리를 이용하여 HDD를 대체하기 위한 SSD(Solid State Disk)가 제안되기도 하였다.
플래시 메모리의 종류로서 대표적인 것들로는 NAND 방식의 플래시 메모리와 NOR 플래시 메모리 등을 들 수 있다. NAND 방식과 NOR 방식은 셀 어레이의 구성 및 동작 방식에 의해 구별될 수 있다.
플래시 메모리는 다수의 메모리 셀들의 배열로 이루어지며, 하나의 메모리 셀은 하나 이상의 데이터 비트를 저장할 수 있다. 하나의 메모리 셀은 컨트롤 게이트(control gate) 및 플로팅 게이트(floating gate)를 포함하며, 컨트롤 게이트 및 플로팅 게이트 사이에는 절연체(insulator)가 삽입되고, 플로팅 게이트 및 서브스트레이트(substrate) 간에도 절연체가 삽입된다.
이러한 비휘발성 메모리는 소정의 컨트롤러에 의해 관리가 이루어진다. 그리고, 이러한 컨트롤러의 성능에 따라 비휘발성 메모리 전체의 성능이 결정될 수도 있다.
따라서, 메모리를 효율적으로 관리 및 제어할 수 있는 방안에 대한 연구가 필요하다.
CPU가 램(RAM)에 대한 접근 없이, 메모리의 소정 영역에 기록되어 있는 데이터의 패턴(pattern)을 검사(check)할 수 있는 메모리 장치, 메모리 관리 장치 및 메모리 관리 방법을 개시함으로써, 데이터 패턴 검사시 발생할 수 있는 시스템 성능 저하를 방지할 수 있도록 한다.
본 발명의 일실시예에 따른 메모리 장치는 CPU(Central Processing Unit)로부터 검사(check) 명령 및 검사 정보를 수신하는 수신부, 상기 검사 명령에 대응하여 상기 검사 정보를 기초로 메모리의 소정 영역에 기록(write)되어 있는 데이터를 독출(read)하는 독출부 및 상기 검사 정보를 기초로 상기 독출된 데이터의 데이터 패턴(pattern)을 검사하는 검사부를 포함한다.
또한, 본 발명의 일실시예에 따른 메모리 관리 장치는 CPU(Central Processing Unit)에 의해 검사(check) 명령 및 검사 정보가 기록(read)되는 제어 레지스터(register), 상기 제어 레지스터에 상기 검사 명령 및 검사 정보가 기록되면, 상기 검사 명령에 대응하여 상기 검사 정보를 기초로 메모리의 소정 영역에 기록되어 있는 데이터를 독출(read)하는 독출부, 상기 검사 정보를 기초로 상기 독출된 데이터의 데이터 패턴(pattern)을 검사하는 검사부 및 상기 검사부의 검사 결과가 기록되는 상태 레지스터를 포함한다.
또한, 본 발명의 일실시예에 따른 메모리 관리 방법은 CPU(Central Processing Unit)로부터 검사(check) 명령 및 검사 정보를 수신하는 단계, 상기 검사 명령에 대응하여 상기 검사 정보를 기초로 메모리의 소정 영역에 기록(write)되어 있는 데이터를 독출(read)하는 단계 및 상기 검사 정보를 기초로 상기 독출된 데이터의 데이터 패턴(pattern)을 검사하는 단계를 포함한다.
CPU가 램(RAM)에 대한 접근 없이, 메모리의 소정 영역에 기록되어 있는 데이터의 패턴(pattern)을 검사(check)할 수 있는 메모리 장치, 메모리 관리 장치 및 메모리 관리 방법을 개시함으로써, 데이터 패턴 검사시 발생할 수 있는 시스템 성능 저하를 방지할 수 있다.
도 1은 본 발명의 일실시예에 따른 메모리 장치의 구조를 도시한 도면이다.
도 2는 본 발명의 일실시예에 따른 메모리 관리 장치의 구조를 도시한 도면이다.
도 3은 본 발명의 일실시예에 따른 메모리 관리 방법을 도시한 순서도이다.
이하에서, 첨부된 도면을 참조하여 본 발명에 따른 실시예들을 상세히 설명한다. 그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
일반적으로 비휘발성 메모리에 대한 프로그래밍(programming)은 페이지(page) 단위로 수행될 수 있고 소거(erase)는 블록(block) 단위로 수행될 수 있다. 이때, 블록은 복수의 페이지들을 포함할 수 있다.
또한, 비휘발성 메모리를 관리하는 메모리 컨트롤러는 외부의 호스트(host) 또는 프로세서(processor)에 논리 주소(logical address)를 제공하고, 비휘발성 메모리에 대해 물리 주소(physical address)를 제공할 수 있다.
이때, 메모리 컨트롤러는 물리 주소를 이용하여 비휘발성 메모리를 관리하고, 물리 주소를 논리 주소로 변환할 수 있다.
여기서, 물리 주소 및 논리 주소의 변환이 수행되는 계층을 플래시 변환 계층(Flash Translation Layer: FTL)이라 하기도 한다.
비휘발성 메모리의 대표적인 것으로 플래시(flash) 메모리를 들 수 있는데, 이러한 플래시 메모리는 대표적으로 NAND 방식의 플래시 메모리와 NOR 방식의 플래시 메모리 등으로 나뉠 수 있다.
NAND 방식의 플래시 메모리는 NOR 방식의 플래시 메모리에 비해 집적도가 높고 용량 대 가격비가 높기 때문에 비휘발성 메모리로 많이 사용되고 있지만, NOR 방식의 플래시 메모리와는 달리 랜덤 억세스(Random Access)가 불가능하다.
따라서, NAND 방식의 플래시 메모리의 특정 영역에 기록되어 있는 데이터의 패턴(pattern)을 검사(check)하기 위해서는 상기 특정 영역의 내용을 램(RAM)으로 읽어(read) 들인 후 램에 복사된 내용을 검사하는 방법을 사용해야 한다.
이 경우, 메모리로부터 램으로 데이터를 읽어 들이는 과정과 데이터 내용을 검사하기 위해 CPU(Central Processing Unit)가 램으로 접근하는 과정이 수반되기 때문에 두 번에 걸친 메모리 버스(bus) 접근이 필요해져서 전반적인 시스템 성능 저하가 발생할 수 있다.
따라서, 본 발명의 일실시예에 따른 메모리 장치 및 메모리 관리 장치는 CPU로부터 선정된(predetermined) 데이터 패턴을 전달받아, 메모리의 특정 영역에 기록되어 있는 데이터의 패턴과 상기 선정된 데이터 패턴을 비교하여 상기 메모리의 특정 영역에 기록되어 있는 데이터의 패턴을 검사함으로써, CPU 및 메모리 버스의 점유에 따른 시스템 성능 저하를 방지할 수 있다.
따라서, 이하에서는 도 1 및 도 2를 참조하여 본 발명의 일실시예에 따른 메모리 장치 및 메모리 관리 장치에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 메모리 장치의 구조를 도시한 도면이다.
도 1을 참조하면, CPU(110), 메모리 장치(120)가 도시되어 있다.
메모리 장치(120)는 수신부(121), 독출부(122), 검사부(123)를 포함할 수 있다.
본 발명의 일실시예에 따르면, 메모리(124)는 NAND 방식의 플래시 메모리일 수 있다.
수신부(121)는 CPU(110)로부터 검사(check) 명령 및 검사 정보를 수신한다.
독출부(122)는 수신부(121)가 수신한 상기 검사 명령에 대응하여 상기 검사 정보를 기초로 메모리(124)의 소정 영역에 기록되어 있는 데이터를 독출(read)한다.
본 발명의 일실시예에 따르면, 상기 검사 정보는 메모리 영역 정보를 포함할 수 있다.
이때, 본 발명의 일실시예에 따르면, 상기 메모리 영역 정보는 메모리(124)의 소정 영역에 대한 시작 주소 정보 및 크기 정보를 포함할 수 있다.
이때, 본 발명의 일실시예에 따르면, 독출부(122)는 상기 메모리 영역 정보에 기초하여 메모리(124)의 소정 영역에 기록되어 있는 상기 데이터를 독출할 수 있다.
즉, 수신부(121)가 CPU(110)로부터 메모리(124)의 소정 영역에 대한 시작 주소 정보 및 크기 정보 등을 수신하면, 독출부(122)는 상기 시작 주소 정보 및 크기 정보를 이용하여 메모리(124)의 소정 영역으로부터 데이터를 독출할 수 있다.
검사부(123)는 상기 검사 정보를 기초로 독출부(122)가 독출한 데이터의 데이터 패턴을 검사한다.
본 발명의 일실시예에 따르면, 상기 검사 정보는 선정된(predetermined) 데이터 패턴에 대한 정보를 포함할 수 있다.
이때, 본 발명의 일실시예에 따르면, 검사부(123)는 상기 선정된 데이터 패턴과 상기 독출된 데이터의 데이터 패턴을 비교하여 상기 선정된 데이터 패턴과 상기 독출된 데이터의 데이터 패턴이 서로 일치하는지 여부를 판단할 수 있다.
만약, 상기 선정된 데이터 패턴과 상기 독출된 데이터의 데이터 패턴이 서로 일치하지 않는 경우, 검사부(123)는 에러(error) 메시지를 생성할 수 있다.
예컨대, CPU(110)가 메모리(124)의 소정 영역에 기록되어 있는 데이터가 "1234567b" 라는 값과 일치하는지 여부를 검사하려고 하는 경우, CPU(110)는 메모리 장치(120)로 "1234567b" 라는 데이터 패턴에 대한 정보를 전송할 수 있다.
그리고, 검사부(123)는 독출부(122)가 독출한 데이터의 데이터 패턴과 "1234567b" 라는 데이터 패턴이 서로 일치하는지 여부를 판단하고, 만약, 상기 두 데이터 패턴이 서로 일치하지 않는 경우, 에러를 발생시킬 수 있다.
본 발명의 일실시예에 따르면, 메모리 장치(120)는 검사부(123)가 데이터 패턴의 검사를 종료하는 경우, 상기 독출된 데이터를 램에 저장하지 않고, 폐기할 수 있다.
결국, 본 발명의 일실시예에 따른 메모리 장치(120)는 CPU가 메모리(124)에 기록되어 있는 데이터의 패턴을 검사하고자 하는 경우, 램에 대한 접근 없이, 메모리 장치(120) 내에 포함되어 있는 수신부(121), 독출부(122) 및 검사부(123)를 통해 데이터 패턴의 검사가 가능하도록 함으로써, 기존의 램을 이용하여 데이터 패턴을 검사하는 경우와는 달리, 전반적인 시스템 성능 저하를 방지할 수 있다.
이상, 도 1을 참조하여 본 발명의 일실시예에 따른 메모리 장치(120)에 대해 설명하였다.
본 발명의 일실시예에 따르면, 데이터 패턴의 검사를 수행하기 위한 본 발명의 기본 아이디어는 도 1에 도시된 바와 같이, 메모리 장치(120) 내부에 소정의 기능을 수행하는 구성을 포함함으로써 구체화될 수도 있고, 메모리 장치(120)와는 별도로 메모리 장치(120)에 연결될 수 있는 소정의 메모리 관리 장치로 구체화될 수도 있다.
따라서, 이하에서는 도 2를 참조하여 본 발명의 일실시예에 따른 메모리 관리 장치에 대해 상세히 설명하기로 한다.
도 2는 본 발명의 일실시예에 따른 메모리 관리 장치의 구조를 도시한 도면이다.
도 2를 참조하면, CPU(210), 메모리 관리 장치(220) 및 메모리(230)가 도시되어 있다.
메모리 관리 장치(220)는 제어 레지스터(register)(221), 독출부(222), 검사부(223) 및 상태 레지스터(224)를 포함할 수 있다.
본 발명의 일실시예에 따르면, 메모리(230)는 NAND 방식의 플래시 메모리일 수 있다.
제어 레지스터(221)는 CPU에 의해 검사 명령 및 검사 정보가 기록된다.
독출부(222)는 제어 레지스터(221)에 상기 검사 명령 및 검사 정보가 기록되면, 상기 검사 명령에 대응하여 상기 검사 정보를 기초로 메모리(230)의 소정 영역에 기록되어 있는 데이터를 독출한다.
본 발명의 일실시예에 따르면, 상기 검사 정보는 메모리 영역 정보를 포함할 수 있다.
이때, 본 발명의 일실시예에 따르면, 상기 메모리 영역 정보는 메모리(230)의 소정 영역에 대한 시작 주소 정보 및 크기 정보를 포함할 수 있다.
이때, 본 발명의 일실시예에 따르면, 독출부(222)는 상기 메모리 영역 정보에 기초하여 메모리(230)의 소정 영역에 기록되어 있는 상기 데이터를 독출할 수 있다.
즉, CPU(210)가 제어 레지스터(221)에 메모리(230)의 소정 영역에 대한 시작 주소 정보 및 크기 정보 등을 기록하면, 독출부(222)는 상기 시작 주소 정보 및 크기 정보를 이용하여 메모리(230)의 소정 영역으로부터 데이터를 독출할 수 있다.
검사부(223)는 상기 검사 정보를 기초로 독출부(222)가 독출한 데이터의 데이터 패턴을 검사한다.
상태 레지스터(224)는 검사부(223)의 검사 결과가 기록된다.
본 발명의 일실시예에 따르면, 상기 검사 정보는 선정된 데이터 패턴에 대한 정보를 포함할 수 있다.
이때, 본 발명의 일실시예에 따르면, 검사부(223)는 상기 선정된 데이터 패턴과 상기 독출된 데이터의 데이터 패턴을 비교하여 상기 선정된 데이터 패턴과 상기 독출된 데이터의 데이터 패턴이 서로 일치하는지 여부를 판단할 수 있다.
만약, 상기 선정된 데이터 패턴과 상기 독출된 데이터의 데이터 패턴이 서로 일치하지 않는 경우, 검사부(223)는 에러 메시지를 생성하고, 상기 에러 메시지를 상태 레지스터(224)에 기록할 수 있다.
예컨대, CPU(210)가 메모리(230)의 소정 영역에 기록되어 있는 데이터가 "1234567b" 라는 값과 일치하는지 여부를 검사하려고 하는 경우, CPU(210)는 제어 레지스터(221)에 "1234567b" 라는 데이터 패턴에 대한 정보를 기록할 수 있다.
그리고, 검사부(223)는 독출부(222)가 독출한 데이터의 데이터 패턴이 "1234567b" 라는 데이터 패턴과 일치하는지 여부를 판단하고, 만약, 상기 두 데이터 패턴이 서로 일치하지 않는 경우, 에러를 발생시킬 수 있다.
그리고 나서, 검사부(223)는 상기 미스매치(MISMATCH) 에러가 발생하였음을 상태 레지스터(224)에 표시할 수 있다.
결국, CPU(210)는 상태 레지스터(224)를 통해 메모리(230)의 소정 영역에 기록되어 있는 데이터의 패턴이 잘못되었음을 판단할 수 있다.
본 발명의 일실시예에 따르면, 메모리 관리 장치(220)는 검사부(223)가 데이터 패턴의 검사를 종료하는 경우, 상기 독출된 데이터를 램에 저장하지 않고, 폐기할 수 있다.
결국, 본 발명의 일실시예에 따른 메모리 관리 장치(220)는 CPU(210)가 메모리(230)에 기록되어 있는 데이터의 패턴을 검사하고자 하는 경우, 램에 대한 접근 없이, 메모리 관리 장치(220)를 통해 데이터 패턴의 검사가 가능하도록 함으로써, 기존의 램을 이용하여 데이터 패턴을 검사하는 경우와는 달리, 전반적인 시스템 성능 저하를 방지할 수 있다.
도 3은 본 발명의 일실시예에 따른 메모리 관리 방법을 도시한 순서도이다.
단계(S310)에서는 CPU로부터 검사 명령 및 검사 정보를 수신한다.
단계(S320)에서는 상기 검사 명령에 대응하여 상기 검사 정보를 기초로 메모리의 소정 영역에 기록되어 있는 데이터를 독출한다.
본 발명의 일실시예에 따르면, 상기 검사 정보는 메모리 영역 정보를 포함할 수 있다.
이때, 본 발명의 일실시예에 따르면, 상기 메모리 영역 정보는 상기 메모리의 소정 영역에 대한 시작 주소 정보 및 크기 정보를 포함할 수 있다.
이때, 본 발명의 일실시예에 따르면, 단계(S320)에서는 상기 메모리 영역 정보에 기초하여 상기 메모리의 소정 영역에 기록되어 있는 상기 데이터를 독출할 수 있다.
단계(S330)에서는 상기 검사 정보를 기초로 단계(S320)에서 독출된 데이터의 데이터 패턴을 검사한다.
본 발명의 일실시예에 따르면, 상기 검사 정보는 선정된 데이터 패턴에 대한 정보를 포함할 수 있다.
이때, 본 발명의 일실시예에 따르면, 단계(S330)에서는 상기 선정된 데이터 패턴과 상기 독출된 데이터의 데이터 패턴을 비교하여 상기 선정된 데이터 패턴과 상기 독출된 데이터의 데이터 패턴이 서로 일치하지 않는 경우, 에러 메시지를 생성할 수 있다.
이상, 도 3를 참조하여 본 발명의 일실시예에 따른 메모리 관리 방법에 대해 설명하였다. 여기서, 본 발명의 일실시예에 따른 메모리 관리 방법은 도 1 및 도 2를 이용하여 설명한 메모리 장치 및 메모리 관리 장치의 구성과 대응될 수 있으므로, 이에 대한 보다 상세한 설명은 생략하기로 한다.
본 발명의 일실시예에 따른 메모리 관리 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (13)

  1. CPU(Central Processing Unit)로부터 검사(check) 명령 및 검사 정보를 수신하는 수신부;
    상기 검사 명령에 대응하여 상기 검사 정보를 기초로 메모리의 소정 영역에 기록(write)되어 있는 데이터를 독출(read)하는 독출부; 및
    상기 검사 정보를 기초로 상기 독출된 데이터의 데이터 패턴(pattern)을 검사하는 검사부
    를 포함하는 것을 특징으로 하는 메모리 장치.
  2. 제1항에 있어서,
    상기 검사 정보는
    선정된(predetermined) 데이터 패턴에 대한 정보를 포함하고,
    상기 검사부는
    상기 선정된 데이터 패턴과 상기 독출된 데이터의 데이터 패턴을 비교하여 상기 선정된 데이터 패턴과 상기 독출된 데이터의 데이터 패턴이 서로 일치하지 않는 경우, 에러(error) 메시지를 생성하는 것을 특징으로 하는 메모리 장치.
  3. 제1항에 있어서,
    상기 검사 정보는
    메모리 영역 정보를 포함하고,
    상기 독출부는
    상기 메모리 영역 정보에 기초하여 상기 메모리의 소정 영역에 기록되어 있는 상기 데이터를 독출하는 것을 특징으로 하는 메모리 장치.
  4. 제3항에 있어서,
    상기 메모리 영역 정보는
    상기 메모리의 소정 영역에 대한 시작 주소 정보 및 크기 정보를 포함하는 것을 특징으로 하는 메모리 장치.
  5. CPU(Central Processing Unit)에 의해 검사(check) 명령 및 검사 정보가 기록(read)되는 제어 레지스터(register);
    상기 제어 레지스터에 상기 검사 명령 및 검사 정보가 기록되면, 상기 검사 명령에 대응하여 상기 검사 정보를 기초로 메모리의 소정 영역에 기록되어 있는 데이터를 독출(read)하는 독출부;
    상기 검사 정보를 기초로 상기 독출된 데이터의 데이터 패턴(pattern)을 검사하는 검사부; 및
    상기 검사부의 검사 결과가 기록되는 상태 레지스터
    를 포함하는 것을 특징으로 하는 메모리 관리 장치.
  6. 제5항에 있어서,
    상기 검사 정보는
    선정된(predetermined) 데이터 패턴에 대한 정보를 포함하고,
    상기 검사부는
    상기 선정된 데이터 패턴과 상기 독출된 데이터의 데이터 패턴을 비교하여 상기 선정된 데이터 패턴과 상기 독출된 데이터의 데이터 패턴이 서로 일치하지 않는 경우, 에러(error) 메시지를 생성하고, 상기 에러 메시지를 상기 상태 레지스터에 기록하는 것을 특징으로 하는 메모리 관리 장치.
  7. 제5항에 있어서,
    상기 검사 정보는
    메모리 영역 정보를 포함하고,
    상기 독출부는
    상기 메모리 영역 정보에 기초하여 상기 메모리의 소정 영역에 기록되어 있는 상기 데이터를 독출하는 것을 특징으로 하는 메모리 관리 장치.
  8. 제7항에 있어서,
    상기 메모리 영역 정보는
    상기 메모리의 소정 영역에 대한 시작 주소 정보 및 크기 정보를 포함하는 것을 특징으로 하는 메모리 관리 장치.
  9. CPU(Central Processing Unit)로부터 검사(check) 명령 및 검사 정보를 수신하는 단계;
    상기 검사 명령에 대응하여 상기 검사 정보를 기초로 메모리의 소정 영역에 기록(write)되어 있는 데이터를 독출(read)하는 단계; 및
    상기 검사 정보를 기초로 상기 독출된 데이터의 데이터 패턴(pattern)을 검사하는 단계
    를 포함하는 것을 특징으로 하는 메모리 관리 방법.
  10. 제9항에 있어서,
    상기 검사 정보는
    선정된(predetermined) 데이터 패턴에 대한 정보를 포함하고,
    상기 검사하는 단계는
    상기 선정된 데이터 패턴과 상기 독출된 데이터의 데이터 패턴을 비교하여 상기 선정된 데이터 패턴과 상기 독출된 데이터의 데이터 패턴이 서로 일치하지 않는 경우, 에러(error) 메시지를 생성하는 것을 특징으로 하는 메모리 관리 방법.
  11. 제9항에 있어서,
    상기 검사 정보는
    메모리 영역 정보를 포함하고,
    상기 독출하는 단계는
    상기 메모리 영역 정보에 기초하여 상기 메모리의 소정 영역에 기록되어 있는 상기 데이터를 독출하는 것을 특징으로 하는 메모리 관리 방법.
  12. 제11항에 있어서,
    상기 메모리 영역 정보는
    상기 메모리의 소정 영역에 대한 시작 주소 정보 및 크기 정보를 포함하는 것을 특징으로 하는 메모리 관리 방법.
  13. 제9항 내지 제12항 중 어느 한 항의 방법을 수행하는 프로그램을 기록한 컴퓨터 판독 가능 기록 매체.
PCT/KR2009/007124 2009-02-05 2009-12-02 메모리 장치, 메모리 관리 장치 및 메모리 관리 방법 WO2010090390A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP09839757A EP2395513A1 (en) 2009-02-05 2009-12-02 Memory device, memory management device, and memory management method
CN2009801560559A CN102301428A (zh) 2009-02-05 2009-12-02 存储器装置、存储器管理装置及存储器管理方法
JP2011547758A JP2012517068A (ja) 2009-02-05 2009-12-02 メモリ装置、メモリ管理装置、およびメモリ管理方法
US13/147,403 US9123443B2 (en) 2009-02-05 2009-12-02 Memory device, memory management device, and memory management method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0009229 2009-02-05
KR1020090009229A KR101028901B1 (ko) 2009-02-05 2009-02-05 메모리 장치, 메모리 관리 장치 및 메모리 관리 방법

Publications (1)

Publication Number Publication Date
WO2010090390A1 true WO2010090390A1 (ko) 2010-08-12

Family

ID=42542261

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2009/007124 WO2010090390A1 (ko) 2009-02-05 2009-12-02 메모리 장치, 메모리 관리 장치 및 메모리 관리 방법

Country Status (6)

Country Link
US (1) US9123443B2 (ko)
EP (1) EP2395513A1 (ko)
JP (1) JP2012517068A (ko)
KR (1) KR101028901B1 (ko)
CN (1) CN102301428A (ko)
WO (1) WO2010090390A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9652376B2 (en) 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
US9542118B1 (en) 2014-09-09 2017-01-10 Radian Memory Systems, Inc. Expositive flash memory control
US10552085B1 (en) 2014-09-09 2020-02-04 Radian Memory Systems, Inc. Techniques for directed data migration
US9805802B2 (en) 2015-09-14 2017-10-31 Samsung Electronics Co., Ltd. Memory device, memory module, and memory system
CN105573676B (zh) * 2015-12-16 2019-02-15 浪潮(北京)电子信息产业有限公司 一种存储系统中验证数据一致性的方法
CN108335718B (zh) * 2017-12-15 2020-11-24 北京兆易创新科技股份有限公司 一种测试方法及装置
US10747611B2 (en) * 2018-01-15 2020-08-18 Microchip Technology Incorporated Safety enhancement for memory controllers
US11586385B1 (en) 2020-05-06 2023-02-21 Radian Memory Systems, Inc. Techniques for managing writes in nonvolatile memory
CN111625199B (zh) * 2020-05-28 2023-07-04 深圳忆联信息系统有限公司 提升固态硬盘数据通路可靠性的方法、装置、计算机设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170397A (ja) * 2000-11-30 2002-06-14 Hitachi Ltd 半導体メモリのテスト用ボードおよびテスト方法並びに製造方法
JP2007010606A (ja) * 2005-07-04 2007-01-18 Matsushita Electric Ind Co Ltd Ｌｓｉ検査モジュール、ｌｓｉ検査モジュールの制御方法、ｌｓｉ検査モジュールとｌｓｉ検査装置との通信方法、およびｌｓｉ検査方法
JP2007201786A (ja) * 2006-01-26 2007-08-09 Nec Engineering Ltd 伝送誤り検出方式および伝送装置
JP2007272982A (ja) * 2006-03-31 2007-10-18 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその検査方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528798A (ja) * 1991-07-19 1993-02-05 Toshiba Corp 半導体メモリの検定装置
US5661729A (en) * 1995-04-28 1997-08-26 Song Corporation Semiconductor memory having built-in self-test circuit
JPH10125092A (ja) * 1996-10-22 1998-05-15 Advantest Corp フラッシュメモリ試験装置
JPH10320984A (ja) 1997-05-15 1998-12-04 Sharp Corp 記憶装置
JPH1173799A (ja) * 1997-06-20 1999-03-16 Oki Micro Design Miyazaki:Kk 半導体記憶装置
US6226200B1 (en) * 1999-11-17 2001-05-01 Motorola Inc. In-circuit memory array bit cell threshold voltage distribution measurement
JP2002208300A (ja) * 2001-01-12 2002-07-26 Sanyo Electric Co Ltd 半導体装置
KR100425444B1 (ko) * 2001-03-27 2004-03-30 삼성전자주식회사 칩 선택회로를 구비하는 반도체 메모리장치 및 칩선택신호 발생 방법
JP2004520673A (ja) * 2001-04-25 2004-07-08 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 埋設不揮発性メモリの自己診断装置を備える集積回路及び関連する診断方法
JP2002365338A (ja) * 2001-06-08 2002-12-18 Fujitsu Ltd 半導体装置、半導体装置の試験方法、及び半導体装置試験システム
JP4209598B2 (ja) * 2001-06-08 2009-01-14 パナソニック株式会社 不揮発性半導体記憶装置
US20030154426A1 (en) * 2002-02-11 2003-08-14 David Chow Method and apparatus for programmable BIST and an optional error counter
JP2003297100A (ja) * 2002-03-29 2003-10-17 Fujitsu Ltd 半導体装置
JP2004158098A (ja) * 2002-11-06 2004-06-03 Renesas Technology Corp システム・イン・パッケージ型半導体装置
JP3967704B2 (ja) * 2003-09-25 2007-08-29 株式会社東芝 半導体記憶装置とそのテスト方法
US20050289287A1 (en) * 2004-06-11 2005-12-29 Seung-Man Shin Method and apparatus for interfacing between test system and embedded memory on test mode setting operation
JP4358056B2 (ja) * 2004-07-28 2009-11-04 東芝メモリシステムズ株式会社 半導体メモリ
JP2006114078A (ja) * 2004-10-12 2006-04-27 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法
JP2007041665A (ja) 2005-08-01 2007-02-15 Nec Engineering Ltd Ｅｃｃ機能検査回路およびｅｃｃ機能検査方法
KR100770749B1 (ko) * 2006-07-11 2007-10-26 삼성전자주식회사 셀프 테스트 기능을 추가한 메모리 컨트롤러 및 이를이용한 방법
JP5003106B2 (ja) * 2006-11-06 2012-08-15 セイコーエプソン株式会社 記憶回路の検査方法
US7941722B2 (en) * 2007-06-24 2011-05-10 Texas Instruments Incorporated Testing of integrated circuits using test module
JP4351280B2 (ja) 2007-11-26 2009-10-28 パナソニック株式会社 不揮発性メモリ内蔵マイクロコンピュータチップ、及びその検査方法
JP2010262715A (ja) * 2009-05-11 2010-11-18 Renesas Electronics Corp メモリ検査システム及びメモリ検査方法
JP2012133843A (ja) * 2010-12-21 2012-07-12 Toshiba Corp 半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170397A (ja) * 2000-11-30 2002-06-14 Hitachi Ltd 半導体メモリのテスト用ボードおよびテスト方法並びに製造方法
JP2007010606A (ja) * 2005-07-04 2007-01-18 Matsushita Electric Ind Co Ltd Ｌｓｉ検査モジュール、ｌｓｉ検査モジュールの制御方法、ｌｓｉ検査モジュールとｌｓｉ検査装置との通信方法、およびｌｓｉ検査方法
JP2007201786A (ja) * 2006-01-26 2007-08-09 Nec Engineering Ltd 伝送誤り検出方式および伝送装置
JP2007272982A (ja) * 2006-03-31 2007-10-18 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその検査方法

Also Published As

Publication number Publication date
EP2395513A1 (en) 2011-12-14
KR101028901B1 (ko) 2011-04-12
JP2012517068A (ja) 2012-07-26
KR20100090001A (ko) 2010-08-13
US20120030435A1 (en) 2012-02-02
CN102301428A (zh) 2011-12-28
US9123443B2 (en) 2015-09-01

Similar Documents

Publication Publication Date Title
WO2010090390A1 (ko) 메모리 장치, 메모리 관리 장치 및 메모리 관리 방법
WO2010107176A2 (ko) 디램 버퍼 관리 장치 및 방법
WO2012096503A2 (ko) 파티션 정보를 기초로 호스트의 요청에 대한 처리 기법을 적응적으로 결정하는 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US8732519B2 (en) Method for using bad blocks of flash memory
US8910002B2 (en) NAND flash-based storage device with built-in test-ahead for failure anticipation
US20190102104A1 (en) Method and apparatus for per-deck erase verify and dynamic inhibit in 3d nand
US9514837B2 (en) Selective online burn-in with adaptive and delayed verification methods for memory
US20120324277A1 (en) System and method for detecting copyback programming problems
US20110019475A1 (en) Interleaved flash storage system and method
KR20160038235A (ko) 메모리 소자 테스트 장치 및 방법
WO2011129577A2 (en) Method for generating physical identifier in storage device and machine-readable storage medium
US9881682B1 (en) Fine grained data retention monitoring in solid state drives
WO2009139567A2 (en) Memory device and memory programming method
CN108959526B (zh) 日志管理方法以及日志管理装置
US11853599B2 (en) Memory system and information processing system
JP2007220284A (ja) 改善された冗長性分析のためのメモリデバイスの欠陥サマリデータの削減
WO2013176376A1 (ko) 칩 레벨 평행 플래시 메모리를 위한 정보 분별 방법 및 장치
WO2013180387A1 (ko) 낸드 플래시 메모리 장치의 페이지 데이터 독출 방법
US20070294588A1 (en) Performing a diagnostic on a block of memory associated with a correctable read error
KR20170136829A (ko) 반도체 장치, 메모리 장치 및 메모리 장치의 동작 방법
WO2010107173A1 (ko) Ssd 컨트롤러 및 ssd 컨트롤러의 동작 방법
CN114281265A (zh) 一种存储介质失效的处理方法、装置和固态硬盘
WO2014010763A1 (ko) 쓰기 데이터 패턴 인식에 의한 플래시 메모리 관리 장치 및 방법
US10734079B1 (en) Sub block mode read scrub design for non-volatile memory
WO2014168295A1 (ko) 비휘발성 메모리 장치의 파워 로스 테스트 기기 및 방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980156055.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09839757

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011547758

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13147403

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2009839757

Country of ref document: EP