CN102301428A - 存储器装置、存储器管理装置及存储器管理方法 - Google Patents

存储器装置、存储器管理装置及存储器管理方法 Download PDF

Info

Publication number
CN102301428A
CN102301428A CN2009801560559A CN200980156055A CN102301428A CN 102301428 A CN102301428 A CN 102301428A CN 2009801560559 A CN2009801560559 A CN 2009801560559A CN 200980156055 A CN200980156055 A CN 200980156055A CN 102301428 A CN102301428 A CN 102301428A
Authority
CN
China
Prior art keywords
data
data pattern
fox message
storer
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801560559A
Other languages
English (en)
Inventor
郑贤模
李庸锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Indilinx Co Ltd
Original Assignee
Indilinx Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Indilinx Co Ltd filed Critical Indilinx Co Ltd
Publication of CN102301428A publication Critical patent/CN102301428A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提出一种存储器装置，当从中央处理器CPU(Central Processing Unit)接收到了检查(check)命令和检查信息时，其在对应所述检查命令、基于所述检查信息，读取(read)存储器的一定区域中被写有的(write)数据之后，基于所述检查信息，检查读取出的数据的数据模式(pattern)。

Description

存储器装置、存储器管理装置及存储器管理方法
技术领域
本发明涉及存储器装置、存储器管理装置及存储器管理方法。特别是，涉及一种可不降低系统功能检查存储器中写有的数据的模式(pattern)的存储器装置与存储器管理装置及存储器管理方法。
背景技术
存储数据的存储装置，有磁盘(magnetic disk)、半导体存储器等。由于存储装置根据种类具有不同的物理特性，所以需要根据其特性进行管理的方法。
作为现有的存储装置，磁盘被广泛使用。磁盘具有平均每千字节(kilobyte)只需几毫秒(millisecond)读写时间的特征。此外，磁盘还具有因数据被存储的物理位置而导致光标(arm)到达时间不同造成读写时间不同的特征。
近年来，非易失性(non-volatile)存储器正在迅速取代磁盘，它比磁盘读写时间短、功耗低、体积小。这是由于非易失性存储器可以实现大容量所导致的结果。
非易失性存储器，是以电力来读取(read)、写入(write)及擦除(erase)并在没有电力供应的状态下维持存储的数据的半导体存储器装置。对非易失性存储装置的数据存储过程，除写入之外，也叫做编程(programming)。
具代表性的非易失性存储器可为闪存(Flash memory)，闪存比现有的硬盘驱动器HDD(Hard Disk Drive)体积小、电力消耗低，具有可提高读取速度的优点。最近，用于利用大容量闪存来替代HDD的固态硬盘SSD(Solid StateDisk)也已被提议出来。
闪存的种类中，具代表性的为NAND方式的闪存和NOR方式的闪存等。NAND方式和NOR方式可根据信元(cell)阵列(array)的结构和操作方式被区分。
闪存通过多数的存储器信元的排列来实现，一个存储器信元可存储一个以上的数据比特。一个存储器信元包括控制栅(control gate)和浮栅(floatinggate)，控制栅和浮栅的之间被插入绝缘体(insulator)，并在控制栅和基片(substrate)之间也被插入绝缘体。
此类非易失性存储器通过一定的控制器实现管理。此外，根据此类控制器的性能，可决定非易失性存储器的整体性能。
因此，有必要对可有效地管理和控制存储器的方案来进行研究。
发明内容
技术课题
提出一种存储器装置、存储器管理装置及存储器管理方法，CPU无需接入RAM就可以检查(check)存储器的一定区域中写有的数据的模式(pattern)，于此，使得可以避免在检查数据模式时可能发生的系统性能降低。
技术方案
根据本发明的一个实施例的存储器装置，包括：接收单元，其从中央处理器CPU(Central Processing Unit)接收检查命令和检查信息；读取(read)单元，其对应所述检查命令、基于所述检查信息，读取存储器的一定区域中被写入(write)的数据；和检查单元，其基于所述检查信息，检查读取出的数据的数据模式(pattern)。
根据本发明的一个实施例的存储器管理装置，包括：控制寄存器(register)，其被用于由中央处理器CPU(Central Processing Unit)写入检查(check)命令和检查信息；读取(read)单元，其在所述控制寄存器中被写入了所述检查命令和检查信息时，对应所述检查命令、基于所述检查信息，读取存储器的一定区域中被写入的数据；和检查单元，其基于所述检查信息，检查读取出的数据的数据模式(pattern)；和状态寄存器，其被用于写入所述检查单元的检查结果。
根据本发明的一个实施例的存储器管理方法，包括以下步骤：从中央处理器CPU(Central Processing Unit)接收(check)检查命令和检查信息；对应所述检查命令、基于所述检查信息，读取(read)存储器的一定区域中被写入(write)的数据；和基于所述检查信息，检查读取出的数据的数据模式(pattern)。
技术效果
提出一种存储器装置、存储器管理装置及存储器管理方法，CPU无需接入RAM就可以检查(check)存储器的一定区域中写有的数据的模式(pattern)，于此，可避免在检查数据模式时可能发生的系统性能降低。
附图说明
图1是示出根据本发明的一个实施例的存储器装置的结构的示图；
图2是示出根据本发明的一个实施例的存储器管理装置的结构的示图；
图3是示出根据本发明的一个实施例的存储器管理方法的流程图。
具体实施方式
下面，将参照附图，对根据本发明的实施例进行详细说明。但是，本发明并不受该实施例的限制或限定。此外，各附图中展示出的相同的参考数字表示相同的结构。
一般情况下，对非易失性存储器的编程(programming)，可以页面(page)为单位执行，且擦除(erase)可以块(block)为单位执行。在这种情况下，块可包括多个页面。
此外，管理非易失性存储器的存储器控制器，可向外部主机(host)或处理器(processor)提供逻辑地址(logical address)，并提供非易失性存储器的物理地址(physical address)。
在这种情况下，存储器控制器可利用物理地址来管理非易失性存储器，并将物理地址转换为逻辑地址。
在此，执行物理地址和逻辑地址的转换的层也被称为FTL(FlashTranslation Layer)。
闪存的种类中，具代表性的为NAND方式的闪存和NOR方式的闪存等。NAND方式和NOR方式可根据信元(cell)阵列(array)的结构和操作方式被区分。
NAND方式的闪存，比NOR方式的闪存密度高并且容量性价比高，所以其作为非易失性存储器被广为使用，但其与NOR方式的闪存不同，不能随机存取(Random Access)。
因此，要检查被写入NAND方式的闪存的特定区域中的数据的模式，得使用用随机存储器RAM读取所述特定区域的内容之后再检查复制到RAM的内容的方法。
在这种情况中，由于以RAM从存储器读取数据的过程伴随CPU(CentralProcessing Unit)为检查数据内容而以RAM接入的过程，所以会由于需要两次接入存储器总线(bus)而使整个系统性能降低。
由此，根据本发明的一个实施例的存储器装置及存储器管理装置，接收从CPU传输来的预设(predetermined)的数据模式，将存储器的特定区域中写有的数据模式和所述预设的数据模式进行比较来检查所述存储器的特定区域中写有的数据的模式，由此可防止CPU及存储器总线的占用带来的系统性能降低。
接下来，下面将参照图1和图2，对根据本发明的一个实施例的存储器装置及存储器管理装置进行详细说明。
图1是示出根据本发明的一个实施例的存储器装置的结构的示图。
参照图1，示出了CPU 110、存储器装置120。
存储器装置120，可包括接收单元121、读取单元122、检查单元123。
根据本发明的一个实施例，存储器124，可以是NAND方式的闪存。
接收单元121可从CPU 110接收检查(check)命令和检查信息。
读取单元122，可对应接收单元121接收到的检查命令、基于所述检查信息，读取存储器124的一定区域中被写入的数据。
根据本发明的一个实施例，所述检查信息可包括存储器区域信息。
在这种情况下，根据本发明的一个实施例，所述存储器区域信息，可包括存储器124的一定区域的相关开始地址信息和大小信息。
在这种情况下，根据本发明的一个实施例，读取单元122，可基于所述存储器区域信息，读取被写入到所述存储器124的一定区域中的所述数据。
即，当接收单元121从CPU 110接收到存储器124的一定区域的相关开始地址信息和大小信息等时，读取单元122，可使用所述开始地址信息和大小信息，从存储器124的一定区域中读取出数据。
检查单元123，基于所述检查信息，检查读取单元122读取出的数据的数据模式。
根据本发明的一个实施例，所述检查信息可包括预设数据模式的相关信息。
在这种情况下，根据本发明的一个实施例，检查单元123，可将所述预设数据模式与所述读取出的数据的数据模式进行比较，判断所述预设数据模式与所述读取出的数据的数据模式是否一致。
当所述预设数据模式与所述读取出的数据的数据模式互相不一致时，检查单元123生成错误(error)消息。
例如，在CPU 110要检查存储器124的一定区域中写有的数据是否与值“1234567b”一致的情况，CPU 110可向存储器装置120发送数据模式“1234567b”的相关信息。
此外，检查单元123，可判断读取单元122读取出的数据的数据模式与数据模式“1234567b”是否互相一致，当上述两个数据模式相互不一致时，可生成错误(error)消息。
根据本发明的一个实施例，存储器装置120，在检查单元123结束数据模式的检查时，可不将所述读取出的数据存在RAM中，而是将其丢弃。
结果，根据本发明的一个实施例的存储器装置120，使得在CPU要检查存储器124中写有的数据的模式时，无需接入RAM，可通过存储器装置120内包含的接收单元121、读取单元122以及检查单元123来进行数据模式的检查，由此，其与以往使用RAM检查数据模式的情况不同，可防止整个系统的性能减弱。
上面，参照图1对根据本发明的一个实施例的存储器装置120进行了说明。
根据本发明的一个实施例，用于执行数据模式的检查的本发明的基本思想如图1所示，可通过在存储器装置120内部包括执行一定功能的结构来具体化，可具体化为可连接到与存储器装置120分开的单独的存储器装置120上的一定存储器管理装置。
接下来，下面将参照图2，对根据本发明的一个实施例的存储器管理装置进行详细说明。
图2是示出根据本发明的一个实施例的存储器管理装置的结构的示图。
参照图2，示出了CPU 210、存储器管理装置220、存储器230。
存储器管理装置220，可包括控制寄存器(register)221、读取单元222、检查单元223、状态寄存器224。
根据本发明的一个实施例，存储器230，可以是NAND方式的闪存。
控制寄存器221，被用于由中央处理器CPU写入检查命令和检查信息。
读取单元222，在控制寄存器221中被写入了所述检查命令和检查信息时，对应所述检查命令、基于所述检查信息，读取存储器230的一定区域中写有的数据。
根据本发明的一个实施例，所述检查信息可包括存储器区域信息。
在这种情况下，根据本发明的一个实施例，所述存储器区域信息，可包括存储器230的一定区域的相关开始地址信息和大小信息。
在这种情况下，根据本发明的一个实施例，读取单元222，可基于所述存储器区域信息，读取被写入到存储器230的一定区域中的所述数据。
即，当CPU 210向控制寄存器221中写入存储器230的一定区域的相关开始地址信息及大小信息等时，读取单元222，可使用所述开始地址信息和大小信息，从存储器230的一定区域中读取出数据。
检查单元223，基于所述检查信息，检查读取单元222读取出的数据的数据模式。
状态寄存器224，其被用于写入所述检查单元的检查结果。
根据本发明的一个实施例，所述检查信息可包括预设数据模式的相关信息。
在这种情况下，根据本发明的一个实施例，检查单元223，可将所述预设数据模式与所述读取出的数据的数据模式进行比较，判断所述预设数据模式与所述读取出的数据的数据模式是否一致。
当所述预设数据模式与所述读取出的数据的数据模式互相不一致时，检查单元223可生成错误(error)消息，并将错误消息写入状态寄存器224中。
例如，在CPU 210要检查存储器230的一定区域中写有的数据是否与值“1234567b”一致的情况，CPU 210可向控制寄存器221中写入数据模式“1234567b”的相关信息。
此外，检查单元223，可判断读取单元222读取出的数据的数据模式与数据模式“1234567b”是否互相一致，当上述两个数据模式相互不一致时，可生成错误(error)。
然后，检查单元223，可在状态寄存器224标示发生了所述不匹配错误。
结果，CPU 210，可通过所述状态寄存器224来判断存储器230的一定区域中写有的数据错误。
根据本发明的一个实施例，存储器管理装置220，在检查单元223结束数据模式的检查时，可不将所述读取出的数据存在RAM中，而是将其丢弃。
结果，根据本发明的一个实施例的存储器管理装置220，使得在CPU 210要检查存储器230中写有的数据的模式时，无需接入RAM，可通过存储器管理装置220来进行数据模式的检查，由此，其与以往使用RAM检查数据模式的情况不同，可防止整个系统的性能减弱。
图3是示出根据本发明的一个实施例的存储器管理方法的流程图。
在步骤S310中，从CPU接收检查命令和检查信息。
在步骤S320中，对应所述检查命令、基于所述检查信息，读取存储器的一定区域中被写入的数据。
根据本发明的一个实施例，所述检查信息可包括存储器区域信息。
在这种情况下，根据本发明的一个实施例，所述存储器区域信息，可包括存储器的一定区域的相关开始地址信息和大小信息。
在这种情况下，根据本发明的一个实施例，在步骤S320中，可基于所述存储器区域信息，读取被写入到所述存储器的一定区域中的所述数据。
在步骤S330中，基于所述检查信息，检查在步骤S320中读取出的数据的数据模式。
根据本发明的一个实施例，所述检查信息可包括预设数据模式的相关信息。
在这种情况下，根据本发明的一个实施例，在步骤S330中，可将所述预设数据模式与所述读取出的数据的数据模式进行比较，当所述预设数据模式与所述读取出的数据的数据模式互相不一致时，生成错误消息。
上面，参照图3对根据本发明的一个实施例的存储器管理方法进行了说明。在这里，根据本发明的一个实施例的存储器管理方法，对应参照图1和图2进行说明的存储器装置以及存储器管理装置的结构，因此在此省略对其的详细说明。
根据本发明的示例性实施例的存储器管理方法，可被记录在通过各种计算机手段来执行的程序指令形态构成的计算机可读媒体中。所述计算机可读媒体可包括，单独的程序指令、数据文件、数据结构、表或其组合等。所述媒体和程序指令可专门为本发明的目的设计和创建，或为计算机软件技术人员熟知而应用。计算机可读媒体的例子包括：磁媒体(magnetic media)，如硬盘、软盘和磁带；光学媒体(optical media)，如CD ROM、DVD；磁光媒体(magneto-optical media)，如光盘(floptical disk)；和专门配置为存储和执行程序指令的硬件设备，如只读存储器(ROM)、随机存取存储器(RAM)等。程序指令的例子，既包括机器代码，如由编译器产生的，也包括含有可由计算机使用解释程序执行的更高级代码的文件。所述硬件设备可配置为作为一个以上软件模块运行，以执行上面所述的本发明的示例性实施例的操作，反之亦然。
如上所述，本发明虽然已参照有限的实施例和附图进行了说明，但是本发明并不局限于所述实施例，在本发明所属领域中具备通常知识的人均可以从此记载中进行各种修改和变形。
因此，本发明的范围不受说明的实施例的局限或定义，而是由后附的权利要求范围以及权利要求范围等同内容定义。

Claims (13)

1.一种存储器装置，包括：
接收单元，其从中央处理器CPU接收检查命令和检查信息；
读取单元，其对应所述检查命令、基于所述检查信息，读取存储器的一定区域中被写入的数据；和
检查单元，其基于所述检查信息，检查读取出的数据的数据模式。
2.如权利要求1所述的存储器装置，其中，所述检查信息，包括预设数据模式的相关信息，且所述检查单元，将所述预设数据模式与所述读取出的数据的数据模式进行比较，当所述预设数据模式与所述读取出的数据的数据模式互相不一致时，生成错误消息。
3.如权利要求1所述的存储器装置，其中，所述检查信息，包括存储器区域信息，且所述读取单元，基于所述存储器区域信息，读取所述存储器的一定区域中被写入的数据。
4.如权利要求3所述的存储器装置，其中，所述存储器区域信息，包括所述存储器的一定区域的相关开始地址信息和大小信息。
5.一种存储器管理装置，包括：
控制寄存器，其被用于由中央处理器CPU写入检查命令和检查信息；
读取单元，其在所述控制寄存器中被写入了所述检查命令和检查信息时，对应所述检查命令、基于所述检查信息，读取存储器的一定区域中被写入的数据；和
检查单元，其基于所述检查信息，检查读取出的数据的数据模式；和
状态寄存器，其被用于写入所述检查单元的检查结果。
6.如权利要求5所述的存储器管理装置，其中，所述检查信息，包括预设数据模式的相关信息，且所述检查单元，将所述预设数据模式与所述读取出的数据的数据模式进行比较，当所述预设数据模式与所述读取出的数据的数据模式互相不一致时，生成错误消息，并将所述错误消息写入所述状态寄存器。
7.如权利要求5所述的存储器管理装置，其中，所述检查信息，包括存储器区域信息，且所述读取单元，基于所述存储器区域信息，读取所述存储器的一定区域中被写入的数据。
8.如权利要求7所述的存储器管理装置，其中，所述存储器区域信息，包括所述存储器的一定区域的相关开始地址信息和大小信息。
9.一种存储器管理方法，包括以下步骤：
从中央处理器CPU接收检查命令和检查信息；
对应所述检查命令、基于所述检查信息，读取存储器的一定区域中被写入的数据；和
基于所述检查信息，检查读取出的数据的数据模式。
10.如权利要求9所述的存储器管理方法，其中，所述检查信息，包括预设数据模式的相关信息，且检查步骤，将所述预设数据模式与所述读取出的数据的数据模式进行比较，当所述预设数据模式与所述读取出的数据的数据模式互相不一致时，生成错误消息。
11.如权利要求9所述的存储器管理方法，其中，所述检查信息，包括存储器区域信息，且所述读取单元，基于所述存储器区域信息，读取所述存储器的一定区域中被写入的数据。
12.如权利要求11所述的存储器管理方法，其中，所述存储器区域信息，包括所述存储器的一定区域的相关开始地址信息和大小信息。
13.一种记录用于执行权利要求9至12中任何一项所述方法的程序的计算机可读记录介质。
CN2009801560559A 2009-02-05 2009-12-02 存储器装置、存储器管理装置及存储器管理方法 Pending CN102301428A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2009-0009229 2009-02-05
KR1020090009229A KR101028901B1 (ko) 2009-02-05 2009-02-05 메모리 장치, 메모리 관리 장치 및 메모리 관리 방법
PCT/KR2009/007124 WO2010090390A1 (ko) 2009-02-05 2009-12-02 메모리 장치, 메모리 관리 장치 및 메모리 관리 방법

Publications (1)

Publication Number Publication Date
CN102301428A true CN102301428A (zh) 2011-12-28

Family

ID=42542261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801560559A Pending CN102301428A (zh) 2009-02-05 2009-12-02 存储器装置、存储器管理装置及存储器管理方法

Country Status (6)

Country Link
US (1) US9123443B2 (zh)
EP (1) EP2395513A1 (zh)
JP (1) JP2012517068A (zh)
KR (1) KR101028901B1 (zh)
CN (1) CN102301428A (zh)
WO (1) WO2010090390A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105573676A (zh) * 2015-12-16 2016-05-11 浪潮(北京)电子信息产业有限公司 一种存储系统中验证数据一致性的方法
CN108335718A (zh) * 2017-12-15 2018-07-27 北京京存技术有限公司 一种测试方法及装置
CN111630601A (zh) * 2018-01-15 2020-09-04 微芯片技术股份有限公司 用于存储器控制器的安全增强

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9652376B2 (en) 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
US9542118B1 (en) 2014-09-09 2017-01-10 Radian Memory Systems, Inc. Expositive flash memory control
US10552085B1 (en) 2014-09-09 2020-02-04 Radian Memory Systems, Inc. Techniques for directed data migration
US9805802B2 (en) 2015-09-14 2017-10-31 Samsung Electronics Co., Ltd. Memory device, memory module, and memory system
US11586385B1 (en) 2020-05-06 2023-02-21 Radian Memory Systems, Inc. Techniques for managing writes in nonvolatile memory
CN111625199B (zh) * 2020-05-28 2023-07-04 深圳忆联信息系统有限公司 提升固态硬盘数据通路可靠性的方法、装置、计算机设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030154426A1 (en) * 2002-02-11 2003-08-14 David Chow Method and apparatus for programmable BIST and an optional error counter
US6876591B2 (en) * 2001-04-25 2005-04-05 Koninklijke Philips Electronics N.V. Integrated circuit with self-test device for an embedded non-volatile memory and related test method
CN1965372A (zh) * 2004-06-11 2007-05-16 三星电子株式会社 在测试模式设置操作下交接测试系统和嵌入式存储器的方法和装置
CN101105980A (zh) * 2006-07-11 2008-01-16 三星电子株式会社 具有自测试功能的存储器控制器及其测试方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528798A (ja) * 1991-07-19 1993-02-05 Toshiba Corp 半導体メモリの検定装置
US5661729A (en) * 1995-04-28 1997-08-26 Song Corporation Semiconductor memory having built-in self-test circuit
JPH10125092A (ja) * 1996-10-22 1998-05-15 Advantest Corp フラッシュメモリ試験装置
JPH10320984A (ja) 1997-05-15 1998-12-04 Sharp Corp 記憶装置
JPH1173799A (ja) * 1997-06-20 1999-03-16 Oki Micro Design Miyazaki:Kk 半導体記憶装置
US6226200B1 (en) * 1999-11-17 2001-05-01 Motorola Inc. In-circuit memory array bit cell threshold voltage distribution measurement
JP3972089B2 (ja) 2000-11-30 2007-09-05 株式会社ルネサステクノロジ 半導体メモリのテスト用ボードおよびテスト方法並びに製造方法
JP2002208300A (ja) * 2001-01-12 2002-07-26 Sanyo Electric Co Ltd 半導体装置
KR100425444B1 (ko) * 2001-03-27 2004-03-30 삼성전자주식회사 칩 선택회로를 구비하는 반도체 메모리장치 및 칩선택신호 발생 방법
JP2002365338A (ja) * 2001-06-08 2002-12-18 Fujitsu Ltd 半導体装置、半導体装置の試験方法、及び半導体装置試験システム
JP4209598B2 (ja) * 2001-06-08 2009-01-14 パナソニック株式会社 不揮発性半導体記憶装置
JP2003297100A (ja) * 2002-03-29 2003-10-17 Fujitsu Ltd 半導体装置
JP2004158098A (ja) * 2002-11-06 2004-06-03 Renesas Technology Corp システム・イン・パッケージ型半導体装置
JP3967704B2 (ja) * 2003-09-25 2007-08-29 株式会社東芝 半導体記憶装置とそのテスト方法
JP4358056B2 (ja) * 2004-07-28 2009-11-04 東芝メモリシステムズ株式会社 半導体メモリ
JP2006114078A (ja) * 2004-10-12 2006-04-27 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法
JP2007010606A (ja) 2005-07-04 2007-01-18 Matsushita Electric Ind Co Ltd Ｌｓｉ検査モジュール、ｌｓｉ検査モジュールの制御方法、ｌｓｉ検査モジュールとｌｓｉ検査装置との通信方法、およびｌｓｉ検査方法
JP2007041665A (ja) 2005-08-01 2007-02-15 Nec Engineering Ltd Ｅｃｃ機能検査回路およびｅｃｃ機能検査方法
JP2007201786A (ja) 2006-01-26 2007-08-09 Nec Engineering Ltd 伝送誤り検出方式および伝送装置
JP2007272982A (ja) 2006-03-31 2007-10-18 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその検査方法
JP5003106B2 (ja) * 2006-11-06 2012-08-15 セイコーエプソン株式会社 記憶回路の検査方法
US7941722B2 (en) * 2007-06-24 2011-05-10 Texas Instruments Incorporated Testing of integrated circuits using test module
JP4351280B2 (ja) 2007-11-26 2009-10-28 パナソニック株式会社 不揮発性メモリ内蔵マイクロコンピュータチップ、及びその検査方法
JP2010262715A (ja) * 2009-05-11 2010-11-18 Renesas Electronics Corp メモリ検査システム及びメモリ検査方法
JP2012133843A (ja) * 2010-12-21 2012-07-12 Toshiba Corp 半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876591B2 (en) * 2001-04-25 2005-04-05 Koninklijke Philips Electronics N.V. Integrated circuit with self-test device for an embedded non-volatile memory and related test method
US20030154426A1 (en) * 2002-02-11 2003-08-14 David Chow Method and apparatus for programmable BIST and an optional error counter
CN1965372A (zh) * 2004-06-11 2007-05-16 三星电子株式会社 在测试模式设置操作下交接测试系统和嵌入式存储器的方法和装置
CN101105980A (zh) * 2006-07-11 2008-01-16 三星电子株式会社 具有自测试功能的存储器控制器及其测试方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105573676A (zh) * 2015-12-16 2016-05-11 浪潮(北京)电子信息产业有限公司 一种存储系统中验证数据一致性的方法
CN105573676B (zh) * 2015-12-16 2019-02-15 浪潮(北京)电子信息产业有限公司 一种存储系统中验证数据一致性的方法
CN108335718A (zh) * 2017-12-15 2018-07-27 北京京存技术有限公司 一种测试方法及装置
CN108335718B (zh) * 2017-12-15 2020-11-24 北京兆易创新科技股份有限公司 一种测试方法及装置
CN111630601A (zh) * 2018-01-15 2020-09-04 微芯片技术股份有限公司 用于存储器控制器的安全增强
CN111630601B (zh) * 2018-01-15 2024-03-29 微芯片技术股份有限公司 用于存储器控制器的安全增强

Also Published As

Publication number Publication date
US9123443B2 (en) 2015-09-01
US20120030435A1 (en) 2012-02-02
EP2395513A1 (en) 2011-12-14
JP2012517068A (ja) 2012-07-26
WO2010090390A1 (ko) 2010-08-12
KR20100090001A (ko) 2010-08-13
KR101028901B1 (ko) 2011-04-12

Similar Documents

Publication Publication Date Title
CN102301428A (zh) 存储器装置、存储器管理装置及存储器管理方法
US9128637B2 (en) Logical unit operation
KR101014040B1 (ko) 디램 버퍼 관리 장치 및 방법
CN110335635B (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
US8533385B2 (en) Method for preventing read-disturb happened in non-volatile memory and controller thereof
US8099543B2 (en) Methods of operarting memory devices within a communication protocol standard timeout requirement
CN107741913B (zh) 用来管理一记忆装置的方法、记忆装置与控制器
CN107402716B (zh) 数据写入方法、存储器控制电路单元与存储器储存装置
CN107391389B (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
JP2011221996A (ja) 不揮発性メモリコントローラ及び不揮発性記憶装置
US8037236B2 (en) Flash memory writing method and storage system and controller using the same
KR102574354B1 (ko) 비정상적 셧다운과 연관된 효율적인 데이터 저장 이용
US20100088540A1 (en) Block management and replacement method, flash memory storage system and controller using the same
CN102362263A (zh) Ssd控制器与ssd控制器的操作方法
US11347433B2 (en) Method for performing sudden power off recovery management, associated memory device and controller thereof, and associated electronic device
CN104094238A (zh) 用于存储有效性掩码及操作设备的设备及方法
US20240111447A1 (en) Data storage device with flow tracking ability
JP2008299919A (ja) 記憶装置及びデータの書き込み方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111228