CN101105980A - 具有自测试功能的存储器控制器及其测试方法 - Google Patents

具有自测试功能的存储器控制器及其测试方法 Download PDF

Info

Publication number
CN101105980A
CN101105980A CNA2007101291216A CN200710129121A CN101105980A CN 101105980 A CN101105980 A CN 101105980A CN A2007101291216 A CNA2007101291216 A CN A2007101291216A CN 200710129121 A CN200710129121 A CN 200710129121A CN 101105980 A CN101105980 A CN 101105980A
Authority
CN
China
Prior art keywords
data
test
feedback
timing signal
memory controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101291216A
Other languages
English (en)
Other versions
CN101105980B (zh
Inventor
蔡官烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101105980A publication Critical patent/CN101105980A/zh
Application granted granted Critical
Publication of CN101105980B publication Critical patent/CN101105980B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units

Abstract

一种具有自测试功能的存储器控制器，包括：测试控制单元，其被配置为在测试模式中生成测试数据；数据传送单元，其被配置为生成数据读取定时信号，以传送数据读取定时信号和与数据读取定时信号同步的所生成的测试数据；以及数据输入/输出(I/O)单元，其被配置为将所传送的测试数据和所传送的数据读取定时信号反馈到数据传送单元，以便数据传送单元接收反馈测试数据和反馈数据读取定时信号。数据传送单元基于反馈数据读取定时信号而读取反馈测试数据，并且，测试控制单元将反馈测试数据与所生成的测试数据比较。因此，该存储器控制器可执行快速自测试。

Description

具有自测试功能的存储器控制器及其测试方法
对相关申请的交叉引用
此申请在35 USC§119下要求于2006年7月11日提交至韩国知识产权局(KIPO)的韩国专利申请第10-2006-0064823号的优先权，通过引用而将其全部内容合并于此。
技术领域
本发明涉及存储器控制器，并且，更具体地，涉及具有自测试功能的存储器控制器、以及测试存储器控制器的方法。
背景技术
通常，半导体存储器件用于存储数据，并在诸如计算机、移动通信装置等的各种数字装置中被采用。半导体存储器件可包括随机存取存储器(RAM)器件和只读存储器(ROM)器件。
RAM器件是在断电时丢失所存储的数据的一种易失性存储器件，并且，还可包括需要周期性的刷新操作的动态RAM(DRAM)、或采用触发器(flipflop)结构的静态RAM(SRAM)。
通常，DRAM器件采用各种结构来增加操作速度，并需要存储器控制器，以在计算机系统中适当地操作。
然而，由于诸如双倍数据速率(DDR)DRAM和DDR2 DRAM的具有高操作速度的各种存储器件的引入，测试存储器控制器是非常困难的。并且，当外部存储器控制器测试装置被用于存储器控制器测试时，测试存储器控制器所需的时间增加。
发明内容
因而，提供本发明，以基本上消除由于相关技术的限制和缺陷而造成的一个或多个问题。
本发明的一些实施例提供了具有能够执行快速自测试的自测试功能的存储器控制器。
本发明的其它实施例提供了具有能够执行快速自测试的自测试功能的双倍数据速率(DDR)存储器控制器。
本发明的其它实施例提供了测试能够执行快速自测试的存储器控制器的方法。
根据一个方面，本发明针对于具有自测试功能的存储器控制器，其包括：测试控制单元，其被配置为在测试模式中生成测试数据；数据传送单元，其被配置为生成数据读取定时信号，以传送数据读取定时信号和与数据读取定时信号同步的所生成的测试数据；以及数据输入/输出(I/O)单元，其被配置为将所传送的测试数据和所传送的数据读取定时信号反馈到数据传送单元，以便数据传送单元接收反馈测试数据和反馈数据读取定时信号。数据传送单元基于反馈数据读取定时信号而读取反馈测试数据，并且，测试控制单元将反馈测试数据与所生成的测试数据比较。
在非测试模式中，数据传送单元可生成数据写入定时信号，并可传送所生成的数据写入定时信号和与所生成的数据写入定时信号同步的非测试数据。
数据传送单元可包括：数据定时块，其被配置为生成数据读取定时信号，并被配置为传送所生成的数据读取定时信号；以及数据写入块，其被配置为将与所生成的数据读取定时信号同步的所生成的测试数据传送到数据I/O单元。
数据传送单元还可包括：数据读取块，其被配置为从数据I/O单元接收反馈测试数据和反馈数据读取定时信号，并被配置为基于反馈数据读取定时信号而读取所接收的反馈测试数据。
在一个示例实施例中，数据I/O单元可直接反馈所传送的测试数据和所传送的数据读取定时信号。
在另一个示例实施例中，数据I/O单元可反馈要输出到外部源的所传送的测试数据和要输出到外部源的所传送的数据读取定时信号。例如，外部源可对应于存储器件和存储器控制器测试装置之一。
数据I/O单元可包括：数据反馈电路，其被配置为反馈要输出到外部源的所传送的测试数据；以及数据定时反馈电路，其被配置为反馈要输出到外部源的所传送的数据读取定时信号。
数据I/O单元可直接反馈所传送的测试数据和所传送的数据读取定时信号，或者，可基于从测试控制单元接收的内部环路控制信号，而反馈要输出到外部源的所传送的测试数据和要输出到外部源的所传送的数据读取定时信号。
数据I/O单元可包括：选择单元，其被配置为基于内部环路控制信号而选择第一信号和第二信号之一，其中，第一信号对应于直接反馈测试数据和直接反馈数据读取定时信号，而第二信号对应于要输出到外部源的所传送的测试数据和要输出到外部源的所传送的数据读取定时信号。
数据I/O单元可包括：数据反馈电路，其被配置为反馈要输出到外部源的所生成的测试数据；以及数据定时反馈电路，其被配置为反馈要输出到外部源的所生成的数据读取定时信号。
测试控制单元可基于从外部源接收的测试控制信号而确定操作模式，该操作模式包括测试模式和非测试模式之一。例如，外部源可对应于中央处理单元(CPU)和存储器控制器测试装置之一。
在另一个方面，本发明针对于具有自测试功能的双倍数据速率(DDR)存储器控制器，其包括：测试控制单元，其被配置为在测试模式中生成测试数据；数据传送单元，其被配置为生成数据读取选通信号，以传送数据读取选通信号和与数据读取选通信号同步的所生成的测试数据；以及数据I/O单元，其被配置为将所传送的测试数据和所传送的数据读取选通信号反馈到数据传送单元，以便数据传送单元接收反馈测试数据和反馈数据读取选通信号，并且，其中，数据传送单元基于反馈数据读取选通信号而读取反馈测试数据，并且，测试控制单元将反馈测试数据与所生成的测试数据比较。
在非测试模式中，数据传送单元可生成数据写入选通信号，并可传送所生成的数据写入定时信号和与所生成的数据写入选通信号同步的非测试数据。
数据传送单元可包括：数据定时块，其被配置为生成数据读取选通信号，并被配置为传送所生成的数据读取选通信号；以及数据写入块，其被配置为将与所生成的数据读取选通信号同步的所生成的测试数据传送到数据I/O单元。
数据传送单元还可包括：数据读取块，其被配置为从数据I/O单元接收反馈测试数据和反馈数据读取选通信号，并被配置为基于反馈数据读取选通信号而读取所接收的反馈测试数据。
数据I/O单元可直接反馈所传送的测试数据和所传送的数据读取选通信号，或者，可基于从测试控制单元接收的内部环路控制信号，而反馈要输出到外部源的所传送的测试数据和要输出到外部源的所传送的数据读取选通信号。
根据另一个方面，本发明针对于测试存储器控制器的方法，其包括：在测试模式中生成测试数据；生成数据读取定时信号，以传送与数据读取定时信号同步的所生成的测试数据和数据读取定时信号；以及反馈所传送的测试数据和所传送的数据读取定时信号，以生成反馈测试数据和反馈数据读取定时信号，并且，基于反馈数据读取定时信号而读取反馈测试数据，以将反馈测试数据与所生成的测试数据比较。
反馈所传送的测试数据和所传送的数据读取定时信号可包括：直接反馈所传送的测试数据和所传送的数据读取定时信号，或者，反馈要输出到外部源的所传送的测试数据和要输出到外部源的所传送的数据读取定时信号。
因此，本发明可反馈数据和数据定时信号，以执行快速自测试。
附图说明
从下面对在附图中图解的本发明的优选方面的更具体的描述中，本发明的前述和其它目的、特征、以及优点将变得清楚，其中，贯穿不同的附图，相同的附图标记表示相同的部分。在图解本发明的原理时，不一定按比例绘制附图，而可能会为了强调而布置。
图1是图解用于测试控制双倍数据速率(DDR)动态随机存取存储器(DRAM)的一般的存储器控制器的系统的框图。
图2是图解数据写入过程的时序图，其中，存储器控制器将数据写入到DDR DRAM器件中。
图3是图解数据读取过程的时序图，其中，存储器控制器从DDR DRAM器件读取数据。
图4是图解根据本发明的示例实施例的用于测试存储器控制器的系统的框图。
图5是图解图4中的存储器控制器的一个实施例的框图。
图6是图解非测试模式中的存储器控制器的操作的框图。
图7是图解根据本发明的示例实施例的在测试模式中的存储器控制器的操作的框图。
图8是图解根据本发明的另一个示例实施例的在测试模式中的存储器控制器的操作的框图。
图9是图解在非测试模式中、存储器控制器将数据输出到存储器件的过程的时序图。
图10是图解在测试模式中、存储器控制器将测试数据输出到存储器件的过程的时序图。
具体实施方式
现在，将通过参照附图而更完整地描述本发明的实施例，附图中，示出了本发明的实施例。然而，可以不同的形式实现本发明，并且，不应将本发明理解为限于在这里阐述的实施例。相反，提供这些实施例，以便使此公开完全且彻底，并且，将向本领域的技术人员更完整地传达本发明的范围。在此申请中，相同的附图标记表示相同的元素。
将理解，尽管在这里使用术语“第一”、“第二”等来描述各种元件，但这些元件不应受限于这些术语。这些术语用来将一个元件与另一个元件区分。例如，可将第一元件称为第二元件，并且，类似地，可将第二元件称为第一元件，而不会背离本发明的范围。如在这里使用的，术语“和/或”包括关联的列出项的一个或多个任意或全部组合。
将理解，当将元件表示为“连接”或“耦接”到另一个元件时，其可直接连接或耦接到其它元件，或可能存在中间元件。相反，当将元件表示为“直接连接”或“直接耦接”到另一个元件时，不存在中间元件。应以相同的方式来解释用来描述元件之间的关系的其它词语(例如，“之间”对“直接在......之间”、“相邻”对“直接相邻”等)。
在这里使用的术语用于描述特定实施例的目的，并且，不意图限制本发明。如在这里使用的，单数形式的“一”、“一个”和“该”意图也包括复数形式，除非上下文清楚地相反指明。还将理解，当在这里使用时，术语“包括”、“包括有”、“包含”和/或“包含有”指定所述特征、整体、步骤、操作、元件、以及/或者组件的存在，而不排除一个或多个其它特征、整体、步骤、操作、元件、组件、以及/或者其群组的存在或附加。
除非相反地定义，否则，在这里使用的所有术语(包括技术和科技术语)均具有与本发明所属领域的技术人员共同理解的相同的意义。还将理解，如在通用词典中定义的那些术语应被解释为具有与其在相关技术的上下文中的意义相符的意义，并且，将不被解释为理想化或过于正规的含义，除非在这里明确地这样定义。
现在，将通过参照附图而在下文中更完整地描述本发明，附图中，示出了本发明的实施例。然而，应理解，不意图将本发明限于所公开的具体形式，相反，本发明会覆盖落入如由权力要求定义的本发明的精神和范围内的所有修改、等价物和替换物。
图1是图解用于测试控制双倍数据速率(DDR)动态随机存取存储器(DRAM)的一般的存储器控制器的系统的框图。
参照图1，系统100包括中央处理单元(CPU)110、存储器控制器120、存储器控制器测试装置(自动测试设备ATE)130、以及系统总线140。
CPU 110是用于控制总体系统的器件，并向存储器控制器测试装置130传送读和/或写命令，并且，测试写入到存储器件(未示出)或存储器控制器测试装置130的数据是否与从其读取的数据相同。
存储器控制器120包括数据传送单元122、以及数据输入/输出(I/O)单元126。
数据传送单元122包括数据写入块123、数据读取块124、以及数据定时块125，并执行数据传送。
数据写入块123从CPU 110接收数据写入命令，并将数据写入到存储器控制器测试装置130。数据读取块124从CPU 110接收数据读取命令，并从存储器控制器测试装置130接收数据和数据读取选通(strobe)信号，以读取所接收的数据。当将数据写入到存储器件(未示出)或存储器控制器测试装置130时，数据定时块125生成数据写入选通信号。
数据I/O单元126包括数据I/O块127和数据定时I/O块128，并分别执行数据I/O和数据定时I/O。
数据I/O块127传送从CPU 110和存储器控制器测试装置130传送的数据，并且，数据定时I/O块128传送从CPU 110和存储器控制器测试装置130传送的数据定时信号。
存储器控制器测试装置130可为用于半导体存储器件的测试装置，并可被DDR DRAM器件替代。
图2是图解数据写入过程的时序图，其中，存储器控制器将数据写入到DDR DRAM器件中，并且，图3是图解数据读取过程的时序图，其中，存储器控制器从DDR DRAM器件读取数据。
在图2中，图1中的存储器控制器120将数据写入到例如DDR DRAM器件的存储器件、或存储器控制器测试装置130中。将数据信号DQ与数据写入选通信号DQS的上升沿和下降沿对齐。
在图3中，图1中的存储器控制器120从例如DDR DRAM器件的存储器件、或存储器控制器测试装置130读取数据。将数据信号DQ与数据读取选通信号DQS的中心对齐。
下文中，将描述根据本发明的用于测试存储器控制器的过程。
存储器控制器120从CPU 110接收写命令和数据，并生成数据写入选通信号DQS。为了将数据输出到例如DDR DRAM器件的存储器件、或存储器控制器测试装置130，存储器控制器120将数据与数据写入选通信号DQS的上升沿和下降沿对齐，以输出对齐的数据。
并且，存储器控制器120从CPU 110接收读命令，并从例如DDR DRAM器件的存储器件、或存储器控制器测试装置130读取数据。存储器控制器120从存储器件、或存储器控制器测试装置130接收数据读取选通信号DQS和数据，并基于数据读取选通信号DQS而读取所接收的数据，以将所读取的数据传送到CPU 110。
CPU 110将写入到存储器件(未示出)或存储器控制器测试装置130的数据与从存储器件(未示出)或存储器控制器测试装置130读取的数据比较，以执行测试操作。
图4是图解根据本发明的示例实施例的用于测试存储器控制器的系统的框图。
参照图4，系统300包括CPU 310、存储器控制器320、自动测试设备(ATE)330、以及系统总线340。
CPU 310是用于控制总体系统的器件，并通过使用系统总线340来控制存储器控制器320。
ATE 330可包括存储器件和存储器控制器测试装置。在非测试模式中，ATE 330可对应于存储器件，而在测试模式中，ATE 330可对应于存储器件和存储器控制器测试装置之一。
图5是图解图4中的存储器控制器的框图。
参照图5，存储器控制器320包括测试控制单元410、数据传送单元420、以及数据I/O单元430。
测试控制单元410从外部源接收表示测试模式的测试信号，并生成测试数据TDATA，以将所生成的测试数据TDATA传送到数据传送单元420。
数据传送单元420包括第一和第二多路复用器421和422、数据写入块425、数据读取块426、以及数据定时块427。
数据传送单元420在测试模式中生成数据读取定时信号，并传送与数据读取定时信号同步的所生成的测试数据TDATA和数据读取定时信号。例如，在DDR DRAM器件中，数据读取定时信号可对应于数据读取选通信号。
并且，数据传送单元420基于从数据I/O单元430接收的反馈数据读取定时信号，而读取从数据I/O单元430接收的反馈测试数据。例如，在DDRDRAM器件中，数据写入定时信号可对应于数据写入选通信号。
数据传送单元420在非测试模式中生成数据写入定时信号，并向数据I/O单元430传送与数据写入定时信号同步的数据和数据写入定时信号。
数据I/O单元430包括：选择单元434，其包括第三和第四多路复用器431和432；以及反馈电路436，其包括数据反馈电路435和数据定时反馈电路436。
在测试模式中，数据I/O单元430向数据传送单元420反馈所传送的测试数据和所传送的数据读取定时信号。
并且，在非测试模式中，数据I/O单元430向ATE 330输出所传送的数据和所传送的数据读取定时信号。
下文中，将通过参照图6至8而描述存储器控制器320的操作。
图6是图解非测试模式中的存储器控制器的操作的框图。
描述在非测试模式中、存储器控制器320将数据写入到ATE的过程如下。
第一多路复用器421基于从测试控制单元410接收的测试模式信号，而从自外部源传送的数据WDATA和自测试控制单元410传送的测试数据TDATA中选择数据WDATA，以将所选数据WDATA传送到数据写入块425。
第二多路复用器422基于测试模式(test mode)，而从自外部源接收的控制信号CTRL和自测试控制单元410传送的测试控制信号TCTRL中选择控制信号CTRL，以将所选控制信号CTRL传送到数据定时块427。
数据定时块427输出数据写入定时信号，并且，数据写入块425输出与从数据定时块427接收的数据写入定时信号同步的数据。
图9是图解在非测试模式中、存储器控制器将数据输出到存储器件的过程的时序图。
数据定时块427基于从外部源接收的时钟而生成数据写入选通信号DQS，并且，数据写入块425在数据写入选通信号DQS的上升沿和下降沿输出数据DQ。
数据I/O单元430将从数据传送单元420接收的数据写入定时信号530传送到存储器控制器330。
描述在非测试模式中、存储器控制器320从ATE读取数据的过程如下。
数据I/O单元430从ATE 330接收数据550和数据读取定时信号560，并向数据读取块426输出数据550和数据读取定时信号560。例如，在DDRDRAM器件中，数据读取定时信号560可对应于数据读取选通信号。
数据读取块426基于数据读取定时信号560而从ATE 330读取数据550。将所读取的数据550传送到例如CPU 110的外部源。
图7是图解根据本发明的示例实施例的测试模式中的存储器控制器320的操作的框图。
描述在测试模式中测试存储器控制器320的过程如下。
测试控制单元410从外部源接收测试控制信号510，并生成测试数据，以输出所生成的测试数据。并且，测试控制单元410输出测试模式信号。例如，外部源可包括CPU 310和ATE 330。
第一多路复用器421基于测试模式信号，而从数据WDATA和测试数据TDATA中选择测试数据TDATA，以将所选测试数据TDATA传送到数据写入块425。
第二多路复用器422基于测试模式，而从控制信号CTRL和测试控制信号TCTRL中选择测试控制信号TCTRL，以将所选测试控制信号TCTRL传送到数据定时块427。
数据定时块427输出数据读取定时信号，并且，数据写入块425输出与数据读取定时信号同步的数据。
图10是图解在测试模式中、存储器控制器将测试数据输出到存储器件的过程的时序图。
数据定时块427基于从外部源接收的时钟而生成数据读取选通信号DQS，并且，数据写入块425在数据写入选通信号DQS的中心输出数据DQ。
数据I/O单元430基于从测试控制单元410接收的内部环路控制信号INT_LOOP，而反馈从数据传送单元410接收的数据620和数据读取定时信号630，以将反馈数据610和反馈数据读取定时信号传送到数据读取块426。反馈数据620和反馈数据读取定时信号630中的每个可对应于传送到ATE 330的信号。
数据读取块426基于反馈数据读取定时信号630而读取从ATE 330接收的反馈数据620。将所读取的数据620传送到测试控制单元410。
测试控制单元410比较所读取的数据620和所生成的测试数据，以测试存储器控制器320。
图8是图解根据本发明的另一个示例实施例的在测试模式中的存储器控制器320的操作的框图。
描述在测试模式中、测试存储器控制器320的过程如下。
测试控制单元410从外部源接收测试控制信号510，并生成测试数据TDATA，以输出所生成的测试数据。并且，测试控制单元410输出测试模式信号。例如，外部源可包括CPU 310和ATE 330。
第一多路复用器421基于测试模式信号，而从数据WDATA和测试数据TDATA中选择测试数据TDATA，以将所选测试数据TDATA传送到数据写入块425。
第二多路复用器422基于测试模式，而从控制信号CTRL和测试控制信号TCTRL中选择测试控制信号TCTRL，以将所选测试控制信号TCTRL传送到数据定时块427。
数据定时块427输出数据读取定时信号，并且，数据写入块425输出与数据读取定时信号同步的数据。
回来参照图10，数据定时块427基于从外部源接收的时钟而生成数据读取选通信号DQS，并且，数据写入块425在数据写入选通信号DQS的中心输出数据DQ。
数据I/O单元430基于从测试控制单元410接收的内部环路控制信号INT_LOOP，而反馈从数据传送单元410接收的数据720和数据读取定时信号730，以将反馈数据720和反馈数据读取定时信号传送到数据读取块426。反馈数据720和反馈数据读取定时信号730中的每个可对应于从数据传送单元420接收的直接反馈信号。
数据读取块426基于直接反馈数据读取定时信号730而读取从数据传送单元420接收的直接反馈数据720。将所读取的数据720传送到测试控制单元410。
测试控制单元410比较所读取的数据720和所生成的测试数据，以测试存储器控制器320。
如上所述，根据本发明的以上示例实施例的具有自测试功能的存储器控制器可反馈数据和数据定时信号，以执行快速自测试。
尽管已详细地描述了本发明的示例实施例及其优点，但应理解，可在其中作出各种改变、替换和变更，而不会背离本发明的范围。

Claims (20)

1.一种具有自测试功能的存储器控制器，包括：
测试控制单元，其被配置为在测试模式中生成测试数据；
数据传送单元，其被配置为生成数据读取定时信号，以传送数据读取定时信号和与数据读取定时信号同步的所生成的测试数据；以及
数据输入/输出(I/O)单元，其被配置为将所传送的测试数据和所传送的数据读取定时信号反馈到数据传送单元，以便数据传送单元接收反馈测试数据和反馈数据读取定时信号，并且
其中，数据传送单元基于反馈数据读取定时信号而读取反馈测试数据，并且，测试控制单元将反馈测试数据与所生成的测试数据比较。
2.如权利要求1所述的存储器控制器，其中，在非测试模式中，数据传送单元生成数据写入定时信号，并传送所生成的数据写入定时信号和与所生成的数据写入定时信号同步的非测试数据。
3.如权利要求2所述的存储器控制器，其中，数据传送单元包括：
数据定时块，其被配置为生成数据读取定时信号，并被配置为传送所生成的数据读取定时信号；以及
数据写入块，其被配置为将与所生成的数据读取定时信号同步的所生成的测试数据传送到数据I/O单元。
4.如权利要求3所述的存储器控制器，其中，数据传送单元还包括：数据读取块，其被配置为从数据I/O单元接收反馈测试数据和反馈数据读取定时信号，并被配置为基于反馈数据读取定时信号而读取所接收的反馈测试数据。
5.如权利要求1所述的存储器控制器，其中，数据I/O单元直接反馈所传送的测试数据和所传送的数据读取定时信号。
6.如权利要求1所述的存储器控制器，其中，数据I/O单元反馈要输出到外部源的所传送的测试数据和要输出到外部源的所传送的数据读取定时信号。
7.如权利要求6所述的存储器控制器，其中，所述外部源对应于存储器件和存储器控制器测试装置之一。
8.如权利要求6所述的存储器控制器，其中，所述数据I/O单元包括：
数据反馈电路，其被配置为反馈要输出到外部源的所传送的测试数据；以及
数据定时反馈电路，其被配置为反馈要输出到外部源的所传送的数据读取定时信号。
9.如权利要求1所述的存储器控制器，其中，数据I/O单元直接反馈所传送的测试数据和所传送的数据读取定时信号，或者，基于从测试控制单元接收的内部环路控制信号，而反馈要输出到外部源的所传送的测试数据和要输出到外部源的所传送的数据读取定时信号。
10.如权利要求9所述的存储器控制器，其中，数据I/O单元包括：选择单元，其被配置为基于内部环路控制信号而选择第一信号和第二信号之一，其中，第一信号对应于直接反馈测试数据和直接反馈数据读取定时信号，而第二信号对应于要输出到外部源的所传送的测试数据和要输出到外部源的所传送的数据读取定时信号。
11.如权利要求10所述的存储器控制器，其中，数据I/O单元包括：
数据反馈电路，其被配置为反馈要输出到外部源的所生成的测试数据；以及
数据定时反馈电路，其被配置为反馈要输出到外部源的所生成的数据读取定时信号。
12.如权利要求1所述的存储器控制器，其中，测试控制单元基于从外部源接收的测试控制信号而确定操作模式，该操作模式包括测试模式和非测试模式之一。
13.如权利要求12所述的存储器控制器，其中，外部源对应于中央处理单元(CPU)和存储器控制器测试装置之一。
14.一种具有自测试功能的双倍数据速率(DDR)存储器控制器，包括：
测试控制单元，其被配置为在测试模式中生成测试数据；
数据传送单元，其被配置为生成数据读取选通信号，以传送数据读取选通信号和与数据读取选通信号同步的所生成的测试数据；以及
数据I/O单元，其被配置为将所传送的测试数据和所传送的数据读取选通信号反馈到数据传送单元，以便数据传送单元接收反馈测试数据和反馈数据读取选通信号，并且
其中，数据传送单元基于反馈数据读取选通信号而读取反馈测试数据，并且，测试控制单元将反馈测试数据与所生成的测试数据比较。
15.如权利要求14所述的DDR存储器控制器，其中，在非测试模式中，数据传送单元生成数据写入选通信号，并传送所生成的数据写入定时信号和与所生成的数据写入选通信号同步的非测试数据。
16.如权利要求15所述的DDR存储器控制器，其中，数据传送单元包括：
数据定时块，其被配置为生成数据读取选通信号，并被配置为传送所生成的数据读取选通信号；以及
数据写入块，其被配置为将与所生成的数据读取选通信号同步的所生成的测试数据传送到数据I/O单元。
17.如权利要求16所述的DDR存储器控制器，其中，数据传送单元还包括：数据读取块，其被配置为从数据I/O单元接收反馈测试数据和反馈数据读取选通信号，并被配置为基于反馈数据读取选通信号而读取所接收的反馈测试数据。
18.如权利要求14所述的DDR存储器控制器，其中，数据I/O单元直接反馈所传送的测试数据和所传送的数据读取选通信号，或者，基于从测试控制单元接收的内部环路控制信号，而反馈要输出到外部源的所传送的测试数据和要输出到外部源的所传送的数据读取选通信号。
19.一种测试存储器控制器的方法，包括：
在测试模式中生成测试数据；
生成数据读取定时信号，以传送与数据读取定时信号同步的所生成的测试数据和数据读取定时信号；以及
反馈所传送的测试数据和所传送的数据读取定时信号，以生成反馈测试数据和反馈数据读取定时信号，并且
基于反馈数据读取定时信号而读取反馈测试数据，以将反馈测试数据与所生成的测试数据比较。
20.如权利要求19所述的方法，其中，反馈所传送的测试数据和所传送的数据读取定时信号包括：
直接反馈所传送的测试数据和所传送的数据读取定时信号，或者，反馈要输出到外部源的所传送的测试数据和要输出到外部源的所传送的数据读取定时信号。
CN2007101291216A 2006-07-11 2007-07-11 具有自测试功能的存储器控制器及其测试方法 Active CN101105980B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR64823/06 2006-07-11
KR1020060064823A KR100770749B1 (ko) 2006-07-11 2006-07-11 셀프 테스트 기능을 추가한 메모리 컨트롤러 및 이를이용한 방법

Publications (2)

Publication Number Publication Date
CN101105980A true CN101105980A (zh) 2008-01-16
CN101105980B CN101105980B (zh) 2013-02-27

Family

ID=38816052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101291216A Active CN101105980B (zh) 2006-07-11 2007-07-11 具有自测试功能的存储器控制器及其测试方法

Country Status (5)

Country Link
US (1) US7657803B2 (zh)
JP (1) JP2008021309A (zh)
KR (1) KR100770749B1 (zh)
CN (1) CN101105980B (zh)
DE (1) DE102007033785A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102301428A (zh) * 2009-02-05 2011-12-28 韩商英得联股份有限公司 存储器装置、存储器管理装置及存储器管理方法
CN102347068A (zh) * 2010-07-29 2012-02-08 海力士半导体有限公司 半导体系统及其数据训练方法
CN102486930A (zh) * 2010-12-01 2012-06-06 海力士半导体有限公司 半导体系统、半导体存储装置及输入/输出数据的方法
CN102737727A (zh) * 2012-05-22 2012-10-17 华为技术有限公司 双倍速率同步动态随机存储器稳定性测试的方法及系统
CN103811080A (zh) * 2012-11-01 2014-05-21 南亚科技股份有限公司 存储器测试系统以及存储器测试方法
CN104575584A (zh) * 2013-10-23 2015-04-29 钰创科技股份有限公司 具有嵌入式内存的系统级封装内存模块
WO2016201781A1 (zh) * 2015-06-15 2016-12-22 中兴通讯股份有限公司 一种实现时序测试的方法及装置
CN106297889A (zh) * 2015-05-19 2017-01-04 华邦电子股份有限公司 存储器测试系统及其测试方法
CN111108564A (zh) * 2017-09-21 2020-05-05 高通股份有限公司 堆叠式ddr存储器的存储器测试控制
CN111161787A (zh) * 2018-11-07 2020-05-15 爱思开海力士有限公司 半导体存储器件及其操作方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834615B2 (en) * 2007-07-02 2010-11-16 Texas Instruments Incorporated Bist DDR memory interface circuit and method for self-testing the same using phase relationship between a data signal and a data strobe signal
JP2010079520A (ja) * 2008-09-25 2010-04-08 Ricoh Co Ltd メモリモジュールのコントローラ及びメモリモジュールのコントローラの制御方法
TWI381393B (zh) * 2008-10-06 2013-01-01 Phison Electronics Corp 區塊管理與更換方法、快閃記憶體儲存系統及其控制器
US20100131808A1 (en) * 2008-11-25 2010-05-27 Bei-Chuan Chen Method For Testing Memory
US8422315B2 (en) * 2010-07-06 2013-04-16 Winbond Electronics Corp. Memory chips and memory devices using the same
JP5186587B1 (ja) * 2011-09-29 2013-04-17 株式会社アドバンテスト 試験装置および試験方法
US20150026528A1 (en) * 2013-07-16 2015-01-22 Manuel A. d'Abreu Controller based memory evaluation
US9372771B1 (en) 2015-02-24 2016-06-21 Freescale Semiconductor, Inc. Method of grouping embedded memories for testing
TWI564905B (zh) * 2015-03-03 2017-01-01 晨星半導體股份有限公司 記憶體自我測試裝置與方法
US10261697B2 (en) 2015-06-08 2019-04-16 Samsung Electronics Co., Ltd. Storage device and operating method of storage device
CN109542359B (zh) * 2018-12-03 2021-08-10 浪潮电子信息产业股份有限公司 一种数据重建方法、装置、设备及计算机可读存储介质
CN113570746B (zh) * 2021-07-14 2023-05-12 河南金芯数联电子科技有限公司 一种cpr反馈垫标定系统

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339819A (en) * 1980-06-17 1982-07-13 Zehntel, Inc. Programmable sequence generator for in-circuit digital testing
US5657443A (en) * 1995-05-16 1997-08-12 Hewlett-Packard Company Enhanced test system for an application-specific memory scheme
US6397357B1 (en) * 1996-10-08 2002-05-28 Dell Usa, L.P. Method of testing detection and correction capabilities of ECC memory controller
US6016525A (en) * 1997-03-17 2000-01-18 Lsi Logic Corporation Inter-bus bridge circuit with integrated loopback capability and method for use of same
KR100255850B1 (ko) * 1997-06-23 2000-05-01 구자홍 메모리 테스터의 타이밍 신호 자동 보정장치
KR20000027054A (ko) 1998-10-26 2000-05-15 윤종용 마이크로 컨트롤러 및 그의 진단 검사 방법
JP2000137644A (ja) * 1998-10-29 2000-05-16 Fujitsu Ltd メモリ制御回路
KR100338817B1 (ko) * 1999-12-21 2002-05-31 박종섭 복합 반도체장치의 리프레쉬 특성 자가 테스터
JP4002378B2 (ja) * 1999-12-27 2007-10-31 エルピーダメモリ株式会社 電子回路
KR100335215B1 (ko) * 2000-06-12 2002-05-04 김형벽ㅂ 흘수 측정 장치
JP2002023844A (ja) 2000-07-07 2002-01-25 Mitsubishi Electric Corp 制御ロジック動作確認装置
US6928593B1 (en) * 2000-09-18 2005-08-09 Intel Corporation Memory module and memory component built-in self test
US6802023B2 (en) * 2001-03-15 2004-10-05 Hewlett-Packard Development Company, L.P. Redundant controller data storage system having hot insertion system and method
JP2002311090A (ja) * 2001-04-09 2002-10-23 Mitsubishi Electric Corp 半導体集積回路およびテスト用ボード
EP1369878A1 (en) * 2002-06-04 2003-12-10 Infineon Technologies AG System for testing a group of functionally independent memories and for replacing failing memory words
US7464307B2 (en) * 2003-03-25 2008-12-09 Intel Corporation High performance serial bus testing methodology
US7305595B2 (en) * 2003-09-11 2007-12-04 International Business Machines Corporation Method, system, and product for isolating memory system defects to a particular memory system component
US7496819B2 (en) * 2004-02-05 2009-02-24 Broadcom Corporation Custom logic BIST for memory controller
US7333908B2 (en) * 2005-09-01 2008-02-19 Micron Technology, Inc. Techniques for generating test patterns in high speed memory devices
KR20070031556A (ko) * 2005-09-15 2007-03-20 삼성전자주식회사 동기식 디디알 메모리 소자의 병렬 비트 테스트 방법

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102301428A (zh) * 2009-02-05 2011-12-28 韩商英得联股份有限公司 存储器装置、存储器管理装置及存储器管理方法
CN102347068A (zh) * 2010-07-29 2012-02-08 海力士半导体有限公司 半导体系统及其数据训练方法
CN102347068B (zh) * 2010-07-29 2016-08-31 海力士半导体有限公司 半导体系统及其数据训练方法
CN102486930B (zh) * 2010-12-01 2016-06-22 海力士半导体有限公司 半导体系统、半导体存储装置及输入/输出数据的方法
CN102486930A (zh) * 2010-12-01 2012-06-06 海力士半导体有限公司 半导体系统、半导体存储装置及输入/输出数据的方法
CN102737727A (zh) * 2012-05-22 2012-10-17 华为技术有限公司 双倍速率同步动态随机存储器稳定性测试的方法及系统
CN102737727B (zh) * 2012-05-22 2015-09-09 华为技术有限公司 双倍速率同步动态随机存储器稳定性测试的方法及系统
CN103811080B (zh) * 2012-11-01 2016-08-10 南亚科技股份有限公司 存储器测试系统以及存储器测试方法
CN103811080A (zh) * 2012-11-01 2014-05-21 南亚科技股份有限公司 存储器测试系统以及存储器测试方法
CN104575584A (zh) * 2013-10-23 2015-04-29 钰创科技股份有限公司 具有嵌入式内存的系统级封装内存模块
CN108847263A (zh) * 2013-10-23 2018-11-20 钰创科技股份有限公司 具有嵌入式内存的系统级封装内存模块
CN104575584B (zh) * 2013-10-23 2018-11-30 钰创科技股份有限公司 具有嵌入式内存的系统级封装内存模块
CN108847263B (zh) * 2013-10-23 2021-03-23 钰创科技股份有限公司 具有嵌入式内存的系统级封装内存模块
CN106297889A (zh) * 2015-05-19 2017-01-04 华邦电子股份有限公司 存储器测试系统及其测试方法
CN106297889B (zh) * 2015-05-19 2019-08-27 华邦电子股份有限公司 存储器测试系统及其测试方法
WO2016201781A1 (zh) * 2015-06-15 2016-12-22 中兴通讯股份有限公司 一种实现时序测试的方法及装置
CN111108564A (zh) * 2017-09-21 2020-05-05 高通股份有限公司 堆叠式ddr存储器的存储器测试控制
CN111161787A (zh) * 2018-11-07 2020-05-15 爱思开海力士有限公司 半导体存储器件及其操作方法
CN111161787B (zh) * 2018-11-07 2023-09-08 爱思开海力士有限公司 半导体存储器件及其操作方法

Also Published As

Publication number Publication date
KR100770749B1 (ko) 2007-10-26
CN101105980B (zh) 2013-02-27
US20080016420A1 (en) 2008-01-17
JP2008021309A (ja) 2008-01-31
DE102007033785A1 (de) 2008-02-14
US7657803B2 (en) 2010-02-02

Similar Documents

Publication Publication Date Title
CN101105980B (zh) 具有自测试功能的存储器控制器及其测试方法
KR100252048B1 (ko) 반도체 메모리장치의 데이터 마스킹 회로 및 데이터 마스킹방법
US6459651B1 (en) Semiconductor memory device having data masking pin and memory system including the same
US7542371B2 (en) Memory controller and memory system
US6680866B2 (en) Clock synchronous semiconductor memory device
CN101494088B (zh) 半导体集成电路器件及测试其的方法
US7333908B2 (en) Techniques for generating test patterns in high speed memory devices
US7911861B2 (en) Semiconductor memory device and method of testing semiconductor memory device
US20050157827A1 (en) Method and circuit for writing double data rate (DDR) sampled data in a memory device
CN109584944B (zh) 支持多输入移位寄存器功能的输入输出电路及存储器件
CN102543206A (zh) 半导体存储器件及其测试电路和测试操作方法
US20090086562A1 (en) Devices, systems, and methods for independent output drive strengths
US20160300625A1 (en) Semiconductor apparatus and test method thereof
KR100587052B1 (ko) 고속 인터페이스용 장치
US20080155187A1 (en) System including memory buffer configured to decouple data rates
US8072826B2 (en) Memory control circuit and memory control method
CN100595842C (zh) 存储器接口装置与应用于其上的存储器数据存取方法
US7835218B2 (en) Semiconductor integrated circuit including bank selection control block
CN102486930A (zh) 半导体系统、半导体存储装置及输入/输出数据的方法
US20090086564A1 (en) Semiconductor memory device
US20230326504A1 (en) Semiconductor devices capable of performing write training without read training, and memory system including the same
US9196323B2 (en) Memory device and memory system including the same
US8699276B2 (en) Data transmission circuits and semiconductor memory devices including the same
CN102522113A (zh) 一种sdram桥接电路
US7656715B2 (en) Semiconductor memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant