DE102007033785A1

DE102007033785A1 - Speichersteuereinheit, DDR-Speichersteuereinheit und Verfahren zum Testen einer Speichersteuereinheit

Info

Publication number: DE102007033785A1
Application number: DE102007033785A
Authority: DE
Inventors: Kwan-Yeob Chae
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2006-07-11
Filing date: 2007-07-09
Publication date: 2008-02-14
Also published as: KR100770749B1; CN101105980B; US20080016420A1; JP2008021309A; CN101105980A; US7657803B2

Abstract

Eine Speichersteuereinheit (320) mit einer Selbsttestfunktion umfasst eine Teststeuereinheit (410), die dazu konfiguriert ist, während eines Testmodus Testdaten zu erzeugen; eine Datenübertragungseinheit (420), die dazu konfiguriert ist, ein Datenlesezeitablaufsignal zu erzeugen, um das Datenlesezeitablaufsignal und die erzeugten Testdaten synchronisiert mit dem Datenlesezeitablaufsignal zu übertragen; und eine Daten-Eingabe/Ausgabe-Einheit (430), die dazu konfiguriert ist, die übertragenen Testdaten und das übertragene Datenlesezeitablaufsignal an die Datenübertragungseinheit (420) zurückzukoppeln, so dass die Datenübertragungseinheit (420) die zurückgekoppelten Testdaten und das zurückgekoppelte Datenlesezeitablaufsignal empfängt, wobei die Datenübertragungseinheit (420) die zurückgekoppelten Testdaten, basierend auf dem zurückgekoppelten Datenlesezeitablaufsignal, liest und die Teststeuereinheit (410) die zurückgekoppelten Testdaten mit den erzeugten Testdaten vergleicht.

Description

Die vorliegende Erfindung bezieht sich auf eine Speichersteuereinheit, eine DDR-Speichersteuereinheit und ein Verfahren zum Testen einer Speichersteuereinheit.
Allgemein werden Halbleiterspeicherbauelemente zum Speichern von Daten verwendet und werden in verschiedenen digitalen Geräten, wie Computern, mobile Kommunikationsgeräten usw., eingesetzt. Die Halbleiterspeicherbauelemente können ein Speicherbauelement mit direktem Zugriff (RAM) und ein Nur-Lesespeicherbauelement (ROM) umfassen.
Das RAM-Speicherbauelement ist ein Typ eines flüchtigen Speicherbauelementes, das gespeicherte Daten verliert, wenn die Energie abgeschaltet wird, und kann weiter ein dynamisches RAM (DRAM), das eine periodische Auffrischung erfordert, oder ein statisches RAM (SRAM) umfassen, das eine Flip-Flop-Struktur aufweist.
Allgemein verwendet ein DRAM-Bauelement verschiedene Strukturen, um die Betriebsgeschwindigkeit zu erhöhen und erfordert eine Speicher steuereinheit, um in einem Computersystem richtig betrieben werden zu können.
Das Testen der Speichersteuereinheit ist jedoch aufgrund der Einführung von verschiedenen Speicherbauelementen, wie einem DRAM mit doppelter Datenrate (DDR) und einem DDR2 DRAM, die eine hohe Betriebsgeschwindigkeit aufweisen, sehr schwierig. Zudem erhöht sich die zum Testen der Speichersteuereinheit erforderliche Zeitspanne, wenn ein externes Speichersteuereinheitstestgerät für den Speichersteuereinheittest verwendet wird.
Der Erfindung liegt das technische Problem zugrunde, eine Speichersteuereinheit, eine DDR-Speichersteuereinheit und ein Verfahren zum Testen einer Speichersteuereinheit bereitzustellen, welche in der Lage sind, einen schnellen Selbsttest durchzuführen.
Die Erfindung löst dieses Problem durch Bereitstellung einer Speichersteuereinheit mit den Merkmalen des Patentanspruchs 1, einer DDR-Speichersteuereinheit mit den Merkmalen des Patentanspruchs 16, und eines Verfahrens zum Testen einer Speichersteuereinheit mit den Merkmalen des Patentanspruchs 21.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben, deren Wortlaut hiermit durch Bezugnahme in die Beschreibung aufgenommen wird, um unnötige Textwiederholungen zu vermeiden.
Die vorliegende Erfindung kann Daten und ein Datenzeitablaufsignal bzw. Datentimingsignal zurückkoppeln, um einen schnellen Selbsttest auszuführen.
Vorteilhafte, nachfolgend im Detail beschriebene Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt. Es zeigen:
1 ein Blockdiagramm eines Systems zum Testen einer allgemeinen Speichersteuereinheit, die einen dynamischen Speicher mit direktem Zugriff (DRAM) und doppelter Datenrate (DDR) steuert,
2 ein Zeitablaufdiagramm eines Datenschreibvorgangs, während dem eine Speichersteuereinheit Daten in ein DDR-DRAM-Bauelement schreibt,
3 ein Zeitablaufdiagramm eines Datenlesevorgangs, während dem eine Speichersteuereinheit Daten aus einem DDR-DRAM-Bauelement liest,
4 ein Blockdiagramm eines Systems zum Testen einer Speichersteuereinheit gemäß einem Ausführungsbeispiel der vorliegenden Erfindung,
5 ein Blockdiagramm eines Ausführungsbeispiels der Speichersteuereinheit aus 4,
6 ein Blockdiagramm der Funktionsweise der Speichersteuereinheit in einem Nicht-Testmodus,
7 ein Blockdiagramm der Funktionsweise der Speichersteuereinheit während eines Testmodus gemäß einem Ausführungsbeispiel der vorliegenden Erfindung,
8 ein Blockdiagramm der Funktionsweise der Speichersteuereinheit während eines Testmodus gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung,
9 ein Zeitablaufdiagramm eines Vorgangs, während dem die Speichersteuereinheit Daten an das Speicherbauelement während eines Nicht-Testmodus ausgibt, und
10 ein Zeitablaufdiagramm eines Vorgangs, während dem die Speichersteuereinheit Testdaten an das Speicherbauelement während eines Testmodus ausgibt.
Es versteht sich, dass ein Element direkt mit einem anderen Element oder über Zwischenelemente mit dem anderen Element verbunden oder gekoppelt sein kann, wenn in der Beschreibung angegeben wird, dass das Element mit dem anderen Element „verbunden" oder „gekoppelt" ist. Im Gegensatz dazu sind keine Zwischenelemente vorhanden, wenn ein Element als „direkt verbunden" bzw. „direkt gekoppelt" mit einem anderen Element bezeichnet wird. Andere Begriffe, die zur Beschreibung der Beziehung zwischen Elementen verwendet werden, z.B. „zwischen" und „direkt zwischen", „benachbart" und „direkt benachbart" usw., sind in gleicher Weise zu verstehen.
1 zeigt ein Blockdiagramm eines Systems zum Testen einer allgemeinen Speichersteuereinheit, die einen dynamischen Speicher mit direktem Zugriff (DRAM) und doppelter Datenrate (DDR) steuert.
Bezugnehmend auf 1 umfasst das System 100 eine zentrale Verarbeitungseinheit (CPU) 110, eine Speichersteuereinheit 120, ein Speichersteuereinheitstestgerät (automatische Testausrüstung ATE) 130 und einen Systembus 140.
Die CPU 110 ist ein Bauelement zum Steuern eines Gesamtsystems und zum Übertragen eines Lese- und/oder Schreibbefehls an das Speichersteuereinheitstestgerät 130 und die CPU 110 testet, ob Daten, die in ein nicht dargestelltes Speicherbauelement oder in das Speichersteuereinheitstestgerät 130 geschrieben werden, mit Daten übereinstimmen, die aus diesen gelesen werden.
Die Speichersteuereinheit 120 umfasst eine Datenübertragungseinheit 122 und eine Dateneingabe-/Datenausgabe(I/O)-Einheit 126.
Die Datenübertragungseinheit 122 umfasst einen Datenschreibblock 123, einen Datenleseblock 124 und einen Datenzeitablaufblock 125 und führt eine Datenübertragung aus.
Der Datenschreibblock 123 empfängt einen Datenschreibbefehl von der CPU 110 und schreibt Daten in das Speichersteuereinheitstestgerät 130. Der Datenleseblock 124 empfängt einen Datenlesebefehl von der CPU 110 und empfängt Daten und ein Datenleseabtastsignal von dem Speichersteuereinheitstestgerät 130, um die empfangenen Daten zu lesen. Der Datenzeitablaufblock 125 erzeugt ein Datenschreibabtastsignal, wenn Daten in das nicht dargestellte Speicherbauelement oder das Speichersteuereinheitstestgerät 130 geschrieben werden.
Die Daten-Eingabe/Ausgabe-Einheit 126 umfasst einen Daten-I/O-Block 127 und einen Datenzeitablauf-I/O-Block 128 und führt entsprechend eine Dateneingabe/Datenausgabe bzw. eine Datenzeitablaufeingabe/Datenzeitablaufausgabe aus.
Der Daten-I/O-Block 127 überträgt Daten, die von der CPU 110 und dem Speichersteuereinheitstestgerät 130 übertragen werden, und der Datenzeitablauf-I/O-Block 128 überträgt ein Datenzeitablaufsignal, das von der CPU 110 und vom Speichersteuereinheitstestgerät 130 übertragen wird.
Das Speichersteuereinheitstestgerät 130 kann ein Testgerät für ein Halbleiterspeicherbauelement sein und kann durch ein DDR-DRAM-Bauelement ersetzt werden.
2 ist ein Zeitablaufdiagramm eines Datenschreibvorgangs, während dem eine Speichersteuereinheit Daten in ein DDR-DRAM-Bauelement schreibt, und 3 ist ein Zeitablaufdiagramm eines Datenlesevorgangs, während dem eine Speichersteuereinheit Daten aus einem DDR-DRAM-Bauelement liest.
In 2 schreibt die Speichersteuereinheit 120 aus 1 Daten in das Speicherbauelement, wie das DDR-DRAM-Bauelement, oder in das Speichersteuereinheitstestgerät 130. Ein Datensignal DQ ist mit einer ansteigenden Flanke und einer abfallenden Flanke eines Datenschreibabtastsignals DQS ausgerichtet.
In 3 liest die Speichersteuereinheit 120 aus 1 Daten aus dem Speicherbauelement, wie dem DDR-DRAM-Bauelement, oder aus dem Speichersteuereinheitstestgerät 130. Ein Datensignal DQ ist mit der Mitte eines Datenleseabtastsignals DQS ausgerichtet.
Nachfolgend wird ein erfindungsgemäßes Verfahren zum Testen einer Speichersteuereinheit beschrieben.
Die Speichersteuereinheit 120 empfängt einen Schreibbefehl und Daten von der CPU 110 und erzeugt das Datenschreibabtastsignal DQS. Zur Ausgabe der Daten an das Speicherbauelement, wie das DDR-DRAM-Bauelement, oder an das Speichersteuereinheitstestgerät 130, richtet die Speichersteuereinheit 120 die Daten mit einer ansteigenden Flanke und einer abfallenden Flanke des Datenschreibabtastsignals DQS aus, um die ausgerichteten Daten auszugeben.
Zudem empfängt die Speichersteuereinheit 120 einen Lesebefehl von der CPU 110 und liest Daten aus dem Speicherbauelement, wie dem DDR-DRAM-Bauelement, oder aus dem Speichersteuereinheitstestgerät 130. Die Speichersteuereinheit 120 empfängt das Datenleseabtastsignal DQS und Daten vom Speicherbauelement oder dem Speichersteuereinheitstestgerät 130 und liest die empfangenen Daten basierend auf dem Datenleseabtastsignal DQS, um die gelesenen Daten an die CPU 110 zu übertragen.
Die CPU 110 vergleicht die Daten, die in das nicht dargestellte Speicherbauelement oder das Speichersteuereinheitstestgerät 130 geschrieben sind, und die Daten, die aus dem nicht dargestellten Speicherbauelement oder dem Speichersteuereinheitstestgerät 130 gelesen werden, um einen Testvorgang auszuführen.
4 ist ein Blockdiagramm eines Systems zum Testen einer Speichersteuereinheit gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
Bezugnehmend auf 4 umfasst das System 300 eine CPU 310, eine Speichersteuereinheit 320, eine automatische Testausrüstung ATE 330 und einen Systembus 340.
Die CPU 310 ist ein Bauelement zum Steuern eines Gesamtsystems und steuert die Speichersteuereinheit 320 unter Verwendung des Systembusses 340.
Die ATE 330 kann ein Speicherbauelement und ein Speichersteuereinheitstestgerät aufweisen. Außerhalb eines Testmodus kann die ATE 330 mit dem Speicherbauelement korrespondieren und während eines Testmodus kann die ATE 330 mit dem Speicherbauelement oder dem Speichersteuereinheitstestgerät korrespondieren.
5 ist ein Blockdiagramm der Speichersteuereinheit aus 4.
Bezugnehmend auf 5 umfasst die Speichersteuereinheit 320 eine Teststeuereinheit 410, eine Datenübertragungseinheit 420 und eine Daten-Eingabe/Ausgabe-Einheit 430.
Die Teststeuereinheit 410 empfängt ein Testsignal von einer externen Quelle, das einen Testmodus repräsentiert, und erzeugt Testdaten TDATA, um die erzeugten Testdaten TDATA an die Datenübertragungseinheit 420 zu übertragen.
Die Datenübertragungseinheit 420 umfasst einen ersten und einen zweiten Multiplexer 421 und 422, einen Datenschreibblock 425, einen Datenleseblock 426 und einen Datenzeitablaufblock 427.
Die Datenübertragungseinheit 420 erzeugt während eines Testmodus ein Datenlesezeitablaufsignal und überträgt die erzeugten Testdaten TDATA synchronisiert mit dem Datenlesezeitablaufsignal und das Datenlesezeitablaufsignal. In einem DDR-DRAM-Bauelement kann das Datenlesezeitablaufsignal beispielsweise mit einem Datenleseabtastsignal korrespondieren.
Zudem liest die Datenübertragungseinheit 420 zurückgekoppelte Testdaten, die von der Daten-Eingabe/Ausgabe-Einheit 430 basierend auf einem zurückgekoppelten Datenlesezeitablaufsignal, das von der Daten-Eingabe/Ausgabe-Einheit 430 empfangen wird, empfangen werden. In einem DDR-DRAM-Bauelement kann das Datenschreibzeitablaufsignal beispielsweise mit einem Datenschreibabtastsignal korrespondieren.
Die Datenübertragungseinheit 420 erzeugt außerhalb eines Testmodus bzw. während eines Nicht-Testmodus ein Datenschreibzeitablaufsignal und überträgt Daten synchronisiert mit dem Datenschreibzeitablaufsignal und das Datenschreibzeitablaufsignal an die Daten-Eingabe/Ausgabe-Einheit 430.
Die Daten-Eingabe/Ausgabe-Einheit 430 umfasst eine Auswahleinheit 434, die einen dritten und vierten Multiplexer 331 und 332 umfasst, und einen Rückkoppelschaltkreis 438, der eine Datenrückkoppelschaltung 435 und eine Datenzeitablaufrückkoppelschaltung 436 umfasst.
Die Daten-Eingabe/Ausgabe-Einheit 430 koppelt während eines Testmodus die übertragenen Testdaten und das übertragene Datenlesezeitablaufsignal an die Datenübertragungseinheit 420 zurück.
Zudem gibt die Daten-Eingabe/Ausgabe-Einheit 430 außerhalb eines Testmodus die übertragenen Daten und das übertragene Datenlesezeitablaufsignal an die ATE 330 aus.
Nachfolgend wird die Funktionsweise der Speichersteuereinheit 320 unter Bezugnahme auf 6 bis 8 beschrieben.
6 ist ein Blockdiagramm der Funktionsweise der Speichersteuereinheit 320 außerhalb eines Testmodus.
Außerhalb eines Testmodus kann ein Vorgang, durch welchen die Speichersteuereinheit 320 Daten in die ATE schreibt, wie folgt beschrieben werden.
Der erste Multiplexer 421 wählt basierend auf einem Testmodussignal, das von der Teststeuereinheit 410 empfangen wird, von den Daten WDATA, die von einer externen Quelle übertragen werden, und den Testdaten TDATA, die von der Teststeuereinheit 410 übertragen werden, die Daten WDATA aus, um die ausgewählten Daten WDATA an den Datenschreibblock 425 zu übertragen.
Der zweite Multiplexer 422 wählt basierend auf dem Testmodussignal von einem Steuersignal CTRL, das von der externen Quelle empfangen wird, und einem Teststeuersignal TCTRL, das von der Teststeuereinheit 410 übertragen wird, das Steuersignal CTRL aus, um das ausgewählte Steuersignal CTRL an den Datenzeitablaufblock 427 zu übertragen.
Der Datenzeitablaufblock 427 gibt ein Datenschreibzeitablaufsignal aus und der Datenschreibblock 425 gibt Daten aus, die mit dem Datenschreibzeitablaufsignal synchronisiert sind, das vom Datenzeitablaufblock 427 empfangen wird.
9 ist ein Zeitablaufdiagramm eines Vorgangs, während dem die Speichersteuereinheit Daten an das Speicherbauelement außerhalb eines Testmodus ausgibt.
Der Datenzeitablaufblock 427 erzeugt das Datenschreibabtastsignal DQS basierend auf einem Taktsignal, das von einer externen Quelle empfangen wird, und der Datenschreibblock 425 gibt die Daten DQ an einer ansteigenden Flanke und einer abfallenden Flanke des Datenschreibabtastsignals DQS aus.
Die Daten-Eingabe/Ausgabe-Einheit 430 überträgt Daten 520 und ein Datenschreibzeitablaufsignal 530, das von der Datenübertragungseinheit 420 empfangen wird, an die ATE 330.
Außerhalb eines Testmodus kann ein Vorgang, durch welchen die Speichersteuereinheit 320 Daten aus der ATE liest, wie folgt beschrieben werden.
Die Daten-Eingabe/Ausgabe-Einheit 430 empfängt Daten 550 und ein Datenlesezeitablaufsignal 560 von der ATE 330 und gibt die Daten 550 und das Datenlesezeitablaufsignal 560 an den Datenleseblock 426 aus. Im DDR-DRAM-Bauelement kann das Datenlesezeitablaufsignal 560 beispielsweise mit einem Datenleseabtastsignal korrespondieren.
Der Datenleseblock 426 liest basierend auf dem Datenlesezeitablaufsignal 560 die Daten 550 von der ATE 330. Die gelesenen Daten 550 werden zu der externen Quelle, wie der CPU 110, übertragen.
7 ist ein Blockdiagramm der Funktionsweise der Speichersteuereinheit 320 während eines Testmodus gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
Ein Testvorgang der Speichersteuereinheit 320 während eines Testmodus kann wie folgt beschrieben werden.
Die Teststeuereinheit 410 empfängt ein Teststeuersignal 510 von einer externen Quelle und erzeugt Testdaten, um die erzeugten Testdaten auszugeben. Zudem gibt die Teststeuereinheit 410 ein Testmodussignal aus. Die externe Quelle kann beispielsweise die CPU 310 und die ATE 330 umfassen.
Der erste Multiplexer 421 wählt basierend auf dem Testmodussignal von den Daten WDATA und den Testdaten TDATA die Testdaten TDATA aus, um die ausgewählten Testdaten TDATA an den Datenschreibblock 425 zu übertragen.
Der zweite Multiplexer 422 wählt basierend auf dem Testmodussignal von dem Steuersignal CTRL und dem Teststeuersignal TCTRL das Teststeuersignal TCTRL aus, um das ausgewählte Teststeuersignal TCTRL an den Datenzeitablaufblock 427 zu übertragen.
Der Datenzeitablaufblock 427 gibt ein Datenlesezeitablaufsignal aus und der Datenschreibblock 425 gibt Daten aus, die mit dem Datenlesezeitablaufsignal synchronisiert sind.
10 ist ein Zeitablaufdiagramm eines Vorgangs, während dem die Speichersteuereinheit Testdaten an das Speicherbauelement während eines Testmodus ausgibt.
Der Datenzeitablaufblock 427 erzeugt das Datenleseabtastsignal DQS basierend auf einem Taktsignal, das von einer externen Quelle empfangen wird, und der Datenschreibblock 425 gibt die Daten DQ in der Mitte des Datenschreibabtastsignals DQS aus.
Die Daten-Eingabe/Ausgabe-Einheit 430 koppelt basierend auf einem internen Schleifensteuersignal INT_LOOP, das von der Teststeuereinheit 410 empfangen wird, Daten 620 und ein Datenlesezeitablaufsignal 630, das von der Datenübertragungseinheit 420 empfangen wird, zurück, um die zurückgekoppelten Daten 610 und das zurückgekoppelte Datenlesezeitablaufsignal an den Datenleseblock 426 zu übertragen. Sowohl die zurückgekoppelten Daten 620 als auch das zurückgekoppelte Datenlesezeitablaufsignal 630 können mit einem Signal korrespondieren, das an die ATE 330 übertragen wird.
Der Datenleseblock 426 liest die zurückgekoppelten Daten 620, die von der ATE 330 empfangen werden, basierend auf dem zurückgekoppelten Datenlesezeitablaufsignal 630. Die gelesenen Daten 620 werden zur Teststeuereinheit 410 übertragen.
Die Teststeuereinheit 410 vergleicht die gelesenen Daten 620 und die erzeugten Testdaten, um die Speichersteuereinheit 320 zu testen.
8 ist ein Blockdiagramm der Funktionsweise der Speichersteuereinheit 320 während eines Testmodus, gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung.
Ein Testvorgang der Speichersteuereinheit 320 während eines Testmodus kann wie folgt beschrieben werden.
Die Teststeuereinheit 410 empfängt ein Teststeuersignal 510 von einer externen Quelle und erzeugt Testdaten TDATA, um die erzeugten Testdaten auszugeben. Zudem gibt die Teststeuereinheit 410 ein Testmodussignal aus. Die externe Quelle kann beispielsweise die CPU 310 und die ATE 330 umfassen.
Der erste Multiplexer 421 wählt basierend auf dem Testmodussignal von den Daten WDATA und den Testdaten TDATA die Testdaten TDATA aus, um die ausgewählten Testdaten TDATA an den Datenschreibblock 425 zu übertragen.
Der zweite Multiplexer 422 wählt basierend auf dem Testmodussignal von dem Steuersignal CTRL und dem Teststeuersignal TCTRL das Teststeuersignal TCTRL aus, um das ausgewählte Teststeuersignal TCTRL an den Datenzeitablaufblock 427 zu übertragen.
Der Datenzeitablaufblock 427 gibt ein Datenlesezeitablaufsignal aus und der Datenschreibblock 425 gibt Daten aus, die mit dem Datenlesezeitablaufsignal synchronisiert sind.
Wieder bezugnehmend auf 10, erzeugt der Datenzeitablaufblock 427 das Datenleseabtastsignal DQS basierend auf einem Taktsignal, das von einer externen Quelle empfangen wird, und der Datenschreibblock 425 gibt die Daten DQ in der Mitte des Datenschreibabtastsignals DQS aus.
Die Daten-Eingabe/Ausgabe-Einheit 430 koppelt basierend auf einem internen Schleifensteuersignal INT_LOOP, das von der Teststeuereinheit 410 empfangen wird, Daten 720 und ein Datenlesezeitablaufsignal 730, das von der Datenübertragungseinheit 420 empfangen wird, zurück, um die zurückgekoppelten Daten 720 und das zurückgekoppelte Datenlesezeitablaufsignal an den Datenleseblock 426 zu übertragen. Sowohl die zurückgekoppelten Daten 720 als auch das zurückgekoppelte Datenlesezeitablaufsignal 730 können mit einem direkten Rückkopplungssignal korrespondieren, das von der Datenübertragungseinheit 420 empfangen wird.
Der Datenleseblock 426 liest die direkt zurückgekoppelten Daten 720, die von der Datenübertragungseinheit 420 empfangen werden, basierend auf dem direkt zurückgekoppelten Datenlesezeitablaufsignal 730. Die gelesenen Daten 720 werden zur Teststeuereinheit 410 übertragen.
Die Teststeuereinheit 410 vergleicht die gelesenen Daten 720 und die erzeugten Testdaten, um die Speichersteuereinheit 320 zu testen.
Wie oben ausgeführt ist, kann eine Speichersteuereinheit mit einer Selbsttestfunktion entsprechend den oben beschriebenen Ausführungsbeispielen Daten und ein Datenzeitablaufsignal zurückkoppeln, um einen schnellen Selbsttest auszuführen.

Claims

Speichersteuereinheit (320) mit einer Selbsttesffunktion, umfassend: – eine Teststeuereinheit (410), die dazu konfiguriert ist, während eines Testmodus Testdaten (TDATA) zu erzeugen, – eine Datenübertragungseinheit (420), die dazu konfiguriert ist, ein Datenlesezeitablaufsignal (560) zu erzeugen, um das Datenlesezeitablaufsignal (560) und die erzeugten Testdaten (TDATA) synchronisiert mit dem Datenlesezeitablaufsignal (560) zu übertragen, und – eine Daten-Eingabe/Ausgabe-Einheit (430), die dazu konfiguriert ist, die übertragenen Testdaten (TDATA) und das übertragene Datenlesezeitablaufsignal (560) an die Datenübertragungseinheit (420) zurückzukoppeln, so dass die Datenübertragungseinheit (420) zurückgekoppelte Testdaten und ein zurückgekoppeltes Datenlesezeitablaufsignal empfängt, und – wobei die Datenübertragungseinheit (420) die zurückgekoppelten Testdaten basierend auf dem zurückgekoppelten Datenlesezeitablaufsignal liest und die Teststeuereinheit (410) die zurückgekoppelten Testdaten mit den erzeugten Testdaten (TDATA) vergleicht.
Speichersteuereinheit nach Anspruch 1, wobei die Datenübertragungseinheit während eines Nicht-Testmodus ein Datenschreibzeitablaufsignal erzeugt und das erzeugte Datenschreibzeitablaufsignal und Nicht-Testdaten synchronisiert mit dem erzeugten Datenschreibzeitablaufsignal überträgt.
Speichersteuereinheit nach Anspruch 2, wobei die Datenübertragungseinheit umfasst: – einen Datenzeitablaufblock, der dazu konfiguriert ist, das Datenlesezeitablaufsignal zu erzeugen das erzeugte Datenlesezeitablaufsignal zu übertragen, und – ein Datenschreibblock, der dazu konfiguriert ist, die erzeugten Testdaten synchronisiert mit dem erzeugten Datenlesezeitablaufsignal an die Daten-Eingabe/Ausgabe-Einheit zu übertragen.
Speichersteuereinheit nach Anspruch 3, wobei die Datenübertragungseinheit weiter einen Datenleseblock umfasst, der dazu konfiguriert ist, die zurückgekoppelten Testdaten und das zurückgekoppelte Datenlesezeitablaufsignal von der Daten-Eingabe/Ausgabe-Einheit zu empfangen und die empfangenen zurückgekoppelten Testdaten basierend auf dem zurückgekoppelten Datenlesezeitablaufsignal zu lesen.
Speichersteuereinheit nach einem der Ansprüche 1 bis 4, wobei die Daten-Eingabe/Ausgabe-Einheit die übertragenen Testdaten und das übertragene Datenlesezeitablaufsignal direkt zurückkoppelt.
Speichersteuereinheit nach einem der Ansprüche 1 bis 4, wobei die Daten-Eingabe/Ausgabe-Einheit die übertragenen Testdaten, die an eine externe Quelle auszugeben sind, und das übertragene Datenlesezeitablaufsignal, das an die externe Quelle auszugeben ist, zurückkoppelt.
Speichersteuereinheit nach Anspruch 6, wobei die externe Quelle mit einem Speicherbauelement oder mit einem Speichersteuereinheitstestgerät korrespondiert.
Speichersteuereinheit nach Anspruch 6 oder 7, wobei die Daten-Eingabe/Ausgabe-Einheit umfasst: – eine Datenrückkoppelschaltung, die dazu konfiguriert ist, die übertragenen Testdaten zurückzukoppeln, die an eine externe Quelle auszugeben sind, und – eine Datenzeitablaufrückkoppelschaltung, die dazu konfiguriert ist, das übertragene Datenlesezeitablaufsignal zurückzukoppeln, das an die externe Quelle auszugeben ist.
Speichersteuereinheit nach einem der Ansprüche 1 bis 8, wobei die Daten-Eingabe/Ausgabe-Einheit basierend auf einem internen Schleifensteuersignal, das von der Teststeuereinheit empfangen wird, die übertragenen Testdaten und das übertragene Datenlesezeitablaufsignal direkt zurückkoppelt oder die übertragenen Testdaten, welche an die externe Quelle auszugeben sind, und das übertragene Datenlesezeitablaufsignal, welches an die externe Quelle auszugeben ist, zurückkoppelt.
Speichersteuereinheit nach Anspruch 9, wobei die Daten-Eingabe/Ausgabe-Einheit eine Auswahleinheit umfasst, die dazu konfiguriert ist, basierend auf dem internen Schleifensteuersignal erste Signale oder zweite Signale auszuwählen, wobei die ersten Signale mit den direkt zurückgekoppelten Testdaten und dem direkt zurückkoppelten Datenlesezeitablaufsignal korrespondieren und die zweiten Signale mit den übertragenen Testdaten, welche an die externe Quelle auszugeben sind, und dem übertragenen Datenlesezeitablaufsignal, welches an die externe Quelle auszugeben ist, korrespondieren.
Speichersteuereinheit nach Anspruch 10, wobei die Daten-Eingabe/Ausgabe-Einheit umfasst: – eine Datenrückkoppelschaltung, die dazu konfiguriert ist, die erzeugten Testdaten zurückzukoppeln, die an die externe Quelle auszugeben sind, und – eine Datenzeitablaufrückkoppelschaltung, die dazu konfiguriert ist, das erzeugte Datenlesezeitablaufsignal zurückzukoppeln, das an die externe Quelle auszugeben ist.
Speichersteuereinheit nach einem der Ansprüche 1 bis 11, wobei die Teststeuereinheit einen Betriebsmodus basierend auf einem Teststeuersignal bestimmt, das von einer externen Quelle empfangen wird, wobei der Betriebsmodus einen Testmodus und einen Nicht-Testmodus umfasst.
Speichersteuereinheit nach Anspruch 12, wobei die externe Quelle einer zentralen Verarbeitungseinheit oder einem Speichersteuereinheitstestgerät entspricht.
Speichersteuereinheit nach einem der Ansprüche 1 bis 13, wobei die Speichersteuereinheit eine DDR-Speichersteuereinheit bildet.
Speichersteuereinheit nach Anspruch 14, wobei das Datenlesezeitablaufsignal mit einem Datenleseabtastsignal (data read strobe signal) korrespondiert und/oder das Datenschreibzeitablaufsignal mit einem Datenschreibabtastsignal (data Write strobe signal) korrespondiert.
DDR-Speichersteuereinheit mit einer Selbsttestfunktion, umfassend: – eine Teststeuereinheit (410), die dazu konfiguriert ist, während eines Testmodus Testdaten (TDATA) zu erzeugen, – eine Datenübertragungseinheit (420), die dazu konfiguriert ist, ein Datenleseabtastsignal (DQS) zu erzeugen, um das Datenleseabtastsignal (DQS) und die erzeugten Testdaten (TDATA) synchronisiert mit dem Datenleseabtastsignal (DQS) zu übertragen, und – eine Daten-Eingabe/Ausgabe-Einheit (430), die dazu konfiguriert ist, die übertragenen Testdaten (TDATA) und das übertragene Datenleseabtastsignal (DQS) an die Datenübertragungseinheit (420) zurückzukoppeln, so dass die Datenübertragungseinheit (420) zurückgekoppelte Testdaten und ein zurückgekoppeltes Datenleseabtastsignal empfängt, – wobei die Datenübertragungseinheit (420) die zurückgekoppelten Testdaten basierend auf dem zurückgekoppelten Datenleseabtastsignal liest und die Teststeuereinheit (410) die zurückgekoppelten Testdaten mit den erzeugten Testdaten (TDATA) vergleicht.
DDR-Speichersteuereinheit nach Anspruch 16, wobei die Datenübertragungseinheit ein Datenschreibabtastsignal erzeugt und während eines Nicht-Testmodus das erzeugte Datenschreibabtastsignal und Nicht-Testdaten synchronisiert mit dem erzeugten Datenschreibabtastsignal überträgt.
DDR-Speichersteuereinheit nach Anspruch 17, wobei die Datenübertragungseinheit umfasst: – einen Datenzeitablaufblock, der dazu konfiguriert ist, das Datenleseabtastsignal zu erzeugen und das erzeugte Datenleseabtastsignal zu übertragen, und – ein Datenschreibblock, der dazu konfiguriert ist, die erzeugten Testdaten synchronisiert mit dem erzeugten Datenleseabtastsignal an die Daten-Eingabe/Ausgabe-Einheit zu übertragen.
DDR-Speichersteuereinheit nach Anspruch 18, wobei die Datenübertragungseinheit weiter einen Datenleseblock umfasst, der dazu konfiguriert ist, die zurückgekoppelten Testdaten und das zurückgekoppelte Datenleseabtastsignal von der Daten-Eingabe/Ausgabe-Einheit zu empfangen und die empfangenen zurückgekoppelten Testdaten basierend auf dem zurückgekoppelten Datenleseabtastsignal zu lesen.
DDR-Speichersteuereinheit nach einem der Ansprüche 16 bis 19, wobei die Daten-Eingabe/Ausgabe-Einheit basierend auf einem internen Schleifensteuersignal, das von der Teststeuereinheit empfangen wird, die übertragenen Testdaten und das übertragene Datenleseabtastsignal direkt zurückkoppelt oder die übertragenen Testdaten, welche an eine externe Quelle auszugeben sind, und das übertragene Datenleseabtastsignal, welches an die externe Quelle auszugeben ist, zurückkoppelt.
Verfahren zum Testen einer Speichersteuereinheit, umfassend: – Erzeugen von Testdaten (TDATA) während eines Testmodus, – Erzeugen eines Datenlesezeitablaufsignals (560), um die erzeugten Testdaten (TDATA) synchronisiert mit dem Datenlesezeitablaufsignal (560) und das Datenlesezeitablaufsignal (560) zu übertragen, – Zurückkoppeln der übertragenen Testdaten (TDATA) und des übertragenen Datenlesezeitablaufsignals (560), um zurückgekoppelte Testdaten und ein zurückgekoppeltes Datenlesezeitablaufsignal zu erzeugen, und – Lesen der zurückgekoppelten Testdaten basierend auf dem zurückgekoppelten Datenlesezeitablaufsignal, um die zurückgekoppelten Testdaten mit den erzeugten Testdaten (TDATA) zu vergleichen.
Verfahren nach Anspruch 21, wobei das Zurückkoppeln der übertragenen Testdaten und des übertragenen Datenlesezeitablaufsignals umfasst: – direktes Zurückkoppeln der übertragenen Testdaten und des übertragenen Datenlesezeitablaufsignals oder Zurückkoppeln der übertragenen Testdaten, welche an eine externe Quelle auszugeben sind, und des übertragenen Datenlesezeitablaufsignals, welches an die externe Quelle auszugeben ist.