DE10049029B4 - Schaltung und Verfahren zur Latenzbestimmung, Pufferschaltung mit variabler Latenz und Speicherbauelement - Google Patents
Schaltung und Verfahren zur Latenzbestimmung, Pufferschaltung mit variabler Latenz und Speicherbauelement Download PDFInfo
- Publication number
- DE10049029B4 DE10049029B4 DE10049029A DE10049029A DE10049029B4 DE 10049029 B4 DE10049029 B4 DE 10049029B4 DE 10049029 A DE10049029 A DE 10049029A DE 10049029 A DE10049029 A DE 10049029A DE 10049029 B4 DE10049029 B4 DE 10049029B4
- Authority
- DE
- Germany
- Prior art keywords
- latency
- signal
- circuit
- interval definition
- further characterized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Abstract
Latenzbestimmungsschaltung mit
– einer Latenzintervalldefinitionsschaltung (20), die dafür eingerichtet ist, ein Taktsignal (CLK) zu empfangen und wenigstens ein Latenzintervalldefinitionssignal (L1, ..., Ln) zu erzeugen, welches wenigstens ein Latenzintervall definiert,
– einer Testsignalerzeugungsschaltung (5, 10), die folgende Elemente enthält:
– eine Synchronisationsschaltung (5), die dafür eingerichtet ist, ein Steuersignal (STRT) und das Taktsignal (CLK) zu empfangen und ein synchronisiertes Steuersignal (iSTRT) zu erzeugen, und
– eine Verzögerungsschaltung (10), die dafür eingerichtet ist, das synchronisierte Steuersignal (iSTRT) zu empfangen und ein Testsignal (Del2) zu erzeugen, das gegenüber dem Taktsignal (CLK) um eine vorgegebene Verzögerung verzögert ist, und
– einer Latenzanzeigeschaltung (30), die dafür eingerichtet ist, das wenigstens eine Latenzintervalldefinitionssignal (L1, ..., Ln) und das Testsignal (Del2) zu emp fangen und ein Latenzanzeigesignal (CL1, ..., CLn) zu erzeugen.
– einer Latenzintervalldefinitionsschaltung (20), die dafür eingerichtet ist, ein Taktsignal (CLK) zu empfangen und wenigstens ein Latenzintervalldefinitionssignal (L1, ..., Ln) zu erzeugen, welches wenigstens ein Latenzintervall definiert,
– einer Testsignalerzeugungsschaltung (5, 10), die folgende Elemente enthält:
– eine Synchronisationsschaltung (5), die dafür eingerichtet ist, ein Steuersignal (STRT) und das Taktsignal (CLK) zu empfangen und ein synchronisiertes Steuersignal (iSTRT) zu erzeugen, und
– eine Verzögerungsschaltung (10), die dafür eingerichtet ist, das synchronisierte Steuersignal (iSTRT) zu empfangen und ein Testsignal (Del2) zu erzeugen, das gegenüber dem Taktsignal (CLK) um eine vorgegebene Verzögerung verzögert ist, und
– einer Latenzanzeigeschaltung (30), die dafür eingerichtet ist, das wenigstens eine Latenzintervalldefinitionssignal (L1, ..., Ln) und das Testsignal (Del2) zu emp fangen und ein Latenzanzeigesignal (CL1, ..., CLn) zu erzeugen.
Description
- Die Erfindung bezieht sich auf eine Schaltung zur Latenzbestimmung, auf eine zugehörige Pufferschaltung mit variabler Latenz und auf ein entsprechendes Speicherbauelement.
- Synchrone dynamische Speicherbauelemente mit wahlfreiem Zugriff (SDRAM) geben Speicherzellendaten typischerweise synchron zu einem Taktsignal in Reaktion auf einen externen Befehl ab, z. B. einen Lesebefehl, der synchron zu einem externen Taktsignal empfangen wird. Die Anzahl an Taktzyklen, die zwischen dem externen Befehl, der mit dem externen Taktsignal synchronisiert ist, und der Datenausgabe auftreten, die mit dem Taktsignal synchronisiert ist, wird allgemein als eine Latenzzahl bezeichnet.
- Für ein SDRAM-Bauelement kann ein Betrieb über einen Bereich von Taktfrequenzen hinweg wünschenswert sein. Die maximale Taktfrequenz eines SDRAM kann durch Grenzen bezüglich minimaler Verzögerung, Flackern und Versatz von Ausgabedaten begrenzt sein, die vom SDRAM erzeugt werden. Um die Betriebsfrequenz des SDRAM zu erhöhen, kann für den Betrieb von Ausgabepuffern Latenz eingeführt werden, um eine Stabilisierung von Abtast- bzw. Leseverstärkern und anderen Schaltkreisen innerhalb des SDRAM zu ermöglichen. Wenn jedoch ein SDRAM, für dessen Betrieb die Latenz auf eine relativ hohe Taktfrequenz ausgelegt wurde, bei einer relativ niedrigen Taktfrequenz betrieben wird, kann die Latenz eine unnötige Zugriffszeitverzögerung verursachen.
- Die
1 und2 veranschaulichen einen Teil eines herkömmlichen SDRAM1 und exemplarische Funktionen desselben. Wie dort dargestellt, werden Speicherzellendaten über einen internen Schaltkreis2 zu einer Datenleitung DIO und von dort über eine Zwischenspeicherschaltung LATZ und einen Ausgabepuffer3 zu einem Ausgangsanschluss DQ übertragen. Das an den Ausgabepuffer angelegte Signal ist um eine Zeitdauer Del1 verzögert, die hauptsächlich durch den internen Schaltkreis2 verursacht wird. Ein Datenhaltesignal "halten" wird auf einen hohen Logikpegel gesteuert, so dass die Speicherzellendaten auf der Datenleitung DIO zum Ausgabepuffer3 übertragen werden. - In
2 sind ein erstes, ein zweites und ein drittes Zeitintervall definiert, von denen jedes ungefähr einem halben Taktzyklus eines Taktsignals CLK entspricht. Das erste, zweite und dritte Zeitintervall bezeichnen Latenzintervalle, d. h. es kann eine Latenz in Abhängigkeit davon bestimmt werden, in welches von dem ersten, zweiten und dritten Intervall die Verzögerungszeit Del1 von1 fällt, wobei das erste Intervall eine Latenz mit dem Wert 1, das zweite Intervall eine Latenz mit dem Wert 1,5 und das dritte Intervall eine Latenz mit dem Wert 2 bezeichnen. Beispielsweise werden, wie in2 gezeigt, Speicherzellendaten mit einer Verzögerungszeit Del1, die in das dritte Intervall fällt, das auf diejenige ansteigende Flanke eines Taktsignals CLK folgt, die mit einem Datenlesebefehl LESEN zusammenfällt, zu der Datenleitung DIO mit einer Latenz vom Wert 2 übertragen. Dementsprechend werden gültige Daten der Speicherzellendaten an dem Ausgangsanschluss DQ zwei Taktzyklen nach der ansteigenden Flanke des Taktsignals CLK abgegeben, die mit dem Datenlesebefehl LESEN zusammenfällt. - Wie weiter aus
2 ersichtlich, kommen jedoch im Fall, dass das SDRAM1 , das für eine relativ hohe Frequenz des Taktes CLK mit einer Latenz vom Wert 2 betrieben wird, mit einer niedrigeren Taktfrequenz CLK_1 betrieben wird, wie oben beschrieben, Speicherzellendaten, die über den internen Schaltkreisblock2 hinweggeführt wurden, an der Datenleitung DIO um die Verzögerungszeit Del1 nach der ansteigenden Flanke des Taktsignals CLK_1 verzögert an, die mit dem Datenlesebefehl LESEN zusammenfällt. Unter diesen Bedingungen kann ein Zeitverlust VLOSS im Vergleich zum Betrieb mit dem Taktsignal CLK höherer Frequenz entstehen, was die Leistungsfähigkeit im Betrieb herabsetzen kann. - In der Patentschrift
US 5.448.528 ist ein SDRAM-Bauelement offenbart, das einen Befehlsdecoder zum Decodieren eines von außen zugeführten Steuersignals für die Erzeugung eines Modusregistersetzsignals und zum Decodieren einer Speicheradresse bei aktivem Modusregistersetzsignal, um die Betriebsart im Modusregister festzulegen, sowie eine Anfangsmodussetzschaltung aufweist, die ein Rücksetzsignal erzeugt, wenn sie detektiert hat, dass eine Versorgungsspannung nach dem Anschalten einen gewissen Wert erreicht hat, und die mit Zeitsteuerung des Rücksetzsignals einen Betriebsmodus-Anfangswert im Modusregister setzt. Der Befehlsdecoder empfängt unter anderem ein Taktsignal und erzeugt unter anderem ein CAS-Latenzsignal abhängig von dem Taktsignal und dem Ausgangssignal eines UND-Gatters, dem das Modusregistersetzsignal und ein spezifischer Teil eines Adressensignals zugeführt werden. - Der Erfindung liegt als technisches Problem die Bereitstellung einer Schaltung zur Latenzbestimmung sowie einer zugehörigen Pufferschaltung mit variabler Latenz und eines entsprechenden Speicherbauelementes zugrunde, bei denen die oben erwähnten Schwierigkeiten eliminiert oder jedenfalls verringert sind und insbesondere eine unnötige Verzögerung bei niedrigen Taktfrequenzen weitgehend vermieden werden kann.
- Die Erfindung löst dieses Problem durch die Bereitstellung einer Latenzbestimmungsschaltung nach Anspruch 1, einer Pufferschaltung mit variabler Latenz mit den Merkmalen des Anspruchs 17 und eines Speicherbauelementes mit den Merkmalen des Anspruchs 19.
- Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
- Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläu terte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:
-
1 ein schematisches Blockschaltbild einer Datenausgabeschaltung in einem herkömmlichen SDRAM, -
2 ein Zeitsteuerungsdiagramm zur Veranschaulichung exemplarischer Funktionen der Schaltung von1 , -
3 ein Blockschaltbild einer erfindungsgemäßen Latenzbestimmungsschaltung, -
4 ein Blockschaltbild einer in der Schaltung von3 verwendbaren Latenzintervalldefinitionsschaltung, -
5 ein Schaltbild eines in der Schaltung von4 verwendbaren, doppelflankengetriggerten (DET-)Flip-Flops, -
6 ein Zeitsteuerungsdiagramm zur Veranschaulichung der Betriebsweise der erfindungsgemäßen Latenzbestimmungsschaltung, -
7 ein Schaltbild einer in der Schaltung von3 verwendbaren Latenzanzeigeschaltung, -
8 ein Blockschaltbild einer Pufferschaltung mit variabler Latenz mit der erfindungsgemäßen Latenzbestimmungsschaltung, -
9 ein Zeitsteuerungsdiagramm zur Veranschaulichung der Betriebsweise der erfindungsgemäßen Pufferschaltung von8 und -
10 ein Blockschaltbild einer in der Pufferschaltung von8 verwendbaren Ausgabefreigabesignalerzeugungsschaltung. - Nachfolgend werden vorteilhafte Ausführungsformen der Erfindung unter Bezugnahme auf die entsprechenden Zeichnungen näher erläutert, ohne die durch die beigefügten Patentansprüche definierte Erfindung hierauf zu beschränkten, wobei funktionell gleichartige Elemente der Übersichtlichkeit halber mit sich entsprechenden Bezugszeichen versehen sind.
-
3 zeigt eine erfindungsgemäße Latenzbestimmungsschaltung4 , die z. B. in einem Speicherbauelement, wie einem SDRAM, verwendet werden kann und eine Synchronisationsschaltung5 , eine Verzögerungsschaltung10 , eine Latentintervalldefinitionsschaltung20 sowie eine Latentanzeigeschaltung30 beinhaltet. Die Synchronisationsschaltung5 empfängt ein Steuersignal STRT und erzeugt daraus ein synchronisiertes Steuersignal iSTRT, das mit einem Taktsignal CLK synchronisiert ist. Das Steuersignal STRT kann z. B. von einer externen Quelle oder durch eine Logikoperation eines internen Modusregisters bereitgestellt werden, das innerhalb eines SDRAM oder anderen Speicherbauelementes Systemanwendungsinformationen speichert. - Die Synchronisationsschaltung
5 umfasst ein D-Flip-Flop6 , welches das Steuersignal STRT an einem Dateneingabeanschluss D empfängt und das synchronisierte Taktsignal iSTRT an einem Ausgangsanschluss Q in Abhängigkeit vom Taktsignal CLK bereitstellt. Ein Inverter7 ist mit seinem Eingangsanschluss an den Eingangsanschluss D des Flip-Flops6 und mit seinem Ausgangsanschluss an einen Gate-Anschluss eines Transistors8 angeschlossen. Das Steuersignal iSTRT wird an den Drain-Anschluss des Transistors8 angelegt, und eine Massespannung wird an den Source-Anschluss des Transistors8 angelegt. Wenn sich das Steuersignal STRT auf einem niedrigen Logikpegel befindet, ist der Transistor8 leitend geschaltet, was dazu führt, dass das synchronisierte Steuersignal iSTRT auf einem niedrigen Logikpegel liegt. Wenn das Steuersignal STRT auf einen hohen Logikpegel gebracht wird, wechselt im Anschluss daran das synchronisierte Steuersignal iSTRT in Reaktion auf eine positiv werdende, d. h. ansteigende Flanke des Taktsignals CLK auf hohen Pegel. - Die Verzögerungsschaltung
10 empfängt das synchronisierte Taktsignal iSTRT und erzeugt ein Testsignal Del2, das um eine vorgegebene Verzögerungszeit verzögert ist. Wie gezeigt, umfasst die Verzögerungsschaltung10 einen ersten Verzögerungsschaltkreis11 , der das synchronisierte Steuersignal iSTRT empfängt und aus diesem ein Ausgangssignal Del1 erzeugt, und einen zweiten Verzögerungsschaltkreis12 , der dieses Ausgangssignal Del1 empfängt und daraus das Testsignal Del2 generiert. Die durch den ersten Verzögerungsschaltkreis12 gelieferte Verzögerung kann beispielsweise eine Zeitdauer sein, die der Verzögerung entspricht, welche durch einen internen Schaltkreis verursacht wird, wie den internen Schaltkreis2 von1 , während die vom zweiten Verzögerungsschaltkreis12 gelieferte Verzögerung z. B. einer mit anderen Funktionen verknüpften Verzögerung entsprechen kann, z. B. der durch einen Ausgabepuffer verursachten Verzögerung. - Wie aus
3 weiter ersichtlich, empfängt die Latenzintervalldefinitionsschaltung20 das Steuersignal STRT und das Taktsignal CLK und erzeugt Latenzintervalldefinitionssignale L0, L1, ..., Ln, mit n ≥ 0. -
4 veranschaulicht eine erfindungsgemäße Realisierung einer Latenzintervalldefinitionsschaltung20' . Diese beinhaltet eine Mehrzahl von seriell geschalteten Flip-Flops21 ,22 , ...,25 vom doppelflankgetriggerten Typ (DET), die vom Taktsignal CLK getaktet werden. Ein erstes Flip-Flop21 empfängt das Steuersignal STRT an seinem Eingangsanschluss D und erzeugt daraus in Reaktion auf das Taktsignal CLK ein erstes Latenzintervalldefinitionssignal L0 an seinem Ausgangsanschluss Q. Ein zweites Flip-Flop22 empfängt das erste Latenzintervalldefinitionssignal L0 an seinem Eingangsanschluss D und erzeugt in Reaktion auf das Taktsignal CLK ein zweites Latenzintervalldefinitionssignal L1 an seinem Ausgangsan schluss Q. In gleicher Weise erzeugen das dritte, vierte und fünfte Flip-Flop23 ,24 ,25 ein drittes, viertes und fünftes Latenzintervalldefinitionssignal L2, L3, L4. Wenngleich4 fünf Latenzintervalldefinitionssignale L0, L1, L2, L3, L4 zeigt, versteht es sich, dass je nach Anwendungsfall eine beliebige andere Anzahl von Latenzintervalldefinitionssignalen erzeugt werden können. -
5 zeigt ein Beispiel einer verwendbaren DET-Flip-Flop-Schaltung521 , wie sie in IEEE JOURNAL OF SOLID-STATE CIRCUITS, Band 26, Nr. 8, August 1991 beschrieben ist. Bei dieser DET-Flip-Flop-Schaltung21 sind ein Eingangsanschluss D und ein Taktsignalanschluss CLK an eine positivflankengetriggerte Schaltung PET und eine negativflankengetriggerte Schaltung NET angeschlossen. Die positivflankengetriggerte Schaltung PET umfasst Transistoren41 ,42 , ...,49 , während die negativflankengetriggerte Schaltung Transistoren51 ,52 , ...,59 umfasst. - Die positivflankengetriggerte Schaltung PET puffert den Logikpegel am Eingangsanschluss D einer positiven Flanke eines Taktsignals am Taktsignalanschluss CLK, um an einem Ausgangsanschluss Q ein Ausgangssignal zu erzeugen. Speziell wird, wenn der Logikpegel am Eingangsanschluss D ein hoher Logikpegel ist, der Transistor
43 leitend geschaltet, wodurch ein Knoten A auf einen niedrigen Logikpegel gesteuert wird. Dies schaltet den Transistor45 sperrend. Der Transistor44 wird in Reaktion auf einen niedrigen Logikpegel des Taktsignals CLK leitend geschaltet, wodurch ein Knoten M auf einen hohen Logikpegel gesteuert wird. Der Transistor44 wird in Reaktion auf einen anschließenden hohen Pegel des Taktsignals CLK sperrend geschaltet, der Knoten M bleibt jedoch auf hohem Pegel. Der Transistor49 wird durch den hohen Pegel des Knotens M leitend geschaltet, und die Logikpegel von Ausgangssignalen Q' und Q nehmen in Reaktion auf den hohen Logikpegel des Taktsignals CLK einen niedrigen bzw. hohen Logikpegel ein. - Wenn der Logikpegel am Eingangsanschluss D ein niedriger Pegel ist, wird der Transistor
41 leitend geschaltet, während der Transistor43 sperrend geschaltet wird. Der Transistor42 wird in Reaktion auf einen niedrigen Logikpegel des Taktsignals CLK leitend geschaltet, so dass der Knoten A auf einen hohen Logikpegel gesteuert wird. Der Transistor42 wird durch den nächsten hohen Pegel des Taktsignals CLK sperrend geschaltet, der Knoten A bleibt jedoch auf hohem Logikpegel. Der Transistor45 wird durch den hohen Logikpegel am Knoten A leitend geschaltet. Der Transistor46 wird in Reaktion auf den hohen Pegel des Taktsignals CLK leitend geschaltet, so dass der Knoten M auf einen niedrigen Logikpegel gesteuert wird. Der Transistor47 wird durch den niedrigen Pegel des Knotens M leitend geschaltet, so dass die Ausgangssignale Q' und Q einen hohen bzw. niedrigen Logikpegel einnehmen. Die negativflankengetriggerte Schaltung NET puffert den Logikpegel am Eingangsanschluss D bei einer negativen Flanke des Taktsignals CLK. Die Betriebsweise der negativflankengetriggerten Schaltung NET ist analog zu derjenigen der positivflankengetriggerten Schaltung PET und braucht daher nicht weiter im Detail erläutert werden. -
6 veranschaulicht exemplarische Funktionen der Latenzbestimmungsschaltung4 von3 . Wie aus6 ersichtlich, wird der Logikpegel des Steuersignals STRT, das von der Latenzintrvalldefinitionsschaltung20 empfangen wird, an einer Flanke des Taktsignals CLK gepuffert. Wenn das Steuersignal STRT auf einen hohen Pegel übergeht und während einer anschließenden positiven Flanke des Taktsignals CLK auf hohem Pegel bleibt, wird für das erste Latenzintervalldefinitionssignal L0 eine positive Flanke erzeugt. In Reaktion auf eine anschließende negative Flanke des Taktsignals CLK wird dann eine Flanke des zweiten Latenzintervalldefinitionssignals L2 erzeugt. Auf diese Weise werden sukzessiv Flanken für das dritte, das vierte und das fünfte Latenzintervalldefinitionssignal L2, L3, L4 bei aufeinanderfolgenden Flanken des Taktsignals CLK erzeugt. - Wie weiter aus
6 ersichtlich, geht das synchronisierte Steuersignal iSTRT in Reaktion auf einen hohen Pegel des Steuersignals STRT und einer positiven Flanke des Taktsignals CLK auf einen hohen Logikpegel über. Das Ausgangssignal Del1 wird dann, wie gezeigt, nach einer Verzögerung D0 auf hohen Pegel gesteuert, und das Testsignal Del2 wird nach einer Verzögerung D1 + D2 + D3 auf hohen Pegel gesteuert, die der Summe einer Verzögerungszeit d1 eines Ausgabepuffers, einer Setup-Zeit d2 des Ausgabepuffers und einer Verzögerungszeit d3 eines Zwischenspeichers entsprechen kann, wie oben unter Bezugnahme auf die1 und2 erläutert. Das Testsignal Del2 wird, wie gezeigt, während eines Latenzintervalls auf hohen Pegel gesteuert, das durch das vierte und fünfte Latenzintervalldefinitionssignal L3, L4 festgelegt ist. Dies bewirkt, dass ein Latentanzeigesignal CL2 entsprechend einem Latenzwert von 2 durch die Latenzanzeigeschaltung30 bereitgestellt wird. -
7 veranschaulicht eine erfindungsgemäß verwendbare Latenzanzeigeschaltung30' in ihrem genaueren Aufbau. Diese Latenzanzeigeschaltung30' empfängt die Latenzintervalldefinitionssignale L1, L2, L3 und L4 sowie das Testsignal Del2 und erzeugt daraus Latenzanzeigesignale CL1, CL1.5, CL2, CL2.5. Speziell weist die Latenzanzeigeschaltung30' D-Flip-Flops31 ,32 ,33 ,34 auf, die jeweils eines der Latenzintervalldefinitionssignale L1, L2, L3, L4 empfangen. An den Ausgangsknoten61 ,62 ,63 ,64 eines jeden der D-Flip-Flops31 ,32 33 34 ist je ein Transistor35 ,36 ,37 ,38 angeschlossen. Ein Inverter73 empfängt das Steuersignal STRT und steuert die Gate-Anschlüsse der Transistoren35 ,36 ,37 ,38 . Die Ausgangsknoten61 ,62 ,63 ,64 der D-Flip-Flops31 ,32 ,33 ,34 sind über je einen Inverter65 ,66 ,67 ,68 an jeweils einen Eingang von NOR-Gattern69 ,70 ,71 ,72 , die zwei Eingänge aufweisen, angeschlossen. Die Ausgangsknoten62 ,63 ,64 der D-Flip-Flops32 ,33 ,34 sind außerdem mit dem zweiten Eingang je eines der NOR-Gatter69 ,70 ,71 verbunden, während der zweite Eingang des NOR-Gatters72 mit einer Signalmasse verbunden ist. Die NOR-Gatter69 ,70 ,71 ,72 erzeugen jeweils eines der Latenzintervalldefinitionssignale CL1, CL1.5, CL2, CL2.5. - Wie aus
7 in Verbindung mit6 ersichtlich, sind die Transistoren35 bis38 leitend geschaltet, wenn sich das Steuersignal STRT auf einem niedrigen Logikpegel befindet, so dass die Ausgangsknoten61 bis64 der D-Flip-Flops31 bis34 auf niedrige Logikpegel gesteuert werden, was bewirkt, dass sich die Latenzanzeigesignale CL1, CL1.5, CL2, CL2.5 auf niedrigem Logikpegel befinden. Wenn ausgehend davon das Testsignal Del2 auf einen hohen Logikpegel übergeht, Puffern die D-Flip-Flops31 bis34 den Logikpegel je eines der Latenzintervalldefinitionssignale L1 bis L4. Wie in6 gezeigt, nehmen die Latenzintervalldefinitionssignale L1, L2, L3 einen hohen Logikpegel ein, wenn das Testsignal Del2 auf hohen Logikpegel geht, so dass die Ausgangsknoten61 ,62 ,63 der D-Flip-Flops31 ,32 ,33 auf hohen Logikpegel gepuffert werden. Der Logikpegel des Latenzintervalldefinitionssignals L4 ist hingegen niedrig, was bewirkt, dass der Ausgangsknoten64 des D-Flip-Flops34 auf niedrigem Logikpegel bleibt. Dies hat zur Folge, dass das dritte Latenzanzeigesignal CL2 auf hohem Logikpegel liegt, während das erste, das zweite und das vierte Latenzanzeigesignal CL1, CL1.5, CL2.5 auf niedrigem Logikpegel liegen. -
8 veranschaulicht eine erfindungsgemäße Pufferschaltung90 mit variabler Latenz. Diese beinhaltet einen Pufferschaltkreis91 , der ein Eingangssignal DIO empfängt und daraus in Reaktion auf ein Ausgabefreigabesignal TRST ein Ausgabesignal DQ erzeugt. Wie gezeigt, umfasst der Pufferschaltkreis91 einen Inverter92 , der das Eingangssignal DIO empfängt, ein NAND-Gatter93 , welches das Eingangssignal DIO und das Ausgabefreigabesignal TRST empfängt, und ein UND-Gatter94 , welches ein vom Inverter92 erzeugtes Ausgangssignal und das Ausgabefreigabesignal TRST empfängt. Das NAND-Gatter93 er zeugt ein Ausgangssignal, das an einen Gate-Anschluss eines Transistors95 angelegt wird, und das UND-Gatter94 erzeugt ein Ausgangssignal, welches an einen Gate-Anschluss eines Transistors96 angelegt wird. Die Pufferschaltung90 mit variabler Latenz weist zudem eine Ausgabefreigabesignalerzeugungsschaltung80 auf, die das Ausgabefreigabesignal TRST in Reaktion auf ein Taktsignal CLK und ein Befehlssignal CMD mit einer zeitlichen Abstimmung erzeugt, die in Reaktion auf die Latenzanzeigesignale CL1, CL1.5, CL2, CL2.5 gesteuert wird, welche von einer Latenzbestimmungsschaltung erzeugt werden, z. B. der Latenzbestimmungsschaltung4 von3 . -
10 veranschaulicht eine erfindungsgemäß verwendbare Ausgabefreigabesignalerzeugungsschaltung80' . Diese beinhaltet eine Mehrzahl von seriell geschalteten Flip-Flops81 ,82 , ...,85 vom doppelflankengetriggerten Typ (DET), die durch ein Taktsignal CLK getaktet werden. Ein erstes Flip-Flop81 empfängt ein Befehlssignal CMD, und die seriell geschalteten Flip-Flops81 bis85 erzeugen ein jeweiliges Ausgangssignal L0', L1', ..., L4' in Reaktion auf das Befehlssignal CMD und das Taktsignal CLK. Die Ausgangssignale L1', ..., L4' werden zu je einem Schalter86 ,87 ,88 ,89 geführt, die in Reaktion auf die Latenzanzeigesignale CL1, CL1.5, CL2, CL2.5 geöffnet und geschlossen werden, um ein Ausgabefreigabesignal TRST mit geeigneter Verzögerung zu erzeugen. Beispielsweise schließt ein aktives Latenzanzeigesignal CL2 den Schalter88 , was bewirkt, dass das Ausgabefreigabesignal TRST vom Ausgangssignal L3' erzeugt wird, das vom Flip-Flop84 geliefert wird. - Aus
9 ist in Verbindung mit8 ersichtlich, dass das aktive Ausgabefreigabesignal TRST es erlaubt, Daten D0, D1, ..., D3 auf der Datenleitung DI0 zum Ausgangsanschluss DQ zu übertragen. Das Ausgabefreigabesignal TRST wird in Reaktion auf einen Befehl CMD mit einer Verzögerung d aktiviert, die durch die Latenzanzeigesignale CL1, CL1.5, CL2, CL2.5 gesteuert wird, welche in Reaktion auf die Frequenz des Taktsignals CLK erzeugt werden, wie oben beschrieben. Demgemäß ermöglicht die Erfindung eine Einstellung der Latenz in Abhängigkeit von der Taktfrequenz derart, dass eine unnötige Verzögerung bei niedrigeren Taktfrequenzen verringert werden kann.
Claims (20)
- Latenzbestimmungsschaltung mit – einer Latenzintervalldefinitionsschaltung (
20 ), die dafür eingerichtet ist, ein Taktsignal (CLK) zu empfangen und wenigstens ein Latenzintervalldefinitionssignal (L1, ..., Ln) zu erzeugen, welches wenigstens ein Latenzintervall definiert, – einer Testsignalerzeugungsschaltung (5 ,10 ), die folgende Elemente enthält: – eine Synchronisationsschaltung (5 ), die dafür eingerichtet ist, ein Steuersignal (STRT) und das Taktsignal (CLK) zu empfangen und ein synchronisiertes Steuersignal (iSTRT) zu erzeugen, und – eine Verzögerungsschaltung (10 ), die dafür eingerichtet ist, das synchronisierte Steuersignal (iSTRT) zu empfangen und ein Testsignal (Del2) zu erzeugen, das gegenüber dem Taktsignal (CLK) um eine vorgegebene Verzögerung verzögert ist, und – einer Latenzanzeigeschaltung (30 ), die dafür eingerichtet ist, das wenigstens eine Latenzintervalldefinitionssignal (L1, ..., Ln) und das Testsignal (Del2) zu emp fangen und ein Latenzanzeigesignal (CL1, ..., CLn) zu erzeugen. - Latenzbestimmungsschaltung nach Anspruch 1, weiter dadurch gekennzeichnet, dass die Testsignalerzeugungsschaltung dafür eingerichtet ist, das Testsignal mit einer vorgegebenen Verzögerung gegenüber einer der Aktivierung des Steuersignals folgenden Flanke des Taktsignals zu erzeugen.
- Latenzbestimmungsschaltung nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass die Synchronisationsschaltung ein Flip-Flop (
6 ) umfasst, welches das Steuersignal empfängt und daraus in Reaktion auf das Taktsignal das synchronisierte Steuersignal erzeugt. - Latenzbestimmungsschaltung nach einem der Ansprüche 1 bis 3, weiter dadurch gekennzeichnet, dass die Latenzintervalldefinitionsschaltung sukzessiv jeweilige Flanken jeweils eines von mehreren Latenzintervalldefinitionssignalen in Reaktion auf aufeinanderfolgende Flanken des Taktsignals erzeugt.
- Latenzbestimmungsschaltung nach Anspruch 4, weiter dadurch gekennzeichnet, dass die Latenzintervalldefinitionsschaltung auf ein Steuersignal anspricht und sukzessiv die Flanken des jeweiligen Latenzintervalldefinitionssignals im Anschluss an einen Übergang eines Steuersignals auf einen vorgegebenen Logikpegel erzeugt.
- Latenzbestimmungsschaltung nach Anspruch 5, weiter dadurch gekennzeichnet, dass die Latenzintervalldefinitionsschaltung eine Mehrzahl von seriell geschalteten Flip-Flops (
21 bis25 ) umfasst, von denen ein erstes ein Steuersignal empfängt und jedes ein jeweiliges Latenzintervalldefinitionssignal aus dem Steuersignal in Reaktion auf das Taktsignal erzeugt. - Latenzbestimmungsschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Latenzanzeigeschaltung mehrere Latenzanzeigesignale erzeugt.
- Latentbestimmungsschaltung nach Anspruch 7, weiter dadurch gekennzeichnet, dass die Latenzanzeigeschaltung ein erstes Latenzanzeigesignal aktiviert, wenn das Testsignal auf einen vorgegebenen Logikpegel vor einer ersten Flanke der nacheinander erzeugten Flanken übergeht, und ein zweites Latenzanzeigesignal aktiviert, wenn das Testsignal auf den vorgegebenen Logikzustand zwischen der ersten Flanke und einer unmittelbar nachfolgenden zweiten Flanke der nacheinander erzeugten Flanken übergeht.
- Latenzbestimmungsschaltung nach Anspruch 7 oder 8, weiter dadurch gekennzeichnet, dass die Latenzanzeigeschaltung folgende Elemente umfasst: – eine Mehrzahl von Flip-Flops (
31 bis34 ), die das Taktsignal an einem jeweiligen Taktsignaleingang empfangen, jeweils eines der mehreren Latenzintervalldefinitionssignale an einem entsprechenden Dateneingang empfangen und jeweils ein Ausgangssignal an einem entsprechenden Datenausgang aus dem jeweiligen Latenzintervalldefinitionssignal in Reaktion auf das Taktsignal erzeugen, und – einen Logikschaltkreis, der die mehreren Ausgangssignale der Flip-Flops empfängt und daraus die mehreren Latenzanzeigesignale erzeugt. - Latenzbestimmungsschaltung nach Anspruch 9, weiter dadurch gekennzeichnet, dass der Logikschaltkreis folgende Elemente enthält: – einen ersten Inverter, der an einen Datenausgang eines ersten der mehreren Flip-Flops angeschlossen ist, – ein erstes NOR-Gatter, das an einen Ausgang des ersten Flip-Flops und einen Datenausgang eines zweiten der mehreren Flip-Flops angeschlossen ist, – einen zweiten Inverter, der an den Datenausgang des zweiten Flip-Flops angeschlossen ist, und – ein zweites NOR-Gatter, das an einen Datenausgang eines dritten der mehreren Flip-Flops angeschlossen ist.
- Latenzbestimmungsschaltung nach einem der Ansprüche 1 bis 10, weiter dadurch gekennzeichnet, dass die Latenzintervalldefinitionsschaltung eine Flanke des Latenzintervalldefinitionssignals in Reaktion auf eine Flanke des Taktsignals erzeugt und die Latenzanzeigeschaltung einen ersten Logikzustand des Latenzanzeigesignals in Reaktion auf einen Übergang des Testsignals auf einen vorgegebenen Logikpegel vor der Flanke des Latenzintervalldefinitionssignals erzeugt und einen zweiten Logikzustand des Latenzanzeigesignals in Reaktion auf einen Übergang des Testsignals auf den vorgebbaren Logikpegel nach der Flanke des Latenzintervalldefinitionssignals erzeugt.
- Latenzbestimmungsschaltung nach einem der Ansprüche 1 bis 11, weiter dadurch gekennzeichnet, dass sie zur Verwendung in einem SDRAM eingerichtet ist und die vorgegebene Verzögerung der Summe einer Verzögerungszeit einer Pufferschaltung des SDRAM, einer Setup-Zeitdauer der Pufferschaltung und einer Verzögerungszeit einer Zwischenspeicherschaltung entspricht, die ein Eingangssignal für die Pufferschaltung bereitstellt.
- Latenzbestimmungsschaltung nach einem der Ansprüche 1 bis 12, weiter dadurch gekennzeichnet, dass das Latenzanzeigesignal einer Pufferschaltung zugeführt wird.
- Latenzbestimmungsschaltung nach einem der Ansprüche 1 bis 13, weiter dadurch gekennzeichnet, dass die Synchronisationsschaltung folgende Elemente enthält: – ein D-Flip-Flop, welches das Steuersignal empfängt und daraus das synchronisierte Steuersignal erzeugt, – einen Inverter, der das Steuersignal empfängt und daraus ein Ausgangssignal erzeugt, und – einen Transistor, der das synchronisierte Steuersignal in Reaktion auf das Ausgangssignal des Inverters deaktiviert.
- Latenzbestimmungsschaltung nach einem der Ansprüche 1 bis 14, weiter dadurch gekennzeichnet, dass die Latenzintervalldefinitionsschaltung eine Mehrzahl von seriell geschalteten, doppelflankengetriggerten (DET-)Flip-Flops (
21 bis25 ) beinhaltet, die durch das Taktsignal getaktet werden und jeweils eines der Latenzintervalldefinitionssignale erzeugen. - Latenzbestimmungsschaltung nach Anspruch 15, weiter dadurch gekennzeichnet, dass die doppelflankengetriggerten Flip-Flops Logikpegel an ihren Eingängen in Reaktion auf die ansteigenden und fallenden Flanken des Taktsignals zwischenspeichern.
- Pufferschaltung mit variabler Latenz, gekennzeichnet durch – einen Pufferschaltkreis (
91 ), der ein Eingangssignal (DIO) empfängt und daraus in Reaktion auf ein Ausgabefreigabesignal (TRST) ein Ausgangssignal (DQ) erzeugt, – eine Ausgabefreigabesignalerzeugungsschaltung (80 ), die ein latenzindikatives Signal (CL1, CL1.5, CL2.5) empfängt und das Ausgabefreigabesignal in Reaktion auf ein Befehlssignal (CMD) mit einer Verzögerung erzeugt, die auf dem latenzindikativen Signal basiert, und – eine Latenzbestimmungsschaltung nach einem der Ansprüche 1 bis 16. - Pufferschaltung nach Anspruch 17, weiter dadurch gekennzeichnet, dass die vorgegebene Verzögerung der Summe einer mit dem Pufferschaltkreis verknüpften Verzögerung und einer Verzögerung entspricht, die mit einem Schaltkreis verknüpft ist, der das Eingangssignal für den Pufferschaltkreis bereitstellt.
- Speicherbauelement mit – einem internen Schaltkreis (
2 ), der ein Eingangssignal (DIO) erzeugt, und – einer Pufferschaltung mit variabler Latenz nach Anspruch 17 oder 18. - Speicherbauelement nach Anspruch 19, weiter dadurch gekennzeichnet, dass die vorgegebene Verzögerung des Testsignals der Latenzanzeigeschaltung der Pufferschaltung mit variabler Latenz der Summe einer mit dem Pufferschaltkreis verknüpften Verzögerung und einer mit dem internen Schaltkreis verknüpften Verzögerung entspricht.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990042877A KR100311044B1 (ko) | 1999-10-05 | 1999-10-05 | 클럭 주파수에 따라 레이턴시 조절이 가능한 레이턴시 결정 회로 및 레이턴시 결정 방법 |
KR99-42877 | 1999-10-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10049029A1 DE10049029A1 (de) | 2001-04-12 |
DE10049029B4 true DE10049029B4 (de) | 2009-07-30 |
Family
ID=19614058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10049029A Expired - Fee Related DE10049029B4 (de) | 1999-10-05 | 2000-10-04 | Schaltung und Verfahren zur Latenzbestimmung, Pufferschaltung mit variabler Latenz und Speicherbauelement |
Country Status (4)
Country | Link |
---|---|
US (1) | US6327217B1 (de) |
JP (1) | JP2001155484A (de) |
KR (1) | KR100311044B1 (de) |
DE (1) | DE10049029B4 (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003043117A (ja) * | 2001-08-02 | 2003-02-13 | Fujitsu Ltd | 半導体集積回路 |
JP2003257200A (ja) * | 2002-03-01 | 2003-09-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR100486250B1 (ko) * | 2002-07-10 | 2005-05-03 | 삼성전자주식회사 | 고주파수 동작을 위한 동기식 반도체 장치의 레이턴시제어 회로 및 그 방법 |
KR100505645B1 (ko) * | 2002-10-17 | 2005-08-03 | 삼성전자주식회사 | 동작주파수 정보 또는 카스 레이턴시 정보에 따라출력신호의 슬루율을 조절 할 수 있는 출력 드라이버 |
US6940768B2 (en) * | 2003-11-04 | 2005-09-06 | Agere Systems Inc. | Programmable data strobe offset with DLL for double data rate (DDR) RAM memory |
KR100546215B1 (ko) | 2003-12-05 | 2006-01-24 | 주식회사 하이닉스반도체 | 펄스 폭 제어 회로 |
JP2005222581A (ja) | 2004-02-03 | 2005-08-18 | Renesas Technology Corp | 半導体記憶装置 |
DE102004009958B3 (de) * | 2004-03-01 | 2005-09-22 | Infineon Technologies Ag | Schaltungsanordnung zur Latenzregelung |
KR100594278B1 (ko) | 2004-06-03 | 2006-06-30 | 삼성전자주식회사 | 클럭 신호의 주파수를 검출하는 회로와 방법 및 이를구비하는 반도체 메모리 장치의 레이턴시 신호 발생 회로 |
AU2004323369A1 (en) * | 2004-09-17 | 2006-03-23 | Siang Beng Chng | System and method for batch conversion of RFID tag to RFID label |
KR101003113B1 (ko) * | 2004-12-17 | 2010-12-21 | 주식회사 하이닉스반도체 | 콤보 메모리용 카스 레이턴시 선택 회로 및 방법 |
KR100625296B1 (ko) * | 2004-12-30 | 2006-09-19 | 주식회사 하이닉스반도체 | 고주파수 동작을 위한 동기식 반도체 장치의 레이턴시제어장치 및 그 제어방법 |
KR100755371B1 (ko) | 2005-05-03 | 2007-09-04 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 데이터 스트로우브 신호발생방법 |
KR100771876B1 (ko) * | 2006-07-14 | 2007-11-01 | 삼성전자주식회사 | 버스트 데이터의 리오더링 여부에 따라 클럭 레이턴시를조절하는 반도체 메모리 장치 및 방법 |
KR100752671B1 (ko) * | 2006-09-06 | 2007-08-29 | 삼성전자주식회사 | M 행 n 열의 레이턴시 래치들을 이용하는 레이턴시 신호생성기 및 레이턴시 신호 생성 방법 |
KR100866970B1 (ko) * | 2007-06-08 | 2008-11-05 | 삼성전자주식회사 | Ecc 레이턴시와 데이터 레이턴시를 별도로 설정할 수있는 반도체 장치 |
KR101374336B1 (ko) * | 2007-10-11 | 2014-03-17 | 삼성전자주식회사 | 메모리 시스템 및 이 시스템을 위한 반도체 메모리 장치와제어부 |
KR101290764B1 (ko) * | 2007-10-24 | 2013-07-30 | 삼성전자주식회사 | 고속동작에 적합한 입력 회로를 갖는 반도체 메모리 장치 |
KR101398194B1 (ko) * | 2008-01-16 | 2014-05-26 | 삼성전자주식회사 | 넓은 주파수 범위에서 동작하는 버퍼 및 상기 버퍼를포함하는 반도체 장치 |
KR102161083B1 (ko) | 2013-12-04 | 2020-10-05 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5448528A (en) * | 1993-09-21 | 1995-09-05 | Fujitsu Limited | Synchronous DRAM having initial mode setting circuit |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950012019B1 (ko) | 1992-10-02 | 1995-10-13 | 삼성전자주식회사 | 반도체메모리장치의 데이타출력버퍼 |
KR950010564B1 (en) * | 1992-10-02 | 1995-09-19 | Samsung Electronics Co Ltd | Data output buffer of synchronous semiconductor memory device |
US5424983A (en) | 1993-12-16 | 1995-06-13 | Mosaid Technologies Incorporated | Output buffer and synchronizer |
KR0122099B1 (ko) | 1994-03-03 | 1997-11-26 | 김광호 | 라이트레이턴시제어기능을 가진 동기식 반도체메모리장치 |
US5655105A (en) | 1995-06-30 | 1997-08-05 | Micron Technology, Inc. | Method and apparatus for multiple latency synchronous pipelined dynamic random access memory |
KR0167683B1 (ko) | 1995-09-11 | 1999-02-01 | 김광호 | 동기메모리의 고주파 동작용 데이타 출력버퍼 제어방법 |
JP3756231B2 (ja) * | 1995-12-19 | 2006-03-15 | 株式会社ルネサステクノロジ | 同期型半導体記憶装置 |
US5933379A (en) * | 1996-11-18 | 1999-08-03 | Samsung Electronics, Co., Ltd. | Method and circuit for testing a semiconductor memory device operating at high frequency |
KR100238869B1 (ko) | 1996-12-11 | 2000-01-15 | 윤종용 | 버스트 모드 신호를 제공하기 위한 반도체 메모리 장치 |
KR100301036B1 (ko) * | 1997-06-26 | 2001-09-03 | 윤종용 | 데이터입출력마스크입력버퍼의전류소모를감소시키기위한제어부를구비하는동기식반도체메모리장치 |
-
1999
- 1999-10-05 KR KR1019990042877A patent/KR100311044B1/ko not_active IP Right Cessation
-
2000
- 2000-10-04 DE DE10049029A patent/DE10049029B4/de not_active Expired - Fee Related
- 2000-10-05 JP JP2000306665A patent/JP2001155484A/ja not_active Withdrawn
- 2000-10-05 US US09/679,784 patent/US6327217B1/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5448528A (en) * | 1993-09-21 | 1995-09-05 | Fujitsu Limited | Synchronous DRAM having initial mode setting circuit |
Non-Patent Citations (1)
Title |
---|
"Double Edge triggered DFF..." M. Afghahi et al., IEEE Journal Sol.St.Circ. 26 #8, S. 1168-1170 * |
Also Published As
Publication number | Publication date |
---|---|
KR20010036041A (ko) | 2001-05-07 |
US6327217B1 (en) | 2001-12-04 |
KR100311044B1 (ko) | 2001-10-18 |
JP2001155484A (ja) | 2001-06-08 |
DE10049029A1 (de) | 2001-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10049029B4 (de) | Schaltung und Verfahren zur Latenzbestimmung, Pufferschaltung mit variabler Latenz und Speicherbauelement | |
DE10322364B4 (de) | Datenpuffer und Halbleiterspeicher sowie zugehöriges Verfahren zur Verzögerungszeitsteuerung | |
DE10010440B9 (de) | Synchrones dynamisches Speicherbauelement mit wahlfreiem Zugriff und Verfahren zur CAS-Latenzsteuerung | |
DE10235739B4 (de) | Register, das auf einem Speichermodul montiert ist sowie Verwendung eines Registers in einem Speichermodul | |
DE19549532B4 (de) | Synchrone Halbleiterspeichervorrichtung mit Selbstvorladefunktion | |
DE10016986B4 (de) | Halbleiterspeicherbauelement und Verfahren zur Lese-/Schreibsteuerung hierfür | |
DE102006012896B4 (de) | Halbleiterbauelement und Datenabtaststeuerverfahren | |
DE102004025900A1 (de) | Leselatenz-Steuerschaltung | |
DE102006030377A1 (de) | Verzögerungsregelschleifenschaltung | |
DE10307244A1 (de) | Automatische Vorladesteuerungsschaltung und zugehöriges Vorladesteuerungsverfahren | |
DE10235740A1 (de) | Register, das zum Korrespondieren mit einem Breitfrequenzband geeignet ist, und Signalerzeugungsverfahren, das dasselbe verwendet | |
DE60100612T2 (de) | Synchrone Halbleiterspeichervorrichtung | |
DE19954564B4 (de) | Steuerungsschaltung für die CAS-Verzögerung | |
DE102007010310A1 (de) | Eingabeschaltung eines Halbleiterspeicherelements, Halbleiterspeicherelement und Verfahren zum Steuern der Eingabeschaltung | |
DE102006039328A1 (de) | Wave-Pipeline-Ausgabeschaltung für synchrones Speicherbauelement | |
DE19831350B4 (de) | Halbleiterschaltungsvorrichtung, die synchron mit einem Taktsignal arbeitet, und Verfahren der Verwendung einer Halbleiterschaltungsvorrichtung, die synchron mit einem Taktsignal arbeitet | |
DE19937829A1 (de) | Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten | |
DE10249652A1 (de) | Halbleiterspeichereinrichtung | |
DE102004024634B4 (de) | Integrierter Schaltungsbaustein und Speichersystem mit Datenpuffer sowie zugehöriges Steuerverfahren | |
DE102006043007B4 (de) | Speicherbauelement, Speichersteuereinheit und Speichersystem | |
DE10261768A1 (de) | Schaltkreis zur Steuerung eines AC-Zeitsteuerungsparameters eines Halbleiterspeicherbauelements und zugehöriges Verfahren | |
DE102007011091A1 (de) | Verfahren zum Testen eines Halbleiterspeichers, Verfahren zur Datenserialisierung und Datenserialisierer | |
DE102004031451A1 (de) | Halbleiterspeichervorrichtung zur Lieferung einer stabilen Hochspannung während eines Auto-Refresh-Vorgangs und Verfahren dazu | |
DE112021001262T5 (de) | Versorgungsspannungs-auswahlschaltung | |
DE102006012968A1 (de) | Verfahren zum Erhöhen einer Dateneinrichtungs- und Haltespanne im Fall von nicht symmetrischen PVT |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |