JP2008299919A - 記憶装置及びデータの書き込み方法 - Google Patents
記憶装置及びデータの書き込み方法 Download PDFInfo
- Publication number
- JP2008299919A JP2008299919A JP2007142738A JP2007142738A JP2008299919A JP 2008299919 A JP2008299919 A JP 2008299919A JP 2007142738 A JP2007142738 A JP 2007142738A JP 2007142738 A JP2007142738 A JP 2007142738A JP 2008299919 A JP2008299919 A JP 2008299919A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage area
- page
- data storage
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】
データの破損を極力回避することができる記憶装置及びデータの書き込み方法を提供すること。
【解決手段】
この記憶装置は、第1のデータ記憶領域とデータの書き込み不良が発生したときに第1のデータ記憶領域のデータを破損する可能性のある第2のデータ記憶領域とが設けられた半導体不揮発性メモリと、半導体不揮発性メモリへのデータの書き込み要求に応じて、第2のデータ記憶領域へのデータの書き込みを制限し、第1のデータ記憶領域にデータを書き込むようにデータの書き込みを制御する制御部とを具備する。
【選択図】 図5
データの破損を極力回避することができる記憶装置及びデータの書き込み方法を提供すること。
【解決手段】
この記憶装置は、第1のデータ記憶領域とデータの書き込み不良が発生したときに第1のデータ記憶領域のデータを破損する可能性のある第2のデータ記憶領域とが設けられた半導体不揮発性メモリと、半導体不揮発性メモリへのデータの書き込み要求に応じて、第2のデータ記憶領域へのデータの書き込みを制限し、第1のデータ記憶領域にデータを書き込むようにデータの書き込みを制御する制御部とを具備する。
【選択図】 図5
Description
本発明は、半導体不揮発性メモリが実装された記憶装置及び半導体不揮発性メモリへのデータの書き込み方法に関する。
NANDフラッシュメモリに代表される半導体不揮発性メモリが、近年めまぐるしい速度で高容量化してきている。この高容量化を実現する技術の一つとして、従来1ビットしか記録できなかったセル(シングルレベルセル)に対して2ビット以上の多値を記録可能なセル(マルチレベルセル)を搭載した半導体不揮発性メモリの登場が挙げられる(例えば、特許文献1参照。)。
特開2005−32431号公報(段落[0007]−[0010])
しかしながら、こうした高容量化の構造上、同一ブロック内部で、あるページへの書き込みが失敗すると、対応する特定のページのデータが破壊される、という問題がある。
つまり、半導体不揮発性メモリの微細化に伴い、隣接するセルの相互間隔が非常に狭まり、隣接するセル相互の浮遊ゲート間の容量が大きくなる。したがって、セルの閾値電圧が、浮遊ゲート間の容量により、隣接セルのデータに応じて変動してしまうという問題が生じている。特に、マルチレベルセルの場合、1データ当たりの閾値電圧の分布を非常に狭く制御する必要があり、隣接セルのデータに応じて閾値電圧が変動するという問題が顕著となっていることに起因する。
特に、半導体不揮発性メモリを主たる記憶媒体とするシステムにおいては、例えばFAT(File Allocation Table)データやシステムデータ、セキュリティデータ、DRM(Digital Rights Management)データが破壊されてしまうと、例え一部のデータの破損であったとしても、その影響によりシステムが起動しなくなってしまう事態が発生しうる。
特に、半導体不揮発性メモリを主たる記憶媒体とするシステムにおいては、例えばFAT(File Allocation Table)データやシステムデータ、セキュリティデータ、DRM(Digital Rights Management)データが破壊されてしまうと、例え一部のデータの破損であったとしても、その影響によりシステムが起動しなくなってしまう事態が発生しうる。
以上のような事情に鑑み、本発明の目的は、データの破損を極力回避することができる記憶装置及びデータの書き込み方法を提供することにある。
かかる課題を解決するため、本発明に係る記憶装置は、第1のデータ記憶領域とデータの書き込み不良が発生したときに前記第1のデータ記憶領域のデータを破損する可能性のある第2のデータ記憶領域とが設けられた半導体不揮発性メモリと、前記半導体不揮発性メモリへのデータの書き込み要求に応じて、前記第2のデータ記憶領域へのデータの書き込みを制限し、前記第1のデータ記憶領域に前記データを書き込むようにデータの書き込みを制御する制御部とを具備する。
本発明では、データの書き込み不良が発生したときに第1のデータ記憶領域のデータを破損する可能性のある第2のデータ記憶領域へのデータの書き込みを制限し、第1のデータ記憶領域にデータを書き込むようにデータの書き込みを制御しているので、データの破損を極力回避することができる。
前記制御部は、第1の重要度を有するデータについては前記第1のデータ記憶領域に書き込み、前記第1の重要度よりも重要度の低い第2の重要度を有するデータについては前記第1のデータ記憶領域と共に前記第2のデータ記憶領域にも書き込むようにデータの書き込みを制御することが好ましい形態である。
重要度の低いデータについては第2のデータ記憶領域にデータを書き込む余地を残すことにより、データの破損を極力回避しつつ、高容量化を維持することができる。
前記第1の重要度を有するデータとしては、FAT(File Allocation Table)データやシステムデータ、セキュリティデータ、DRM(Digital Rights Management)データが挙げられる。
これらのデータは、例え一部のデータの破損であったとしても、その影響によりシステムが起動しなくなってしまう可能性がある重要なデータだからである。
本発明の別の観点に係る記憶装置は、物理ブロック内部の物理ページに依存関係のあるマスター(Master)ページとサーバント(Servant)ページとを有する半導体不揮発性メモリと、前記半導体不揮発性メモリへのデータの書き込み要求に応じて、前記サーバント(Servant)ページへのデータの書き込みを制限し、前記マスター(Master)ページに前記データを書き込むようにデータの書き込みを制御する制御部とを具備する。
サーバント(Servant)ページへのデータの書き込み不良が発生したときに対応するマスター(Master)ページへのデータが破損されるおそれがある。そこで、本発明では、サーバント(Servant)ページへのデータの書き込みを制限し、マスター(Master)ページにデータを書き込むようにデータの書き込みを制御することで、データの破損を極力回避することができる。
前記制御部が、FAT(File Allocation Table)データ、システムデータ、DRM(Digital Rights Management)データ及びセキュリティデータのうち少なくとも1つのデータを前記マスター(Master)ページに書き込み、これ以外のデータは前記マスター(Master)ページと共に前記サーバント(Servant)ページにも書き込むようにデータの書き込みを制御することが好ましい形態である。
FAT(File Allocation Table)データやシステムデータ、セキュリティデータ、DRM(Digital Rights Management)データ以外の重要度の低いデータについてはサーバント(Servant)ページにデータを書き込む余地を残すことにより、データの破損を極力回避しつつ、高容量化を維持することができる。
本発明の更に別の観点に係るデータの書き込み方法は、第1のデータ記憶領域とデータの書き込み不良が発生したときに前記第1のデータ記憶領域のデータを破損する可能性のある第2のデータ記憶領域とが設けられた半導体不揮発性メモリへのデータの書き込み方法であって、前記半導体不揮発性メモリへのデータの書き込み要求を入力し、前記データの書き込み要求に応じて、前記第2のデータ記憶領域へのデータの書き込みを制限し、前記第1のデータ記憶領域に前記データを書き込むことを特徴とする。これにより、データの破損を極力回避することができる。
本発明のまた別の観点に係るデータの書き込み方法は、第1のデータ記憶領域とデータの書き込み不良が発生したときに前記第1のデータ記憶領域のデータを破損する可能性のある第2のデータ記憶領域とが設けられた半導体不揮発性メモリへのデータの書き込み方法であって、前記半導体不揮発性メモリへのデータの書き込み要求に応じて、当該データが第1の重要度を有するデータか前記第1の重要度よりも重要度の低い第2の重要度を有するデータかを判断し、前記第1の重要度を有するデータと判断されたデータは前記第1のデータ記憶領域に書き込み、前記第2の重要度を有すると判断されたデータは前記第1のデータ記憶領域と共に前記第2のデータ記憶領域にも書き込むことを特徴とする。これにより、データの破損を極力回避しつつ、高容量化を維持することができる。
以上のように、本発明によれば、データの破損を極力回避することができる。
以下、本発明の実施の形態を図面に基づき説明する。
図1は本発明の一実施形態に係る記憶装置の構成を示すブロック図である。
図1に示すように、記憶装置10は、インターフェース部11、制御部としてのプロセッサ12、半導体不揮発性メモリ13、バッファRAM14及びインターナルRAM15を有する。記憶装置10は、例えばカード状の形態であり、パーソナルコンピュータやディジタルカメラ等のホスト装置(図示を省略)に対して抜き差し可能なリムーバブルメモリとして用いられる。
図1は本発明の一実施形態に係る記憶装置の構成を示すブロック図である。
図1に示すように、記憶装置10は、インターフェース部11、制御部としてのプロセッサ12、半導体不揮発性メモリ13、バッファRAM14及びインターナルRAM15を有する。記憶装置10は、例えばカード状の形態であり、パーソナルコンピュータやディジタルカメラ等のホスト装置(図示を省略)に対して抜き差し可能なリムーバブルメモリとして用いられる。
インターフェース部11は、ホスト装置のホストインターフェース部21とのインターフェースを取るためのものである。
プロセッサ12は、記憶装置10全体を統括的に制御する。
半導体不揮発性メモリ13は、複数のマルチレベルセルにより構成され、例えば各セルが4値(2ビット) を記憶するNANDフラッシュメモリである。
バッファRAM14は、インターフェース部11を介してホスト装置側から転送された書き込みデータを一旦蓄えると共に、半導体不揮発性メモリ13から読み出されインターフェース部11を介してホスト装置側に転送されるデータを一旦蓄える。
インターナルRAM15は、プロセッサ12の作業用の記憶領域として用いられる。
図2は半導体不揮発性メモリ13における記憶領域の構成を示す図である。
図2に示すように、この記憶領域は、複数の物理ブロック(Physical Block 0、Physical Block 1、・・・)を有する。各物理ブロック(Physical Block 0、Physical Block 1、・・・)は、データの書き込み単位である物理ページ(Physical Page 0、Physical Page 1、・・・)を複数有する。
図3は物理ページ(Physical Page 0、Physical Page 1、・・・)におけるMaster−Servantとの関係を示す表である。
図3に示すように、この例では、物理ページ(Physical Page 0、Physical Page 1、・・・)のうち偶数ページは第1のデータ記憶領域としてのMasterページ、奇数ページは第2のデータ記憶領域としてのServantページであり、MasterページとこのMasterページの次のServantページとが一対一の対応関係を持っている。
「一対一の対応関係」とは、図4に示すように、Servantページ(例えばServantページ7)で書き込みエラーが発生するとそれに対応するMasterページ(例えばMasterページ6)に書き込まれているデータの破損を招く特長を持っている関係をいう。つまり、ここでは、あるページにデータを書き込んだ場合に、データを破壊する側のページをServantページ、データを破壊される側のページを「Masterページ」としている。よって、図4に示したように、ServantページとMasterページとが1ページ対1ページになっている必要もなく、例えばServantページとMasterページとが1ページ対nページであっても勿論構わない。
このようにデータの破壊を招く理由は、以下のとおりである。
即ち、既に説明したとおり、半導体不揮発性メモリの微細化に伴い、隣接するセルの相互間隔が非常に狭まり、隣接するセル相互の浮遊ゲート間の容量が大きくなる。したがって、セルの閾値電圧が、浮遊ゲート間の容量により、隣接セルのデータに応じて変動してしまうという問題が生じている。特に、マルチレベルセルの場合、1データ当たりの閾値電圧の分布を非常に狭く制御する必要があり、隣接セルのデータに応じて閾値電圧が変動するという問題が顕著となっていることに起因する。
即ち、既に説明したとおり、半導体不揮発性メモリの微細化に伴い、隣接するセルの相互間隔が非常に狭まり、隣接するセル相互の浮遊ゲート間の容量が大きくなる。したがって、セルの閾値電圧が、浮遊ゲート間の容量により、隣接セルのデータに応じて変動してしまうという問題が生じている。特に、マルチレベルセルの場合、1データ当たりの閾値電圧の分布を非常に狭く制御する必要があり、隣接セルのデータに応じて閾値電圧が変動するという問題が顕著となっていることに起因する。
この本実施形態では、物理ブロック内でMasterページとServantページとが図3に示した対応関係を有する場合に、図5に示すように、原則的にはMasterページつまり物理ページ(Physical Page 0、Physical Page 1、・・・)のうち偶数ページ(Physical Page 0、Physical Page 2、・・・)にデータを書き込んでいる。
具体的には、記憶装置10は、インターフェース部11を介してホスト装置側から書き込みデータ及びホスト装置側のファイルシステムに対応する論理アドレスを受け取ると、書き込みデータは一旦バッファRAM14に蓄積されると共に、プロセッサ12が論理アドレスを半導体不揮発性メモリ13内の所定の物理ページ番号(0,2,4,6・・・)に変換し、書き込みデータを半導体不揮発性メモリ13の所定の物理ページに書き込む。
上記の物理ページ番号への変換は、計算により算出してもよく、或いは対応関係を導き出すための対応表を用いてもよい。
本実施形態では、このようにMasterページにデータを書き込み、書き込みエラーが発生すると対応するMasterページに書き込まれているデータの破損を招くServantページにはデータを書き込まないようにしているので、データの破損を極力回避することができる。
ところで、このようなシステムでは、前述のようにMasterページのみを使用すれば、データの破損する可能性を低減することが可能であるが、全てのデータに対してMasterページのみ使用すると、システムとして利用できるデータ保存容量が半分になってしまう。
そこで、システムとして重要度の高いデータ、例えばFAT(File Allocation Table)ファイルシステムのFAT(File Allocation Table)データやシステムが動作するために必要なシステムデータ、セキュリティ情報やDRM(Digital Rights Management)情報など特に信頼性が要求されるデータにアクセス(書き込み/読み出し)する際に、意図的にMasterページだけを使用する。
具体的には、プロセッサ12は、図6に示すように、ホスト側からアクセス要求があると(ステップ601)、アクセス要求があったデータがFAT(File Allocation Table)データであるかどうか判断する(ステップ602)。プロセッサ12は、アクセス要求があったデータがFAT(File Allocation Table)データである場合にはMasterページのみを使用する(ステップ603)。一方、プロセッサ12は、アクセス要求があったデータがFAT(File Allocation Table)データでない場合にはMasterページと共にServantページも使用する(ステップ604)。そして、アクセス要求を終了する(ステップ605)。
同様に、プロセッサ12は、図7に示すように、ホスト側からアクセス要求があると(ステップ701)、アクセス要求があったデータがシステムデータであるかどうか判断する(ステップ702)。プロセッサ12は、アクセス要求があったデータがシステムデータである場合にはMasterページのみを使用する(ステップ703)。一方、プロセッサ12は、アクセス要求があったデータがシステムデータでない場合にはMasterページと共にServantページも使用する(ステップ704)。そして、アクセス要求を終了する(ステップ705)。
同様に、プロセッサ12は、図8に示すように、ホスト側からアクセス要求があると(ステップ801)、アクセス要求があったデータがセキュリティデータであるかどうか判断する(ステップ802)。プロセッサ12は、アクセス要求があったデータがセキュリティデータである場合にはMasterページのみを使用する(ステップ803)。一方、プロセッサ12は、アクセス要求があったデータがセキュリティデータでない場合にはMasterページと共にServantページも使用する(ステップ804)。そして、アクセス要求を終了する(ステップ805)。
DRM(Digital Rights Management)についても同様に処理することができる。
なお、FAT(File Allocation Table)ファイルシステムのFAT(File Allocation Table)データやシステムが動作するために必要なシステムデータ)、セキュリティ情報やDRM(Digital Rights Management)情報など特に信頼性が要求されるデータの全てについてMasterページのみを使用するようにしてもよく、これらのデータのうち1又は2以上のデータについてMasterページのみを使用するようにしてもよい。
この実施形態によれば、FAT(File Allocation Table)ファイルシステムのFAT(File Allocation Table)データやシステムが動作するために必要なシステムデータ)、セキュリティ情報やDRM(Digital Rights Management)情報など特に信頼性が要求されるデータが一般的にはシステムが制御できるデータ量の中でそれほど多くはないため、これらのデータについてはMasterページのみを使用し、これらのデータ以外のデータについてはMasterページと共にServantページも使用している。したがって、データの破損を極力回避しつつ、システムとして利用可能なデータ保存容量の低減を抑えることができる。
即ち、本発明では、あるページでのデータ破損が、他のページのデータ破損を引き起こすようなページを使用しない制御を用いることで、半導体不揮発性メモリ内部の情報が破壊される機会が削減されたデータ保存領域を確保することが可能となる。そして、この領域へ、システム信頼性への影響が大きい情報を記録することで、システム全体の信頼性を高めることが可能となる。
本発明は上記の実施形態に限定されるものではなく、本発明の技術思想の範囲内で様々な変形が可能である。
例えば、図3に示したMasterページとServantページの対応関係は一例であり、物理ブロック内部に少なくとも1ページ以上の意図的にアクセスされないページが存在すればよい。
また、こうしたアクセスを行う対象となる物理ブロックが、システム内の少なくとも1ブロック以上であればよく、半導体不揮発性メモリに含まれる全ての物理ブロックに対して本発明に係るアクセスを行ってもよい。
10 記憶装置
11 インターフェース部
12 プロセッサ
13 半導体不揮発性メモリ
14 バッファRAM
15 インターナルRAM
11 インターフェース部
12 プロセッサ
13 半導体不揮発性メモリ
14 バッファRAM
15 インターナルRAM
Claims (7)
- 第1のデータ記憶領域とデータの書き込み不良が発生したときに前記第1のデータ記憶領域のデータを破損する可能性のある第2のデータ記憶領域とが設けられた半導体不揮発性メモリと、
前記半導体不揮発性メモリへのデータの書き込み要求に応じて、前記第2のデータ記憶領域へのデータの書き込みを制限し、前記第1のデータ記憶領域に前記データを書き込むようにデータの書き込みを制御する制御部と
を具備することを特徴とする記憶装置。 - 請求項1に記載の記憶装置であって、
前記制御部は、第1の重要度を有するデータについては前記第1のデータ記憶領域に書き込み、前記第1の重要度よりも重要度の低い第2の重要度を有するデータについては前記第1のデータ記憶領域と共に前記第2のデータ記憶領域にも書き込むようにデータの書き込みを制御することを特徴とする記憶装置。 - 請求項2に記載の記憶装置であって、
前記第1の重要度を有するデータは、FAT(File Allocation Table)データ、システムデータ及びセキュリティデータのうち少なくとも1つであることを特徴とする記憶装置。 - 物理ブロック内部の物理ページに依存関係のあるマスター(Master)ページとサーバント(Servant)ページとを有する半導体不揮発性メモリと、
前記半導体不揮発性メモリへのデータの書き込み要求に応じて、前記サーバント(Servant)ページへのデータの書き込みを制限し、前記マスター(Master)ページにデータを書き込むようにデータの書き込みを制御する制御部と
を具備することを特徴とする記憶装置。 - 請求項4に記載の記憶装置であって、
前記制御部は、FAT(File Allocation Table)データ、システムデータ及びセキュリティデータのうち少なくとも1つのデータを前記マスター(Master)ページに書き込み、これ以外のデータは前記マスター(Master)ページと共に前記サーバント(Servant)ページにも書き込むようにデータの書き込みを制御することを特徴とする記憶装置。 - 第1のデータ記憶領域とデータの書き込み不良が発生したときに前記第1のデータ記憶領域のデータを破損する可能性のある第2のデータ記憶領域とが設けられた半導体不揮発性メモリへのデータの書き込み方法であって、
前記半導体不揮発性メモリへのデータの書き込み要求を入力し、
前記データの書き込み要求に応じて、前記第2のデータ記憶領域へのデータの書き込みを制限し、前記第1のデータ記憶領域に前記データを書き込む
ことを特徴とするデータの書き込み方法。 - 第1のデータ記憶領域とデータの書き込み不良が発生したときに前記第1のデータ記憶領域のデータを破損する可能性のある第2のデータ記憶領域とが設けられた半導体不揮発性メモリへのデータの書き込み方法であって、
前記半導体不揮発性メモリへのデータの書き込み要求に応じて、当該データが第1の重要度を有するデータか前記第1の重要度よりも重要度の低い第2の重要度を有するデータかを判断し、
前記第1の重要度を有するデータと判断されたデータは前記第1のデータ記憶領域に書き込み、前記第2の重要度を有すると判断されたデータは前記第1のデータ記憶領域と共に前記第2のデータ記憶領域にも書き込む
ことを特徴とするデータの書き込み方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007142738A JP2008299919A (ja) | 2007-05-30 | 2007-05-30 | 記憶装置及びデータの書き込み方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007142738A JP2008299919A (ja) | 2007-05-30 | 2007-05-30 | 記憶装置及びデータの書き込み方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008299919A true JP2008299919A (ja) | 2008-12-11 |
Family
ID=40173310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007142738A Pending JP2008299919A (ja) | 2007-05-30 | 2007-05-30 | 記憶装置及びデータの書き込み方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008299919A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102129409A (zh) * | 2010-01-20 | 2011-07-20 | 索尼公司 | 存储装置和数据写入方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000173281A (ja) * | 1998-12-04 | 2000-06-23 | Sony Corp | 半導体記憶装置 |
JP2005032431A (ja) * | 2003-07-11 | 2005-02-03 | Samsung Electronics Co Ltd | マルチレベルセルを有するフラッシュメモリ装置とその読み出し方法及びプログラム方法 |
JP2005275697A (ja) * | 2004-03-24 | 2005-10-06 | Toshiba Microelectronics Corp | マイクロプロセッサブートアップ制御装置、不揮発性メモリの制御装置及び情報処理システム |
JP2006146406A (ja) * | 2004-11-17 | 2006-06-08 | Matsushita Electric Ind Co Ltd | 不揮発性メモリシステム |
-
2007
- 2007-05-30 JP JP2007142738A patent/JP2008299919A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000173281A (ja) * | 1998-12-04 | 2000-06-23 | Sony Corp | 半導体記憶装置 |
JP2005032431A (ja) * | 2003-07-11 | 2005-02-03 | Samsung Electronics Co Ltd | マルチレベルセルを有するフラッシュメモリ装置とその読み出し方法及びプログラム方法 |
JP2005275697A (ja) * | 2004-03-24 | 2005-10-06 | Toshiba Microelectronics Corp | マイクロプロセッサブートアップ制御装置、不揮発性メモリの制御装置及び情報処理システム |
JP2006146406A (ja) * | 2004-11-17 | 2006-06-08 | Matsushita Electric Ind Co Ltd | 不揮発性メモリシステム |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102129409A (zh) * | 2010-01-20 | 2011-07-20 | 索尼公司 | 存储装置和数据写入方法 |
JP2011150461A (ja) * | 2010-01-20 | 2011-08-04 | Sony Corp | 記憶装置およびデータの書込み方法 |
US8347056B2 (en) | 2010-01-20 | 2013-01-01 | Sony Corporation | Storage apparatus and data writing method |
CN102129409B (zh) * | 2010-01-20 | 2015-08-19 | 索尼公司 | 存储装置和数据写入方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5823875B2 (ja) | 固体メモリフォーマッティング | |
KR101014040B1 (ko) | 디램 버퍼 관리 장치 및 방법 | |
US8055834B2 (en) | Method for preventing read-disturb happened in non-volatile memory and controller thereof | |
JP5497754B2 (ja) | アドホックフラッシュメモリ基準セル | |
US11630768B2 (en) | Method for managing flash memory module and associated flash memory controller and electronic device | |
KR101566849B1 (ko) | 메모리 장치 관리 방법, 그 관련 메모리 장치 및 그 관련 제어기 | |
US11275678B2 (en) | Data storage device with spare blocks for replacing bad block in super block and operating method thereof | |
US9123443B2 (en) | Memory device, memory management device, and memory management method | |
US10545689B2 (en) | Data storage device and operating method thereof | |
CN107402719B (zh) | 可用于数据储存装置的数据储存方法与数据回复方法、以及采用这些方法的数据储存装置 | |
US20190065361A1 (en) | Method for writing data into flash memory module and associated flash memory controller and electronic device | |
KR20200042791A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
KR20190125026A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
US8352807B2 (en) | Semiconductor memory device, host device and semiconductor memory system | |
CN112286443A (zh) | 控制器、存储器系统及其操作方法 | |
US20220229775A1 (en) | Data storage device and operating method thereof | |
US10423338B2 (en) | Method of extending lifetime of solid state disk | |
KR101070511B1 (ko) | Ssd 컨트롤러 및 ssd 컨트롤러의 동작 방법 | |
KR20190085642A (ko) | 메모리 시스템 | |
CN109697023B (zh) | 延长固态硬盘寿命的方法 | |
US11487655B2 (en) | Method for managing flash memory module and associated flash memory controller and electronic device based on timing of dummy read operations | |
US10564896B2 (en) | Data storage device and operating method thereof | |
JP2008299919A (ja) | 記憶装置及びデータの書き込み方法 | |
US8885406B2 (en) | Memory device, memory control device, and memory control method | |
US20230031193A1 (en) | Memory system and operating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120918 |