TWI502350B

TWI502350B - 快閃記憶體的存取裝置及方法

Info

Publication number: TWI502350B
Application number: TW098129550A
Authority: TW
Inventors: Hou Yuan Lin; Chen Shun Chen
Original assignee: Giga Byte Tech Co Ltd
Priority date: 2009-09-02
Filing date: 2009-09-02
Publication date: 2015-10-01
Also published as: TW201110122A

Description

快閃記憶體的存取裝置及方法

本發明是有關於一種快閃記憶體的存取裝置及方法，且特別是有關於一種雙通道的快閃記憶體的存取裝置及方法。

快閃記憶體(flash memory)是一種電子式的可程式唯讀記憶體(programmable read only memory)，允許在操作中多次的被抹除及寫入。常見的快閃記憶體包括有反或閘式快閃記憶體(NOR flash)以及反及閘式快閃記憶體(NAND flash)。而不論是反或閘式快閃記憶體或是反及閘式快閃記憶體都有被抹寫的次數限制，以反及閘式快閃記憶體為例子，MLC式的反及閘式快閃記憶體的可抹寫次數通常為1萬次，而SLC式的反及閘式快閃記憶體的可抹寫次數則通常為10萬次。

在現今的技術中，有一種雙通道(dual channel)的快閃記憶體的存取裝置。這種習知的雙通道的快閃記憶體存取裝置在儲存資料時，可以藉由將欲儲存的資料分成兩個部份。並將這兩個部份的資料，透過不同的通道同時儲存至不同的快閃記憶體中。如此一來，資料儲存到快閃記憶體中的速度，有效的變成為兩倍。也就是說，快閃記憶體存取裝置的存取資料的頻寬也上升為兩倍。

然而，由於快閃記憶體可能會因為抹寫次數過多而損毀。在上述的雙通道的快閃記憶體存取裝置中，一旦有任何一個通道的快閃記憶體損毀時，其中所儲存的資料將永遠的丟失(loss)。也就是說，習知的雙通道的快閃記憶體存取裝置很容易因為快閃記憶體的損毀，而導致資料的無法復原。

本發明提供一種快閃記憶體的存取裝置及方法，提供雙通道的快閃記憶體組，以增加傳輸的頻寬並提供資料備份的功能。

本發明提出一種快閃記憶體的存取裝置，包括控制器、第一通道記憶體組以及第二通道記憶體組。第一通道記憶體組透過第一通道耦接控制器，包括第一快閃記憶體以及至少第一記憶體擴充槽。第一快閃記憶體耦接控制器，第一記憶體擴充槽耦接第一快閃記憶體及控制器。第二通道記憶體組則透過第二通道耦接控制器。第二通道記憶體包括耦接控制器的第二快閃記憶體以及耦接第三快閃記憶體及控制器的第二記憶體擴充槽。控制器依據偵測第一、二記憶體擴充槽有無插入快閃記憶體的狀態，來判斷針對第一、二快閃記憶體進行讀取或寫入的方式。

在本發明之一實施例中，其中當第一記憶體擴充槽連接第三快閃記憶體，且第二記憶體擴充槽則連接第四快閃記憶體時，控制器更依據偵測第一、二、三以及快閃記憶體以及第四快閃記憶體的讀取或寫入動作的正常與否，來規劃各快閃記憶體為主要記憶體或是備份記憶體。

在本發明之一實施例中，上述之控制器在偵測快閃記憶體的讀取或寫入動作皆為正常時，規劃第一、二快閃記憶體為主要記憶體，並規劃第三、四快閃記憶體為備份記憶體。或是規劃第三、四快閃記憶體為主要記憶體，並規劃第一、二快閃記憶體為備份記憶體。其中，在相同通道記憶體組內的快閃記憶體可互為備份記憶體。

在本發明之一實施例中，上述之第三快閃記憶體用以備份第一快閃記憶體中所儲存的資料，且第四快閃記憶體用以備份第二快閃記憶體中所儲存的資料。

在本發明之一實施例中，上述之第一快閃記憶體用以備份第三快閃記憶體中所儲存的資料，且第二快閃記憶體用以備份第四快閃記憶體中所儲存的資料。

在本發明之一實施例中，上述之控制器在偵測第一通道記憶體組中的快閃記憶體的讀取或寫入動作為不正常時，規劃第二快閃記憶體為主要記憶體並規劃第四快閃記憶體為該備份記憶體。或是規劃第四快閃記憶體為主要記憶體並規劃第二快閃記憶體為備份記憶體。

在本發明之一實施例中，上述之控制器在偵測第二通道記憶體組中的快閃記憶體的讀取或寫入動作為不正常時，規劃第一快閃記憶體為主要記憶體並規劃第三快閃記憶體為備份記憶體。或是規劃第三快閃記憶體為主要記憶體並規劃第一快閃記憶體為備份記憶體。

在本發明之一實施例中，上述之第一、二通道記憶體組與控制器皆配置在相同的電路基板上。

在本發明之一實施例中，上述之第一通道記憶體組與控制器皆配置在相同的電路基板上，第二通道記憶體組為開放式反及閘快閃記憶體介面組。

在本發明之一實施例中，上述之控制器配置在電路基板上，第一、二通道記憶體組都為開放式反及閘快閃記憶體介面組。

在本發明之一實施例中，上述之控制器配置在電路基板上，第一、二通道記憶體組為開放式反及閘快閃記憶體介面，並直接配置在電路基板上。

本發明另提出一種快閃記憶體的存取方法，包括：首先，提供控制器對第一通道記憶體組中的第一、二快閃記憶體以及第二通道記憶體組中第三、四快閃記憶體進行讀取或寫入動作。接著，控制器依據該讀取或寫入動作判斷第一、二通道記憶體組中的快閃記憶體是否正常。最後，控制器依據些快閃記憶體是否正常來規劃各快閃記憶體為主要記憶體或是備份記憶體。

基於上述，本發明藉由在各快閃記憶體組中，增加用來做為備份記憶體的快閃記憶體。有效使得儲存於主要快閃記憶體中的資料可以得到備分。並且，在快閃記憶體因為抹寫次數過多而導致損毀時，可以有效的救回其中的資料。另外，本發明也藉由偵測快閃記憶體讀取或寫入動作的正確與否，來規劃雙通道記憶體組中的多個快閃記憶體，使多個快閃記憶體分別成為儲存資料的主要記憶體，以及備份主要記憶體中的資料的備份記憶體。如此一來，可以有效利用所有未損毀的記憶體，發揮其最大的效能。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

首先請參照圖1，圖1繪示本發明的一實施例的快閃記憶體的存取裝置100的示意圖。快閃記憶體的存取裝置100中包括控制器110、第一通道記憶體組120以及第二通道記憶體組130。另外，控制器110透過第一通道150耦接第一通道記憶體組120，並且控制器110透過第二通道160耦接第二通道記憶體組130。第一通道記憶體組120中包括快閃記憶體121及記憶體擴充槽122，第二通道記憶體組130中則包括快閃記憶體131及記憶體擴充槽132。快閃記憶體121及記憶體擴充槽122耦接並耦接至控制器110，快閃記憶體131及記憶體擴充槽132也相互耦接並耦接至控制器110。

當記憶體擴充槽122、132都未連接任何記憶體時，控制器110依據偵測記憶體擴充槽122、132並無插入快閃記憶體的狀態，以藉由第一通道150及第二通道160來分別針對快閃記憶體121、132進行所謂的雙通道的方式進行取存。

在另一方面，若是記憶體擴充槽122、132如圖1所繪示的分別連接快閃記憶體123及133，且快閃記憶體的存取裝置100進行實際的操作時，控制器110依據偵測記憶體擴充槽122、132有插入快閃記憶體的狀態，進以針對第一、二通道記憶體組120、130中的快閃記憶體121、123、131及133進行測試。這個測試的主要目的是在於判斷出快閃記憶體121、123、131及133有無損毀。進一步來說明，也就是控制器110會針對快閃記憶體121、123、131及133進行讀取或寫入等動作，而當控制器110針對例如快閃記憶體121進行讀取或寫入等動作可以正常的進行時，表示快閃記憶體121並未損毀。而當控制器110針對例如快閃記憶體121進行讀取或寫入等動作無法正常的進行時，則表示快閃記憶體121已經損毀。

控制器110接著則依據其所判斷出的快閃記憶體121、123、131及133的讀取或寫入動作的正常與否來分別規劃各快閃記憶體為主要記憶體或是備份記憶體。其中，主要記憶體用來儲存所要儲存的資料，而備份記憶體則是用來備份主要記憶體中所儲存的資料。

值得一提的是，控制器110會定時的針對快閃記憶體121、123、131及133進行的讀取或寫入動作的正常與否的偵測動作。原因是在於快閃記憶體是會因為多次的抹寫動作而損毀的。因此，控制器110必需要能夠掌控快閃記憶體的存取裝置100中的快閃記憶體121、123、131及133是否發生損毀，並動態調整各快閃記憶體為主要記憶體或是備份記憶體。

以下則針對本實施例中的控制器110依據其所判斷的快閃記憶體121、123、131及133進行的讀取或寫入動作的正常與否來進行快閃記憶體121、123、131及133的規劃方式來說明，期使本領域具通常知識者更能清楚瞭解本實施的動作細節。

請同時參照圖1及圖2，圖2繪示為當控制器110偵測出快閃記憶體121、123、131及133的讀取或寫入動作皆可以正常進行時，所可能進行的四種分配方式。其中，控制器110可以規劃快閃記憶體121與快閃記憶體131(如連線210)為主要記憶體，相對的，此時的快閃記憶體123與快閃記憶體133則為備份記憶體。其中的快閃記憶體123可以用來備份快閃記憶體121中的資料，當然，快閃記憶體133可以用來備份快閃記憶體131中的資料。控制器110也可以規劃快閃記憶體123與快閃記憶體133(如連線220)為主要記憶體，相對的，此時的快閃記憶體121與快閃記憶體131則為備份記憶體。其中的快閃記憶體121可以用來備份快閃記憶體123中的資料，當然，快閃記憶體131可以用來備份快閃記憶體133中的資料。

另外，控制器110也可以規劃快閃記憶體121與快閃記憶體133(如連線230)為主要記憶體，相對的，此時的快閃記憶體123與快閃記憶體131則為備份記憶體。其中的快閃記憶體123可以用來備份快閃記憶體121中的資料，當然，快閃記憶體131可以用來備份快閃記憶體133中的資料。或是，控制器110也可以規劃快閃記憶體123與快閃記憶體131(如連線240)為主要記憶體，相對的，此時的快閃記憶體121與快閃記憶體133則為備份記憶體。其中的快閃記憶體121可以用來備份快閃記憶體123中的資料，當然，快閃記憶體133可以用來備份快閃記憶體131中的資料。

由上述的說明不難得知，當快閃記憶體121、123、131及133都未損毀時，控制器110可以規劃第一通道記憶體組120中的任一個快閃記憶體作為主要記憶體，而規劃第一通道記憶體組120中另一個快閃記憶體作為備份記憶體。並且，控制器110同時規劃第二通道記憶體組130中的任一個快閃記憶體作為主要記憶體，而規劃第二通道記憶體組130中另一個快閃記憶體作為備份記憶體。如此一來，快閃記憶體的存取裝置100可以保持雙通道的存取方式，使得欲儲存資料可以被分割開，並於同一時間存入第一、二通道記憶體組120、130的主要記憶體中。

在此請特別注意的，在備分記憶體進行備份主要記憶體的實施方式中，控制器110可以依據固定的時間週期，將主要記憶體中的資料複製至備份記憶體。也就是說，控制器110可依據計數器(未繪示)來計算時間，並在計數器的計數值等於上述的固定的時間週期時，進行複製主要記憶體中的資料至備份記憶體的動作，使主要記憶體中的資料可以隨時的得到備分，確保資料的安全性。

當然，上述的資料備份的方法僅只是一個實施範例，並不代表本發明一定要使用這樣的方式來進行資料的備份。凡本領域具通常知識者所熟知的資料備份方法，也都可以使用在本發明的實施例上。

在另一方面，由於控制器110會即時的偵測快閃記憶體的讀取或寫入動作的正常與否以即時掌握快閃記憶體121、123、131及133的狀態，一旦作為主要記憶體的快閃記憶體(例如快閃記憶體121)損毀時，控制器110則重新規劃原本作為快閃記憶體121的備分記憶體的快閃記憶體123為主要記憶體，並使快閃記憶體的存取裝置100可以繼續的正常動作。

請繼續參照圖1，若是控制器110偵測出第一通道記憶體組120中的快閃記憶體121、123的讀取或寫入動作為不正常時，控制器110則規劃第二通道記憶體組130中的快閃記憶體131、133的其中之一為主要記憶體，並規劃第二通道記憶體組130中的快閃記憶體131、133中的另一個為備份記憶體。相同的，若是控制器110偵測出第二通道記憶體組130中的快閃記憶體131、133的讀取或寫入動作為不正常時，控制器110則規劃第一通道記憶體組120中的快閃記憶體121、123的其中之一為主要記憶體，並規劃第二通道記憶體組120中的快閃記憶體121、123中的另一個為備份記憶體。

接著請參照圖3，圖3繪示本發明的另一實施例的快閃記憶體存取裝置300的示意圖。快閃記憶體存取裝置300包括控制器310、第一通道記憶體組320以及第二通道記憶體組330。第一通道記憶體組320中則包括快閃記憶體321及記憶體擴充槽322，而另外第二通道記憶體組330中則包括快閃記憶體331及332。並且，與上一實施例不相同的，第二通道記憶體組330中還包括多數個的記憶體擴充槽332、333。其中，記憶體擴充槽332、333與控制器310、快閃記憶體331及記憶體擴充槽322相耦接，用來連接更多的快閃記憶體。而記憶體擴充槽333所連接的快閃記憶體則可以用來作為備分記憶體。另外，第一通道記憶體組320中也同樣可以配置多數個的記憶體擴充槽。

在此特別說明，上述的實施例中的控制器310、通道記憶體組320、330可以皆配置在例如是主機板的電路基板上。或者將控制器310配置在電路基板上，而通道記憶體組320則可以與控制器310一起配置在相同的電路基板上，其中的通道記憶體組330為開放式反及閘快閃記憶體介面組。再或者是將控制器310配置電路基板上，而通道記憶體組320、330為開放式反及閘快閃記憶體介面組且其中的通道記憶體組320、330可以但不必要與控制器310被配置在同一電路基板上。

以下請參照圖4，圖4繪示本發明的再一實施例的快閃記憶體的存取方法的流程圖。其中的步驟包括：首先，提供控制器對第一通道記憶體組中的第一、二快閃記憶體以及第二通道記憶體組中第三、四快閃記憶體進行讀取或寫入動作(S410)。接著，控制器依據讀取或寫入動作判斷第一、二通道記憶體組中的快閃記憶體是否正常(S420)。然後，控制器依據快閃記憶體是否正常來規劃各快閃記憶體為主要記憶體或是備份記憶體(S430)。

另外，關於本實施例中，控制器依據快閃記憶體是否正常來規劃各快閃記憶體為主要記憶體或是備份記憶體的方法在前述本發明的快閃記憶體的存取裝置100及300的兩個實施例中都有清楚的說明，此處則不再多加贅述。

綜上所述，本發明提出一種雙通道記憶體組的快閃記憶體的存取裝置及存取方法，並依據第一、二通道記憶體組中的快閃記憶體的損毀與否來規劃各快閃記憶體為主要記憶體或是備份記憶體。使主要記憶體中所儲存的資料都可以被備份而不至於遺失。並且在主要記憶體損毀時，可以動態的切換備用記憶體成為主要記憶體，維持快閃記憶體的存取裝置的正常動作。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、300．．．快閃記憶體的存取裝置

110、310．．．控制器

120、320．．．第一通道記憶體組

130、330．．．第二通道記憶體組

121、123、131、133、321、331．．．快閃記憶體

122、132、322、332、333．．．記憶體擴充槽

210~240．．．連線

150、160．．．通道

S410~S430．．．快閃記憶體的存取方法的步驟

圖1繪示本發明的一實施例的快閃記憶體的存取裝置100的示意圖。

圖2繪示快閃記憶體的存取裝置100的快閃記憶體規劃方式的示意圖。

圖3繪示本發明的另一實施例的快閃記憶體存取裝置300的示意圖。

圖4繪示本發明的再一實施例的快閃記憶體的存取方法的流程圖。

100．．．快閃記憶體的存取裝置

110．．．控制器

120．．．第一通道記憶體組

130．．．第二通道記憶體組

121、123、131、133．．．快閃記憶體

122、132．．．記憶體擴充槽

Claims

一種快閃記憶體的存取裝置，包括：一控制器；一第一通道記憶體組，透過一第一通道耦接該控制器，包括；一第一快閃記憶體，耦接該控制器；以及至少一第一記憶體擴充槽，耦接該第一快閃記憶體及該控制器；以及一第二通道記憶體組，透過一第二通道耦接該控制器，包括；一第二快閃記憶體，耦接該控制器；以及至少一第二記憶體擴充槽，耦接該第二快閃記憶體及該控制器；其中該控制器依據偵測該第一、二記憶體擴充槽有無插入快閃記憶體的狀態，來判斷針對該第一、二快閃記憶體進行讀取或寫入的方式，當該第一記憶體擴充槽連接一第三快閃記憶體，且該第二記憶體擴充槽則連接一第四快閃記憶體時，該控制器更依據偵測該第一、二、三以及該第四快閃記憶體的讀取或寫入動作的正常與否，以在該第一通道記憶體組及該第二通道記憶體組中所有未損毀的該第一、二、三以及該第四快閃記憶體中規劃出至少一個主要記憶體以及至少一個備份記憶體的方式來規劃主要記憶體或備份記憶體，其中備份記憶體用以備份主要記憶體中所儲存的資料。
如申請專利範圍第1項所述之存取裝置，其中該控制器更在偵測出作為該主要記憶體的該快閃記憶的讀取或寫入動作不正常時，切換對應的該備份記憶體的該快閃記憶為該主要記憶體。
如申請專利範圍第1項所述之存取裝置，其中該控制器在偵測該些快閃記憶體的讀取或寫入動作皆為正常時，規劃該第一、二快閃記憶體為該主要記憶體，並規劃該第三、四快閃記憶體為該備份記憶體。
如申請專利範圍第3項所述之存取裝置，其中該第三快閃記憶體用以備份該第一快閃記憶體中所儲存的資料，且該第四快閃記憶體用以備份該第二快閃記憶體中所儲存的資料。
如申請專利範圍第1項所述之存取裝置，其中該控制器在偵測該第一通道記憶體組中的該些快閃記憶體的讀取或寫入動作為不正常時，規劃該第二快閃記憶體為該主要記憶體並規劃該第四快閃記憶體為該備份記憶體。
如申請專利範圍第1項所述之存取裝置，其中該控制器在偵測該第二通道記憶體組中的該些快閃記憶體的讀取或寫入動作為不正常時，規劃該第一快閃記憶體為該主要記憶體並規劃該第三快閃記憶體為該備份記憶體。
如申請專利範圍第1項所述之存取裝置，其中該第一、二通道記憶體組與該控制器皆配置在相同的一電路基板上。
如申請專利範圍第1項所述之存取裝置，其中該第一通道記憶體組與該控制器皆配置在相同的一電路基板上，該第二通道記憶體組為開放式反及閘快閃記憶體介面組。
如申請專利範圍第1項所述之存取裝置，其中該控制器配置在一電路基板上，該第一、二通道記憶體組都為開放式反及閘快閃記憶體介面組。
如申請專利範圍第1項所述之存取裝置，其中該控制器配置在一電路基板上，該第一、二通道記憶體組為開放式反及閘快閃記憶體介面，並直接配置在該電路基板上。
一種快閃記憶體的存取方法，包括：提供一控制器對一第一通道記憶體組中的一第一、二快閃記憶體以及一第二通道記憶體組中一第三、四快閃記憶體進行一讀取或寫入動作；該控制器依據該讀取或寫入動作判斷該第一、二通道記憶體組中的該些快閃記憶體是否正常；以及該控制器依據該些快閃記憶體是否正常，以在該第一通道記憶體組及該第二通道記憶體組中所有未損毀的該第一、二、三以及該第四快閃記憶體中規劃出至少一個主要記憶體以及至少一個備份記憶體的方式來規劃主要記憶體或備份記憶體，其中備份記憶體用以備份主要記憶體中所儲存的資料。
如申請專利範圍第11項所述之存取方法，其中更包括：該控制器在偵測出做為該主要記憶體的該快閃記憶體的讀取或寫入動作不正常時，切換對應的該備份記憶體的該快閃記憶體為該主要記憶體。
如申請專利範圍第11項所述之存取方法，其中“該控制器依據該些快閃記憶體是否正常來規劃各該快閃記憶體為該主要記憶體或是該備份記憶體”的步驟包括：當控制器在偵測該些快閃記憶體的讀取或寫入動作皆為正常時，規劃該第一、三快閃記憶體為該主要記憶體，並規劃該第二、四快閃記憶體為該備份記憶體。
如申請專利範圍第11項所述之存取方法，其中該第二快閃記憶體用以備份該第一快閃記憶體中所儲存的資料，且該第四快閃記憶體用以備份該第三快閃記憶體中所儲存的資料。
如申請專利範圍第11項所述之存取方法，其中“該控制器依據該些快閃記憶體是否正常來規劃各該快閃記憶體為該主要記憶體或是該備份記憶體”的步驟包括：當該控制器在偵測該第一通道記憶體組中的該些快閃記憶體的讀取或寫入動作為不正常時，規劃該第三快閃記憶體為該主要記憶體並規劃該第四快閃記憶體為該備份記憶體。
如申請專利範圍第11項所述之存取方法，其中“該控制器依據該些快閃記憶體是否正常來規劃各該快閃記憶體為該主要記憶體或是該備份記憶體”的步驟包括：當該控制器在偵測該第二通道記憶體組中的該些快閃記憶體的讀取或寫入動作為不正常時，規劃該第一快閃記憶體為該主要記憶體並規劃該第二快閃記憶體為該備份記憶體。
如申請專利範圍第11項所述之存取方法，更包括：在該第一通道記憶體組中，更提供至少一擴充記憶體，用以作為該備份記憶體。
如申請專利範圍第11項所述之存取方法，更包括：在該第二通道記憶體組中，更提供至少一擴充記憶體，用以作為該備份記憶體。