JP2008122362A - 半導体検査装置および半導体検査手法 - Google Patents

Abstract

【課題】多数個の半導体デバイスに対してそれらの電気特性を同時に検査する場合でも、個々の半導体デバイスについて正確に検査することで製品としての歩留り低下を確実に抑えることができる半導体検査装置および半導体検査手法を提供する。
【解決手段】多数個の半導体デバイスを検査する際に、以前に実施されメモリ９９に格納された別の検査または製造における判定結果または測定値、あるいは、今回の検査においてメモリ９９に格納された過去の判定結果または測定値を元に、今回検査対象となる半導体デバイスの中で、同時に検査する半導体デバイスの組合せを決定する組合せ決定手段１０５を備える。
【選択図】図１

Description

本発明は、複数の半導体デバイスに対してそれらの電気特性を同時に検査する半導体検査装置および半導体検査手法に関するものである。

従来から、例えばウェーハ基板上に形成された半導体デバイスを電気的に検査する場合において、その検査コストを抑制するための技術の１つとして、複数の半導体デバイスを同時に検査する手法が広く用いられている。

この場合、各半導体デバイスの電源端子及び入出力端子のそれぞれに対して半導体検査装置の電源ユニット及び入出力信号ユニットをそれぞれ接続し、各半導体デバイスに対して同じタイミングで電源および信号を供給することにより、同時の検査を実現している。

また、同時に検査する半導体デバイスの個数が半導体検査装置の電源ユニット及び入出力信号ユニットの数よりも多い場合、ひとつの電源ユニット又は入出力信号ユニットから複数の半導体デバイスに対して電圧又は電流を一括して供給することにより、同時の検査を実現している。

しかし、複数の半導体デバイスを上記のように同時に検査する際の検査条件において、半導体デバイスの電源電流の変動や、出力信号間の干渉、不良品の半導体デバイスが持つ電気的特性の異常による他の半導体デバイスへの干渉などといった各種ノイズを発生させる可能性がある。

これにより、本来、個々の検査であれば良品判定されるべき半導体デバイスに対して、所望の電源および電流供給や測定が不安定となる場合があり、結果として良品を不良品と判定することによって歩留りを低下させる可能性があった。

このような課題を解決する手段（例えば、特許文献１、特許文献２及び特許文献３を参照）として、上記検査のために複数の半導体デバイスにおける電気的な諸量を同時に測定し、それら複数の半導体デバイスについて不良が検出された場合に、半導体検査装置からの制御信号（リレー制御信号やイネーブル信号）により不良判定した半導体デバイスに対して、電源または入出力信号への供給を遮断し、不良判定デバイスによる検査結果への影響を除去することによって、安定した条件下で半導体デバイスの検査を継続する方法がある。
特開平１０−１２５７４７号公報 特開平３−１６３３６４号公報 特許第３８３４０５０号公報

しかしながら、上述した従来技術によれば、半導体検査装置からの制御信号は、初回に全ての半導体デバイスを検査した後の検査の判定結果又は測定値から決まる信号であるため、その制御信号を元に、デバイス性能及び半導体検査装置の性能に応じて最適な同測数を決めることができない。また、初回に検査した半導体デバイスにおいて、不良判定した半導体デバイスについては検査対象外となるが、そのうち、他の半導体デバイスの影響を受けたことが原因で不良判定となった半導体デバイスが混在している可能性がある。

そのため、多数個同測時の上述した各種ノイズを検査条件にフィードバックできないまま検査することによって、個々の半導体デバイスについて正確に検査することができず、製品としての歩留りを落とす可能性があった。

さらに、従来の特許文献１及び特許文献２記載の半導体検査装置からの制御信号は、ＨｉｇｈかＬｏｗかの単純な信号であり、半導体デバイスの動作を制御するなどの複雑な制御信号は出力できない。そのため、多数個の半導体デバイスに対してそれらの電気特性を同時に検査する場合においては、検査装置に取り付ける検査治具に対して、検査対象の半導体デバイスへの電源または入出力信号の供給（オン／オフ）を物理的に切り換えるためのリレー又はゲート等の外付け回路を、多数付加する必要があり、そのように、検査治具等において多数個の半導体デバイスを同時検査することに対してコスト上昇を招いていた。

また、従来技術によれば、上記のように検査治具に付加された外付け回路や半導体検査回路を半導体デバイスの電源ライン又は入出力信号ラインに接続するため、電源ラインのインピーダンスの上昇や入出力信号ラインの特性インピーダンスの不整合を引き起こし、外付け回路部分及び半導体デバイス中の半導体検査回路が新たなノイズ源となる可能性がある。特にウェーハ上の半導体デバイスの検査において、例えば１００個以上の半導体デバイスを同時に検査する場合、前述した半導体デバイス間のノイズの影響によって、個々の半導体デバイスについて正確に検査することができず、製品としての歩留まり低下を招く可能性が高くなっていた。

本発明は、上記従来の問題点に鑑みてなされたものであり、多数個の半導体デバイスに対してそれらの電気特性を同時に検査する場合でも、個々の半導体デバイスについて正確に検査することで製品としての歩留り低下を確実に抑えることができるとともに、検査装置に取り付ける検査治具等において同時検査を行うことに対して発生していたコスト上昇を確実に抑えることができる半導体検査装置および半導体検査手法を提供する。

上記の課題を解決するために、本発明の半導体検査装置は、複数の半導体デバイスに対して同時に電気特性を検査する半導体検査装置において、当該半導体検査装置を用いて行う検査より以前に実施された別工程の検査または製造における判定結果または測定値（以下、前工程での検査結果とも称す）、あるいは、前記当該半導体検査装置を用いた同一工程の検査における過去の判定結果または測定値（以下、同一検査工程での過去の検査結果とも称す）を元に、前記当該半導体検査装置による検査対象となる半導体デバイスの中で、前記半導体デバイスに対する同時検査の組合せを決定する組合せ決定手段を備えたことを特徴とする。

この半導体検査装置において、複数の半導体デバイスに対して同時に電気特性を検査するにあたり、前工程での検査結果や同一検査工程での検査結果をもとに、予めソフトウェア等でプログラムされた制御アルゴリズムに従って決定される組合せ決定手段を用いて、同時に検査する半導体デバイスの組合せを決定し、安定した検査条件のもとで検査対象となる半導体デバイスを検査することが可能となる。

また、本発明の半導体検査装置は、複数の半導体デバイスに対して同時に電気特性を検査する半導体検査装置において、前記複数の半導体デバイスに対する第一回目の検査結果または測定値および前記半導体検査装置の性能を元に、第二回目以降に検査対象となる半導体デバイスの中で、前記半導体デバイスに対する同時検査の組合せを決定する組合せ決定手段を備えたことを特徴とする。

この半導体検査装置において、一回目に不良判定されたことによって二回目以降の検査対象となる半導体デバイスを再検査するにあたり、半導体デバイスの検査の判定結果または測定値及び半導体検査装置の性能をもとに、予めソフトウェア等でプログラムされた制御アルゴリズムに従って決定される組合せ決定手段を用いて、同時に検査する半導体デバイスの組合せを決定し、より安定した検査条件のもとで二回目以降の検査対象となる半導体デバイスを再検査することが可能となる。

また、本発明の半導体検査装置は、複数の半導体デバイスに対して同時に電気特性を検査する半導体検査装置において、前記複数の半導体デバイスに対する第一回目の検査の判定結果または測定値および前記半導体デバイスに対する同時検査の組合せや前記半導体検査装置の性能を元に、検査時に、検査対象外となる半導体デバイスの動作状態を制御するデバイス制御信号をプログラマブルに生成して供給するデバイス制御手段を備えたことを特徴とする。

この半導体検査装置において、一回目に不良判定されたことによって二回目以降の検査対象となる半導体デバイスを再検査するにあたり、予めソフトウェア等でプログラムされた制御アルゴリズムに従って決定されるデバイス制御手段を用いて、良品判定された半導体デバイスにアクセスし、デバイスの動作を例えば静止状態にしたうえで、不良判定された半導体デバイスに対して、電源ユニット及び入出力信号ユニットから再び電源及び入出力信号を供給し再検査を行うことにより、不良判定された半導体デバイスを再検査するにあたり、良品判定したデバイスの動作を制御することによって、より安定した検査条件のもとで二回目以降の検査対象となる半導体デバイスを再検査することが可能となる。

また、本発明の半導体検査装置は、上記の半導体検査装置であって、前記検査の判定結果または前記測定値および前記組合せや前記性能を元に、前記半導体デバイスの検査に使用する前記電源ユニットや前記入出力信号ユニットおよび測定ユニットを含むリソースを、検査対象となる半導体デバイスに集中的に割り当てるリソース切替え手段を備えたことを特徴とする。

この半導体検査装置において、一回目に不良判定されたことによって二回目以降の検査対象となる半導体デバイスを再検査するにあたり、予めソフトウェア等でプログラムされた制御アルゴリズムに従って決定されるリソース切り替え手段を用いて、例えば、シリアルに接続していた電源ユニットを複数個パラレルに接続したうえで、不良判定された半導体デバイスに対して、再び電源ユニット及び入出力信号ユニットから電源及び入出力信号を供給し再検査を行うことにより、半導体検査装置のリソースを集中的に割り当て、例えば電源電流などの供給能力を大きくすることによって、より安定した検査条件のもとで不良判定された半導体デバイスを再検査することが可能となる。

また、本発明の半導体検査手法は、上記の半導体検査装置を用いた半導体検査手法であって、前記複数の半導体デバイスのうち、任意に選択した半導体デバイスの電気特性を測定する工程と、その特性量をもとに特性変動量を予測し、同時に測定する半導体デバイスを決定する工程と、検査対象外の半導体デバイスに対して、前記デバイス制御信号として、前記半導体デバイスの動作状態を制御する信号を出力する工程と、検査対象となる半導体デバイスに対して同時に検査する工程とを有することを特徴とする。

この方法により、複数の半導体デバイスのうち、任意に選択した半導体デバイスの電気的特性を測定し、その特性量をもとに特性変動量を予測し、同時に検査する半導体デバイスの個数や組合せを決定し、検査対象外の半導体デバイスを任意のモードに設定しデバイスを静止状態にしたうえで、検査対象となる半導体デバイスに対して検査を行うことにより、特性変動量を予測し、同時に測定する同時に検査する半導体デバイスの個数や組合せを選択し、分割して検査することによって、より安定した検査条件のもとで半導体デバイスを検査することが可能となる。

以上のように本発明によれば、多数個の半導体デバイスに対してそれらの電気特性を同時に検査する場合に、その同時検査により発生する半導体デバイスの電源電流の変動および信号間の干渉などの各種ノイズの影響を受けることなく、安定した検査条件下で半導体デバイスを検査することができる。

そのため、多数個の半導体デバイスに対してそれらの電気特性を同時に検査する場合でも、個々の半導体デバイスについて正確に検査することができ、製品としての歩留り低下を確実に抑えることができる。

また、多数個の半導体デバイスに対してそれらの電気特性を同時に検査する場合において、検査装置に取り付ける検査治具に対して、その同時検査のために各半導体デバイスへの電源または入出力信号の供給を物理的に切り換える多数の外付け回路を付加することなく、個々の半導体デバイスを検査することができる。

そのため、多数個の半導体デバイスに対してそれらの電気特性を同時に検査する場合においても、検査装置に取り付ける検査治具等において同時検査を行うことに対して従来発生していたコスト上昇を確実に抑えることができる。

以下、本発明の実施の形態を示す半導体検査装置および半導体検査手法について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１の半導体検査装置および半導体検査手法を説明する。

図１は本実施の形態１の半導体検査装置の構成を示すブロック図であり、本発明の［請求項１］の半導体検査装置９８を用いた半導体デバイスの同時検査の構成を示す。半導体検査装置９８と、ウェーハ１０１と、半導体検査装置９８とウェーハ１０１上にある半導体デバイス間の接続のインターフェースとなるロードボード１０２とで構成される。なお、半導体デバイスはウェーハ１０１上ではなく、パッケージに封止された組立品であってもよい。

半導体検査装置９８は、半導体デバイスの電源端子及び入出力端子に対して電圧、電流を供給するための電源ユニット１０３、及び入出力信号ユニット１０４を備えている。電源ユニット１０３及び入出力信号ユニット１０４には独立した複数の電源回路、入出力信号回路及びポートがあり、複数の半導体デバイスの個々に供給している。

また、電源ユニット１０３並びに入出力信号ユニット１０４の個数が同時に検査する半導体デバイスの個数よりも少ない場合は、ひとつの電源ユニット１０３並びに入出力信号ユニット１０４を、任意に決定した個数の半導体デバイスの電源端子並びに入出力端子に一括して接続し、電圧、電流を供給する構成であっても良い。

なお、図１では、ウェーハ１０１に実装されている全ての半導体デバイスのうち、以降の説明の都合上、半導体デバイスＡ１０６、半導体デバイスＢ１０７、半導体デバイスＣ１０８のみに電源ユニット１０３並びに入出力信号ユニット１０４を接続しているが、実際は、同時測定（以下、同測と表記）する個数分の半導体デバイスに対して接続することになる。

さらに、半導体検査装置９８は、本発明の特徴である、前工程での検査結果、又は同一検査工程での過去の検査結果を格納するメモリ９９と、組合せ決定手段１０５を備える。前記メモリ９９は、この半導体検査装置９８を用いた検査工程より以前に実施される別の検査工程や製造工程における判定結果または測定値であったり、又は、本発明の半導体検査装置を用いた同一の検査工程における過去の検査の判定結果または測定値を格納しているメモリである。なお、メモリ９９は、半導体検査装置９８が備えるメモリの一部の領域に割り当てがあれば良い。

さらに、組合せ決定手段１０５は、前記メモリ９９に格納した情報であって、本発明の半導体検査装置を用いた検査工程より以前に実施される別の検査工程又は製造工程における判定結果または測定値、または、本発明の半導体検査装置を用いた検査工程における過去の検査の判定結果または測定値を入力情報として、検査対象となる半導体デバイスのうち、同時に検査する組合せを決定する機能を有している。

組合せ決定手段１０５は、予めプログラムされた制御アルゴリズムを組み込んだソフトウェア又はハードウェアである。例えば、半導体デバイスの出力信号を発生源とする信号ノイズや、ある半導体デバイスの電源の電流消費量や電圧変動量が、ウェーハ１０１又はロードボード１０２を通じて、他の半導体デバイスにノイズとして影響を与える場合がある。

このような現象に対して、組合せ決定手段１０５は、前記メモリ９９に格納した前工程での検査対象と同一の半導体デバイスの検査結果や、もしくは検査対象の半導体デバイスと同等の回路構成の半導体デバイスに対して同一検査工程で過去に測定した検査結果のうち、一方又は両方の中から、微小なノイズを測定する検査や、電源電圧の変動に影響を受け易い検査、また、電源電流の消費が多い検査等の各種検査項目で観測された測定値を元に、検査時に同時に検査する半導体デバイスの個数や組合せを決定する。

例えば、検査工程前の製造工程において、プロセスパラメータのひとつであるトランジスタのゲートの閾値電圧（以下、ＶＴ値と表記する）を用いて、同測数を決定する方法がある。半導体製造工程において、ウェーハ１０１に対し、プロセスの出来栄えを評価するために複数のパラメータの特性値を測定する。そのパラメータのうち、トランジスタのＶＴ値を抽出する。このＶＴ値を本発明の半導体検査装置９８の前記メモリ９９に格納する。組合せ決定手段１０５は、検査するウェーハのシリアル番号とそのときのＶＴ値とを元に、同時に検査する半導体デバイスの個数（同測数）を決める。

よって、半導体検査を実施する場合に、ウェーハ１０１上にある全ての半導体デバイスのうち、半導体デバイスＡ１０６と半導体デバイスＢ１０７と半導体デバイスＣ１０８の３個の組合せで検査を行うように決定し、検査対象の半導体デバイスの検査を実施する。

このようなアルゴリズムを組合せ決定手段１０５に予め組み込んでおくことによって、検査対象となる半導体デバイスの中で、同時に検査する半導体デバイスの組合せを決定することが可能となる。なお、組合せ決定手段１０５を用いて選択した複数の半導体デバイスを検査する場合は、同時に検査する対象となる半導体デバイスに接続する電源ユニット１０３及び入出力信号ユニット１０４のみを動作させ、検査対象外の半導体デバイスに接続する電源ユニット１０３及び入出力信号ユニット１０４は動作させない。

次に、本発明の［請求項１］の半導体検査装置９８を用いた本発明の［請求項７］に関する半導体検査方法について説明する。
図２は本実施の形態１の半導体検査装置における半導体検査手法の流れを示すフロー図である。なお、本実施の形態では、図１に記載の半導体検査装置９８における半導体デバイスＡ１０６、半導体デバイスＢ１０７、半導体デバイスＣ１０８を例に説明する。

まず、半導体検査装置９８を用いてウェーハ１０１を検査する検査工程の前工程である製造工程Ａにおけるプロセスの特性値の検査の判定結果又は測定値を抽出する（ステップＳ２０１）。例えば、ステップＳ２０１において、製造したウェーハに対してプロセスの出来栄えを示すプロセスパラメータのひとつであるトランジスタのＶＴ値について、判定結果または測定値を抽出する。

また、半導体検査装置９８を用いてウェーハ１０１を検査する検査工程の前工程において別の検査工程Ｂがあった場合に、検査工程Ｂにおける検査の判定結果又は測定値を抽出する（ステップＳ２０２）。例えば、ステップＳ２０２において、ウェーハ１０１に対する各半導体デバイスの電源電流の検査の判定結果又は測定値を抽出する。

なお、ステップＳ２０１とステップＳ２０２については、どちらか一方のみの検査結果を抽出してもよいし、両方の検査結果を抽出しても良い。
次に、検査工程Ｃにおいて、半導体検査装置９８を用いたウェーハ検査を開始する（ステップＳ２０３）。

始めにステップＳ２０１、ステップＳ２０２の一方又は両方の検査の判定結果又は測定値のうち、検査工程Ｃで同時に検査する半導体デバイスの個数を決めるのに必要十分な検査の判定結果又は測定値を、半導体検査装置９８に搭載されているメモリ９９に読み込ませる（ステップＳ２０４）。

そして、メモリ９９に格納した製造工程Ａ又は検査工程Ｂにおける検査の判定結果又は測定値を元に、組合せ決定手段１０５が、ウェーハ１０１の中から同時に検査する半導体デバイスの組合せを決定する。例えば、ステップＳ２０１において得られたトランジスタのＶＴ値や、ステップＳ２０２において得られた各半導体デバイスの電源電流値と、あらかじめ設定した各検査結果の基準値とを比較して、検査項目Ｃ（ステップＳ２０３）において同時に検査する半導体デバイスの個数を決定する（ステップＳ２０５）。

そして、半導体検査装置９８の電源ユニット１０３及び入出力信号ユニット１０４から、検査対象の半導体デバイスの半導体デバイスＡ１０６、半導体デバイスＢ１０７、半導体デバイスＣ１０８を選択し（ステップＳ２０６）、これらの半導体デバイスの各電源端子及び各入力端子に対して、同じタイミングで電圧、電流を供給する（ステップＳ２０７）。

そして、これらの半導体デバイスを動作させて同時に検査を行う（ステップＳ２０８）。検査後、未検査の半導体デバイスの有無を確認し（ステップＳ２０９）、全ての検査対象の半導体デバイスに対して検査を繰り返す。全ての検査対象の半導体検査が終わると、テスト終了となり（ステップＳ２１０）、検査工程Ｃが終わることとなる（ステップＳ２１１）。

次に、本発明の［請求項１］の半導体検査装置９８を用いた本発明の［請求項７］に関する別の半導体検査方法の例について説明する。
図３は本実施の形態１の半導体検査装置における半導体検査手法の流れを示すフロー図である。なお、本実施の形態では、図１に記載の半導体検査装置９８における半導体デバイスＡ１０６、半導体デバイスＢ１０７、半導体デバイスＣ１０８を例に説明する。

検査工程Ｃにおいて、半導体検査装置９８を用いたウェーハ１０１に対する検査を開始する（ステップＳ３０１）。
まず、ウェーハ１０１に実装されている半導体デバイスと同等の半導体デバイスを実装した別のウェーハについて、過去に検査工程Ｃで実施した検査結果が蓄積されたデーベースから、検査工程Ｃで用いる必要なパラメータをメモリ９９に読み込ませる（ステップＳ３０２）。通常、半導体デバイスは生産数に応じて多数枚のウェーハを生産する。その際の検査結果をウェーハ１０１と同等のウェーハで過去に検査した結果をデータベースに保管しておく。そして、本検査工程Ｃにおいて、その中から必要なパラメータをメモリ９９に格納することになる。

そして、メモリ９９に格納した同一検査工程の過去の検査の判定結果又は測定値を元に、組合せ決定手段１０５が、ウェーハ１０１の中から同時に検査する半導体デバイスの組合せを決定する。例えば、半導体デバイスの電源電流値であったり、同測数に対する各検査項目の歩留まり結果である。その結果に基づき、あらかじめ設定した各検査結果の基準値と比較して、検査項目Ｃにおいて同時に検査する半導体デバイスの個数を決定する（Ｓ３０３）。

そして、半導体検査装置９８の電源ユニット１０３及び入出力信号ユニット１０４から、検査対象の半導体デバイスの半導体デバイスＡ１０６、半導体デバイスＢ１０７、半導体デバイスＣ１０８を選択し（ステップＳ３０４）、これらの半導体デバイスの電源端子及び入力端子に対して、同じタイミングで電圧、電流を供給する（ステップＳ３０５）。

そして、これらの半導体デバイスを動作させて同時に検査を行う（ステップＳ３０６）。検査後、未検査の半導体デバイスの有無を確認し（ステップＳ３０７）、全ての検査対象の半導体デバイスに対して検査を繰り返す。全ての検査対象の半導体検査が終わると、テスト終了となり（ステップＳ３０８）、検査工程Ｃが終わることとなる（ステップＳ３０９）。

以上の通り、本発明の［請求項１］記載の構成と本発明の［請求項７］に記載の手法のように、半導体デバイスの出荷検査において、前工程である製造工程や別の検査工程における半導体デバイスの検査の判定結果または測定値、又は同一検査工程内での過去の検査の判定結果又は測定値を元に、本発明の構成が備える組合せ決定手段１０５を用いて、同時に検査する半導体デバイスの組合せを決定する。選択した複数の半導体デバイスのみに電源ユニット１０３及び入出力信号ユニット１０４を供給し、検査対象外の半導体デバイスを動作させないことによって、より安定した検査条件のもとで半導体デバイスを検査することが可能となる。
（実施の形態２）
本発明の実施の形態２の半導体検査装置および半導体検査手法を説明する。

図４は本実施の形態２の半導体検査装置の構成を示すブロック図であり、本発明の［請求項２］の半導体検査装置１００を用いた半導体デバイスの同時検査の構成を示す。半導体検査装置１００と、ウェーハ１０１と、半導体検査装置１００とウェーハ１０１上にある半導体デバイス間の接続のインターフェースとなるロードボード１０２とで構成される。なお、半導体デバイスはウェーハ１０１上ではなく、パッケージに封止された組立品であってもよい。

半導体検査装置１００は、半導体デバイスの電源端子及び入出力端子に対して電圧、電流を供給するための電源ユニット１０３、及び入出力信号ユニット１０４を備えている。電源ユニット１０３及び入出力信号ユニット１０４には独立した複数の電源回路、入出力信号回路及びポートがあり、複数の半導体デバイスの個々に供給している。

また、電源ユニット１０３並びに入出力信号ユニット１０４の個数が同時に検査する半導体デバイスの個数よりも少ない場合は、ひとつの電源ユニット１０３並びに入出力信号ユニット１０４を、任意に決定した個数の半導体デバイスの電源端子並びに入出力端子に一括して接続し、電圧、電流を供給する構成であっても良い。

なお、図４では、ウェーハ１０１に実装されている全ての半導体デバイスのうち、以降の説明の都合上、半導体デバイスＡ１０６、半導体デバイスＢ１０７、半導体デバイスＣ１０８のみに電源ユニット１０３並びに入出力信号ユニット１０４を接続しているが、実際は、同時測定（以下、同測と表記）する個数分の半導体デバイスに対して接続することになる。

さらに、半導体検査装置１００は、本発明の特徴である、組合せ決定手段１０５を備える。組合せ決定手段１０５は、一回目の半導体デバイスを検査した後、検査の判定結果または測定値及び半導体検査装置の性能をもとに、二回目以降検査対象となる半導体デバイスのうち、同時に検査する組合せを決定する機能を有している。組合せ決定手段１０５は、予めプログラムされた制御アルゴリズムを組み込んだソフトウェア又はハードウェアである。例えば、半導体デバイスの出力信号を発生源とする信号ノイズや、ある半導体デバイスの電源の電流消費量や電圧変動量が、ウェーハ１０１又はロードボード１０２を通じて、他の半導体デバイスにノイズとして影響を与える場合がある。

このような現象を鑑みて、組合せ決定手段１０５は、一回目の半導体デバイスの検査において測定した微小なノイズを測定する検査や、電源電圧の変動に影響を受け易い検査、また、電源電流の消費が多い検査等の各種検査項目で観測された測定値を元に、再検査時に同時に検査する半導体デバイスの個数や組合せを決定する。

例えば、半導体デバイスＡ１０６、半導体デバイスＢ１０７、半導体デバイスＣ１０８のデバイスがいずれも微小な出力振幅を検査する項目で不良判定している場合において、半導体デバイスＡ１０６が異常な電源電流値又は異常なクロック出力を示していた場合、半導体デバイスＢ１０７と半導体デバイスＣ１０８の検査に影響を及ぼしている可能性があり、再検査を行っても一回目と同様に不良判定となってしまう可能性がある。

よって、二回目以降の検査をする場合に、半導体デバイスＡ１０６を除いた、半導体デバイスＢ１０７と半導体デバイスＣ１０８の組合せで再検査を行うように決定し、再検査を実施する。

このようなアルゴリズムを組合せ決定手段１０５に予め組み込んでおくことによって、二回目以降検査対象となる半導体デバイスの中で、同時に検査する半導体デバイスの組合せを決定することが可能となる。なお、組合せ決定手段１０５を用いて選択した複数の半導体デバイスを検査する場合は、同時に検査する対象となる半導体デバイスに接続する電源ユニット１０３及び入出力信号ユニット１０４のみを動作させ、検査対象外の半導体デバイスに接続する電源ユニット１０３及び入出力信号ユニット１０４は動作させない。

また、図５は本実施の形態２の半導体検査装置の別の構成を示すブロック図であり、本発明の［請求項３］の半導体検査装置１０９を用いた半導体デバイスの同時検査の構成を示す。半導体検査装置１０９は、半導体検査装置１００と比較して、本発明の別の特徴であるデバイス制御手段１１０を備えたことが異なる。

デバイス制御手段１１０は、予めプログラムによって設定された制御アルゴリズムに従って、半導体デバイスの動作を制御するためのデバイス制御信号を出力する機能を有する。デバイス制御手段１１０は、専用の回路でもよいし、入出力信号ユニット１０４と同等の回路で構成してもよい。

デバイス制御手段１１０は、一回目の半導体デバイスの検査で良品判定された半導体デバイスに対してデバイスを制御するデバイス制御信号を供給し、例えば、半導体デバイスの動作を静止状態にして、電源電流の消費や変動、出力信号を駆動させない等の他の半導体デバイスに影響を与え得るノイズ源を発生させないようにデバイスを制御する。なお、デバイス制御手段１１０から出力される制御信号については、半導体デバイスを動作させるためのアドレス及びデータであってもよいし、半導体デバイスの内部回路に設けられたテスト回路に従ったテスト信号であってもよい。また、各半導体デバイスに接続する本数については任意である。

デバイス制御手段１１０は、半導体検査装置１０９の内部に備えるのではなく、ロードボード１０２上に設けた構成であってもよい。その場合、半導体検査装置１０９からデバイス制御手段１１０に対して、各半導体デバイスの検査結果の情報（良品又は不良判定したデバイスの座標や不良判定した半導体デバイスの測定値など）を入力することになる。

なお、図５には組合せ決定手段１０５を記載しているが、この機能が無い構成であってもよい。
また、図６は本実施の形態２の半導体検査装置のさらに別の構成を示すブロック図であり、本発明の［請求項４］に記載のように、ひとつの電源ユニット１０３並びに入出力信号ユニット１０４を、複数の半導体デバイスの電源端子並びに入出力端子に一括して接続した構成図である。特にウェーハ１０１上の半導体デバイスの検査においては、より多数個、例えば１００個以上の半導体デバイスを同時に検査する場合がある。

この場合、ユニット１０３並びに入出力信号ユニット１０４の個数が同時に検査する半導体デバイスの個数よりも少なくなるため、ひとつの電源ユニット１０３並びに入出力信号ユニット１０４を、任意に決定した個数の半導体デバイスの電源端子並びに入出力端子に一括して接続し、電圧、電流を供給する。一方のデバイス制御手段１１０については、ウェーハ１０１上にある全ての半導体デバイス或いは同測する個数分の半導体デバイスに対して、それぞれ個々の半導体デバイスに独立した制御信号線を接続する。

これによって、個々の半導体デバイスに対して任意の制御を行う。
また、本発明の［請求項５］に記載のように、前述した半導体検査装置１００及び半導体検査装置１０９における組合せ決定手段１０５やデバイス制御手段１１０からの制御信号を決める要素として、第一回目の半導体デバイスの検査の判定結果または測定値または、半導体検査装置の性能といったパラメータのうち、測定値から導いた半導体デバイスの特性量のみをもとに決定される構成であってもよい。

また、本実施の形態２における図５、図６での構成において、第一回目の半導体デバイスの検査の判定結果または測定値または半導体検査装置の性能といったパラメータを用いる代わりに、［請求項１］及び図１に記載のように、前工程での検査結果又は同一検査工程での過去の検査結果を元に、組合せ決定手段１０５によって同時に検査する半導体デバイスの組合せを決定する構成であってもよい。

この構成では、各半導体デバイスへの電圧、電流の供給は、半導体検査装置９８又は半導体検査装置１０９から行う。
次に、本発明の［請求項２、３、４、５］のいずれかの半導体検査装置１００又は半導体検査装置１０９を用いた本発明の［請求項８］に関する半導体検査方法について説明する。

図７は本実施の形態２の半導体検査装置における半導体検査手法の流れを示すフロー図である。なお、本実施の形態では、図５又は図６に記載の半導体検査装置１０９における半導体デバイスＡ１０６、半導体デバイスＢ１０７、半導体デバイスＣ１０８を例に説明する。

まず、半導体検査装置１０９の電源ユニット１０３及び入出力信号ユニット１０４から、検査対象の半導体デバイスの半導体デバイスＡ１０６、半導体デバイスＢ１０７、半導体デバイスＣ１０８の電源端子及び入力端子に対して同じタイミングで電圧、電流を供給する（ステップＳ４０１）。そして、それぞれの半導体デバイスを動作させて同時に検査を行う（ステップＳ４０２）。

検査結果を半導体デバイスの出力端子からモニターし、各半導体デバイスそれぞれに対して良品又は不良品の判定を行う（ステップＳ４０３）。判定の結果、不良判定された半導体デバイスがない場合その検査対象の半導体デバイスの検査は終了となる（ステップＳ４１０）。不良判定された半導体デバイスがある場合、次の処理（ステップＳ４０４〜ステップＳ４０９）を行う。

半導体検査装置１００を用いた検査の場合、一回目の検査時の検査の判定結果又は測定値や、或いは電源ユニット１０３や入出力信号ユニット１０４の電流容量や精度などの性能を元に二回目に検査する際の同時に検査する半導体デバイスの組合せを決定する（ステップＳ４０４）。

例えば、半導体デバイスＡ１０６、半導体デバイスＢ１０７、半導体デバイスＣ１０８のデバイスがいずれも微小な出力振幅を検査する項目で不良判定している場合において、半導体デバイスＡ１０６が異常な電源電流値又は異常なクロック出力を示していた場合、組合せ決定手段１０５が、半導体デバイスＡ１０６の測定値を元に、半導体デバイスＡ１０６が半導体デバイスＢ１０７と半導体デバイスＣ１０８の検査に影響を及ぼしている可能性があると判断し、半導体デバイスＡ１０６を除いた半導体デバイスＢ１０７と半導体デバイスＣ１０８を同時に検査する組合せに決定する。

組合せ決定後、良品及び不良判定した半導体デバイスそれぞれに対して（ステップＳ４０５）、再び、電源ユニット１０３、入出力信号ユニット１０４から電源端子、入出力端子に電圧、電流を印加し、さらに、デバイス制御手段１１０から良品デバイスの動作を制御し、例えば、半導体デバイスの電源電流または出力信号駆動などのデバイスの特性値を最小にする設定や、内部動作を静止状態にするモードに設定する。もしくは、検査対象となる半導体デバイスと検査対象外の半導体デバイスとが、電源ユニット１０３及び入出力信号ユニット１０４を共用していない場合、組合せ決定手段１０５に基づき、検査対象外の半導体デバイスする電圧、電流の供給を行わない方法であっても良い（ステップＳ４０６）。

このような設定により、電源電流の変動や出力信号から発するノイズ源を最小限に抑制する。一方の不良判定された半導体デバイスに対しては、デバイス制御手段１１０から動作を制御するための制御信号を供給することなく、再度、検査を実施し、良品又は不良品の判定を行う（ステップＳ４０７）。このとき、既に良品判定されている半導体デバイスや、不良判定されている半導体デバイスのうち検査対象外である半導体デバイスに対しては、デバイスが動作されていない状態であるため、再検査中における半導体デバイス間のノイズの干渉を最小限に抑制できる。

なお、良品と判定されている半導体デバイスに対して改めて良品又は不良の判定は実施しない。二回目以降の再検査を、予め決めた所定の不良判定回数だけ繰り返して実施し（ステップＳ４０９）、不良判定した半導体デバイスに対する再検査を行う。

以上の通り、本発明の［請求項２］記載の構成と本発明の［請求項８］に記載の手法のように、半導体デバイスの出荷検査において、いったん不良判定された半導体デバイスを再検査するにあたり、一回目の半導体デバイスの検査の判定結果または測定値、又は半導体検査装置の性能を元に、二回目以降検査対象となる半導体デバイスの中で、本発明の構成の備える組合せ決定手段１０５を用いて、同時に検査する半導体デバイスの組合せを決定し、選択した複数の半導体デバイスのみに電源ユニット１０３及び入出力信号ユニット１０４を供給し、検査対象外の半導体デバイスを動作させないことによって、より安定した検査条件のもとで不良判定された半導体デバイスを再検査することが可能となる。

また、本発明の［請求項３］に記載した構成と本発明の［請求項８］に記載の手法のように、デバイス制御手段１１０を用いて、検査対象外の半導体デバイスの動作を抑制し、各種ノイズの発生を最小化することによって、より安定した検査条件のもとで不良判定された半導体デバイスを再検査することが可能となる。

また、本発明の［請求項４］に記載した構成のように、電源ユニット１０３や入出力信号ユニット１０４から複数の半導体デバイスに一括して供給している場合、供給元となる電源ユニット１０３や入出力信号ユニット１０４が共用されていることによって、電源と半導体デバイス間の干渉、例えば電源電流の消費による電源電圧の変動による影響をより受けやすくなり、良品となるべき半導体デバイスを不良判定してしまう可能性がある。このような条件においても、本発明の構成の備えるデバイス制御手段１１０によって、他デバイスの干渉を受けることなく、再検査を実施できる。

また、本発明の［請求項５］に記載した構成のように、一回目の半導体デバイスの検査時に測定した測定値から導いた半導体デバイスの特性量のみをフィードバックする構成であっても、半導体検査装置１００又は半導体検査装置１０９が備える組合せ決定手段１０５、デバイス制御手段１１０を用いて、安定した条件下で二回目以降の検査を実現できる。
（実施の形態３）
本発明の実施の形態３の半導体検査装置および半導体検査手法を説明する。

図８は本実施の形態３の半導体検査装置の構成を示すブロック図であり、本発明の［請求項６］の半導体検査装置１１１を用いた半導体デバイスの同時検査の構成を示す。なお、実施の形態２と同じ機能を持つ回路については同じ符号を付してある。

実施の形態２の場合と比較して、リソース切替え手段１１２、及び、電源ユニット１０３と半導体デバイスの電源端子間の電源ラインに接続するリレー回路１１３及びパラレルの電源ラインが半導体検査装置１１１に新たに備えられたことが異なる。なお、図８には、組合せ決定手段１０５を記載しているが、この機能が無い構成であっても良い。

リソース切替え手段１１２は、半導体デバイスの測定結果又は測定値、或いは半導体検査装置１１１の性能をもとに、半導体デバイスの検査に使用する電源ユニットや入出力信号ユニット、測定ユニット等の半導体検査装置のリソースを検査対象となる半導体デバイスに集中的に割り当てる機能を有する。

例えば、電源ユニット１０３を例に次に説明する。
電源ユニット１０３には独立した複数の電源回路及びポートがあり、複数の半導体デバイスの個々に供給している。図８では、説明の都合上、電源ユニット１０３に備えらえた電源ユニットＡ１１４、電源ユニットＢ１１５、電源ユニットＣ１１６を用いて説明する。

電源ユニットＡ１１４、電源ユニットＢ１１５、電源ユニットＣ１１６は、それぞれ、半導体デバイスＡ１０６、半導体デバイスＢ１０７、半導体デバイスＣ１０８の電源端子に接続されている。半導体デバイスＡ１０６、半導体デバイスＢ１０７、半導体デバイスＣ１０８は、それぞれ、同時に検査する半導体デバイスである。これらの電源ラインに対して、例えば図８に記載した並列のリレー回路１１３及びパラレルの電源ラインがある。

ここで、リソース切替え手段１１２を用いて、リレー回路１１３で接続を切り替えることにより、ある半導体デバイスに対して、電源ユニット１０３内の複数の電源回路を並列に接続し供給できる構成となっている。各半導体デバイスへの電圧、電流の供給は、半導体検査装置１１１から行う。

次に、本発明の［請求項９］記載の半導体検査手法について説明する。
図９は本実施の形態３の半導体検査装置における半導体検査手法の流れを示すフロー図であるが、リソース切替え手段１１２を用いて、半導体検査装置のリソースを検査対象となる半導体デバイスに集中的に割り当てる処理を行う点が実施の形態２と異なる。

まず、半導体検査装置１１１の電源ユニット１０３内の電源ユニットＡ１１４、電源ユニットＢ１１５、電源ユニットＣ１１６及び入出力信号ユニット１０４から、検査対象の半導体デバイスである半導体デバイスＡ１０６、半導体デバイスＢ１０７、半導体デバイスＣ１０８の電源端子及び入力端子に対して、同じタイミングで電圧、電流を供給する（ステップＳ６０１）。

そして、それぞれの半導体デバイスを動作させて同時に検査を行う（ステップＳ６０２）。検査結果を半導体デバイスの出力端子からモニターし、各半導体デバイスそれぞれに対して良品又は不良品の判定を行う（ステップＳ６０３）。判定の結果、不良判定された半導体デバイスがない場合その検査対象の半導体デバイスの検査は終了となる（ステップＳ６０８）。不良判定された半導体デバイスがある場合、次の処理（ステップＳ６０４〜ステップＳ６０７）を行う。

例えば半導体デバイスＡ１０６が不良判定され、半導体デバイスＢ１０７並びに半導体デバイスＣ１０８が良品判定された場合について説明する。
まず、不良判定された半導体デバイスＡ１０６の測定値の結果から、例えば、電流供給能力に関係する項目で不良判定されたとする。この場合、リソース切替え手段によって、電源ラインのリレー回路１１３を制御し、電源ユニットＡ１１４、電源ユニットＢ１１５を並列に接続する。なお、電源ユニットＣ１１６も並列に接続する制御であっても良い（ステップＳ６０５）。

次に、良品及び不良判定した半導体デバイスそれぞれに対して、再び、電源ユニット１０３、入出力信号ユニット１０４から電源端子、入出力端子に電圧、電流を印加する。あわせて、デバイス制御手段１１０から良品判定された半導体デバイスＢ１０７並びに半導体デバイスＣ１０８に対して、デバイスの動作を制御するための制御信号を出力する（ステップＳ６０６）。

この制御信号により、半導体デバイスの電源電流または出力信号駆動などのデバイスの特性値を最小にするための制御を行う。例えば、半導体デバイスの内部動作を静止状態にするモードに設定する。このような設定により、電源電流の変動や出力信号から発するノイズ源を最小限に抑制する。一方の不良判定された半導体デバイスＡ１０６に対しては、デバイス制御手段１１０から動作を制御するための制御信号を供給することなく、再度、検査を実施し、良品又は不良品の判定を行う。

このとき、既に良品と判定されている半導体デバイスＢ１０７並びに半導体デバイスＣ１０８は静止状態であるため、並列に接続した電源ユニットＡ１１４、電源ユニットＢ１１５は、実質的に半導体デバイスＡ１０６に対して供給することになる。複数の電源ユニットから電力を供給することにより、電流容量を向上させた状態で再度検査を実施できる。

また、良品と判定されている半導体デバイスＢ１０７並びに半導体デバイスＣ１０８に対して改めて良品又は不良の判定は実施しない。この処理をある所定の回数だけ繰り返して実施し（ステップＳ６０７）、不良判定した半導体デバイスに対する再検査を行う。

以上の通り、本発明の［請求項６］記載の構成と本発明の［請求項９］に記載の手法のように、半導体デバイスの出荷検査において、いったん不良判定された半導体デバイスを再検査するにあたり、半導体デバイスの検査に使用する電源ユニットや入出力信号ユニット、測定ユニット等のリソースを検査対象となる半導体デバイスに集中的に割り当て、各ユニットの性能を活用することによって、より安定した検査条件のもとで不良判定された半導体デバイスを再検査することが可能となる。
（実施の形態４）
本発明の実施の形態４の半導体検査装置および半導体検査手法を説明する。なおここでは、実施の形態４として、半導体検査装置１００又は半導体検査装置１０９、又は半導体検査装置１１１を用いた本発明の［請求項１０］に関する実施の形態を述べる。これは、本発明の［請求項２、３、４、５、６］のいずれかの半導体検査装置を用いた半導体検査手法である。またここでは、半導体検査装置１００を例に説明する。

図１０は本実施の形態４の半導体検査装置における半導体検査手法の流れを示すフロー図である。なお、本実施の形態では、図４に記載の半導体デバイスＡ１０６、半導体デバイスＢ１０７、半導体デバイスＣ１０８を例に説明する。

まず、半導体検査装置１００の電源ユニット１０３及び入出力信号ユニット１０４によって（ステップＳ７０１）、任意に選択した半導体デバイスの特性を測定する（ステップＳ７０２）。例えば、半導体デバイスＡ１０６の特性を測定する。なお、特性を測定する半導体デバイスの個数は任意に選択することが可能である。

次に、測定した特性値を元にあらかじめプログラムされたアルゴリズムに従って、複数の半導体デバイスを同時に測定する場合の特性値の変動量を予測する（ステップＳ７０３）。例えば、電源端子の電源電流の消費量や出力端子の信号の振幅などを対象にして、複数の半導体デバイスを同時に測定する場合の電源消費電流量や出力信号の振幅の増減などを推測する。

そして、その予測結果をもとに、検査内容や半導体検査装置１００の各ユニットの性能などを考慮し、同時に検査する半導体デバイスの最適な個数や組合せを決定する（ステップＳ７０４）。組合せの決定に関しては図４に記載の組合せ決定手段１０５を用いてもよい。

その結果、半導体デバイスＡ１０６、半導体デバイスＢ１０７を選択し（ステップＳ７０５）、選択後、半導体デバイスＡ１０６、半導体デバイスＢ１０７に対して、電圧及び電流を印加する（ステップＳ７０６）。このとき、半導体デバイスＣ１０８に対しても電圧及び電流を印加することになるが、半導体デバイスＣ１０８に対しては、デバイス制御手段１１０を用いて半導体デバイスの動作を制御するための制御信号を出力する（ステップＳ７０６）。この制御信号により、半導体デバイスの電源電流や出力信号駆動などを始めとする、デバイスの特性値を最小にするための制御を行う。例えば、半導体デバイスの内部動作を静止状態にするモードに設定する。

このような設定により、検査対象外の半導体デバイスの電源変動や信号の干渉を最小限に抑制した状態にしたうえで、検査対象の半導体デバイスを検査する（ステップＳ７０７）。

以上の通り、本発明の［請求項２、３、４、５、６］のいずれかの構成と本発明の［請求項１０］に記載の手法のように、半導体デバイスの出荷検査において、あらかじめ測定した半導体デバイスの特性値をもとに特性変動量を予測し、同時に測定する同時に検査する半導体デバイスの個数や組合せを決定し、検査対象外の半導体デバイスに対して制御信号を出力して動作を静止状態にし、より安定した検査条件にすることによって、検査対象となる半導体デバイスの検査が可能となる。

本発明の半導体検査装置および半導体検査手法は、多数個の半導体デバイスに対してそれらの電気特性を同時に検査する場合でも、個々の半導体デバイスについて正確に検査することで製品としての歩留り低下を確実に抑えることができるとともに、検査装置に取り付ける検査治具等において同時検査を行うことに対して発生していたコスト上昇を確実に抑えることができるものであり、多数個の半導体デバイスを同時に検査する場合に、同時に検査することによる半導体デバイスの電源電流の変動、信号間の干渉をはじめとする半導体デバイス間の干渉が受けやすい検査条件である場合、安定した検査条件下で半導体デバイスを検査又は再検査する場合に、有効であり、特に、ウェーハ上の半導体デバイスに対して、リソースとなる半導体検査装置の電源ユニットや入出力信号ユニット等の個数を上回る多数個の半導体デバイスを同時に検査する場合の出荷検査として有用である。

本発明の実施の形態１の半導体検査装置の構成を示すブロック図 同実施の形態１の半導体検査装置における半導体検査手法の流れを示すフロー図 同実施の形態１の半導体検査装置における別の半導体検査手法の流れを示すフロー図 本発明の実施の形態２の半導体検査装置の構成を示すブロック図 同実施の形態２の半導体検査装置の別の構成を示すブロック図 同実施の形態２の半導体検査装置のさらに別の構成を示すブロック図 同実施の形態２の半導体検査装置における半導体検査手法の流れを示すフロー図 本発明の実施の形態３の半導体検査装置の構成を示すブロック図 同実施の形態３の半導体検査装置における半導体検査手法の流れを示すフロー図 本発明の実施の形態４の半導体検査装置における半導体検査手法の流れを示すフロー図

符号の説明

９８ 半導体検査装置
９９ （前工程の検査結果又は同一検査工程の過去の検査結果の）メモリ
１００ 半導体検査装置
１０１ ウェーハ
１０２ ロードボード
１０３ 電源ユニット
１０４ 入出力信号ユニット
１０５ 組合せ決定手段
１０６ 半導体デバイスＡ
１０７ 半導体デバイスＢ
１０８ 半導体デバイスＣ
１０９ 半導体検査装置
１１０ デバイス制御手段
１１１ 半導体検査装置
１１２ リソース切替え手段
１１３ （電源ラインに接続する）リレー回路
１１４ 電源ユニットＡ
１１５ 電源ユニットＢ
１１６ 電源ユニットＣ

Claims (10)

1. 複数の半導体デバイスに対して同時に電気特性を検査する半導体検査装置において、
   当該半導体検査装置を用いて行う検査より以前に実施された別工程の検査または製造における判定結果または測定値、あるいは、前記当該半導体検査装置を用いた同一工程の検査における過去の判定結果または測定値を元に、
   前記当該半導体検査装置による検査対象となる半導体デバイスの中で、前記半導体デバイスに対する同時検査の組合せを決定する組合せ決定手段を備えた
   ことを特徴とする半導体検査装置。
2. 複数の半導体デバイスに対して同時に電気特性を検査する半導体検査装置において、
   前記複数の半導体デバイスに対する第一回目の検査の判定結果または測定値および前記半導体検査装置の性能を元に、
   第二回目以降に検査対象となる半導体デバイスの中で、
   前記半導体デバイスに対する同時検査の組合せを決定する組合せ決定手段を備えた
   ことを特徴とする半導体検査装置。
3. 複数の半導体デバイスに対して同時に電気特性を検査する半導体検査装置において、
   前記複数の半導体デバイスに対する第一回目の検査の判定結果または測定値および前記半導体デバイスに対する同時検査の組合せや前記半導体検査装置の性能を元に、
   検査時に、検査対象外となる半導体デバイスの動作状態を制御するデバイス制御信号をプログラマブルに生成して供給するデバイス制御手段を備えた
   ことを特徴とする半導体検査装置。
4. 請求項１〜請求項３のいずれかに記載の半導体検査装置であって、
   前記複数の半導体デバイスに共用して電圧および電流を供給するデバイス用電源ユニットと、
   前記複数の半導体デバイス間に共用して電気信号のやり取りを行う入出力信号ユニットとを備えた
   ことを特徴とする半導体検査装置。
5. 請求項４記載の半導体検査装置であって、
   前記デバイス用電源ユニットや前記入出力信号ユニットの検査中における特性量をもとに、
   前記組合せ決定手段は、前記半導体デバイスに対する同時検査の組合せを決定し、
   前記デバイス制御手段は、前記デバイス制御信号として、検査対象外にする半導体デバイスの動作状態を制御する信号を生成する
   ことを特徴とする半導体検査装置。
6. 請求項１〜請求項３のいずれかに記載の半導体検査装置であって、
   前記判定結果または前記測定値および前記組合せや前記性能を元に、
   前記半導体デバイスの検査に使用する前記電源ユニットや前記入出力信号ユニットおよび測定ユニットを含むリソースを、検査対象となる半導体デバイスに集中的に割り当てるリソース切替え手段を備えた
   ことを特徴とする半導体検査装置。
7. 請求項１記載の半導体検査装置を用いた半導体検査手法であって、
   当該半導体検査装置を用いて行う検査より以前に実施された別工程の検査または製造における判定結果または測定値、あるいは、前記当該半導体検査装置を用いた同一工程の検査における過去の判定結果または測定値を読み込む工程と、
   前記判定結果または測定値を元に、半導体デバイスの中で同時に検査する半導体デバイスの組合せを決定する工程と、
   前記組合せにより検査対象となる半導体デバイスに対して電気特性を同時に検査する工程とを有する
   ことを特徴とする半導体検査手法。
8. 請求項２〜請求項５のいずれかに記載の半導体検査装置を用いた半導体検査手法であって、
   前記複数の半導体デバイスに対して電気特性を同時に検査する工程と、
   前記複数の半導体デバイスの検査の判定結果または測定値および前記半導体検査装置の性能を元に、不良判定された半導体デバイスの中で同時に検査する半導体デバイスの組合せを決定する工程と、
   良品判定された半導体デバイスに対して半導体デバイスの動作状態を制御するデバイス制御信号を出力する工程と、
   不良判定された半導体デバイスに対して電気特性を再検査する工程とを有する
   ことを特徴とする半導体検査手法。
9. 請求項６記載の半導体検査装置を用いた半導体検査手法であって、
   前記複数の半導体デバイスに対して電気特性を同時に検査する工程と、
   不良判定した前記半導体デバイスに対して前記電源ユニットや前記入出力信号ユニット、前記測定ユニットを含むリソースを、検査対象となる半導体デバイスに集中的に割り当てる工程と、
   前記不良判定した半導体デバイスに対して電気特性を再検査する工程とを有する
   ことを特徴とする半導体検査手法。
10. 請求項２〜請求項６のいずれかに記載の半導体検査装置を用いた半導体検査手法であって、
    前記複数の半導体デバイスのうち、任意に選択した半導体デバイスの電気特性を測定する工程と、
    その特性量をもとに特性変動量を予測し、同時に測定する半導体デバイスを決定する工程と、
    検査対象外の半導体デバイスに対して、前記デバイス制御信号として、前記半導体デバイスの動作状態を制御する信号を出力する工程と、
    検査対象となる半導体デバイスに対して同時に電気特性を検査する工程とを有する
    ことを特徴とする半導体検査手法。

Images