CN100533163C - 可实施老化与电性测试的晶圆及其实施方法 - Google Patents
可实施老化与电性测试的晶圆及其实施方法 Download PDFInfo
- Publication number
- CN100533163C CN100533163C CN 200510008164 CN200510008164A CN100533163C CN 100533163 C CN100533163 C CN 100533163C CN 200510008164 CN200510008164 CN 200510008164 CN 200510008164 A CN200510008164 A CN 200510008164A CN 100533163 C CN100533163 C CN 100533163C
- Authority
- CN
- China
- Prior art keywords
- crystalline substance
- generative circuit
- test
- wafer
- naked crystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
一种可实施老化与电性测试的晶圆(wafer)及其实施方法,此晶圆包括第一裸晶(die)、切割道(scribe line)、第一老化图案生成电路(aging patterngeneration circuit)与电极垫(pad)。切割道形成于第一裸晶之外的晶圆上,而第一老化图案生成电路用以对第一裸晶进行老化(aging)测试。电极垫设置于切割道上并与第一老化图案生成电路电性连接,电极垫用以与一电压源电性连接。本发明改变现有于封装后才进行老化测试的过程,于晶圆上即同时进行老化与电性测试,可大幅提高效率,并节省原料成本耗费。
Description
【技术领域】
本发明是有关于一种晶圆,且特别是有关于一种可实施老化与电性测试的晶圆及其实施方法。
【背景技术】
老化(aging)测试是半导体集成电路测试(Integrated CircuitReliability,IC RA)的重要项目之一,一般是在将裸晶(die)切割(saw)并封装(package)完成为一完整IC之后才进行老化测试。老化测试的主要目的是在出货前从大量生产的半导体集成电路(IC)中,将有隐藏性缺陷的IC提早筛选出来,预先除去可能会有初期不良的IC,以免出货到客户端。一般而言,会先利用测试机台(tester)或图案化产生器(pattern generator/Gen)将输入信号送进IC中,同时于高温下进行老化测试。再藉由观看测试机台的显示面板(panel),以辨别IC的好坏,并将损坏的IC淘汰。
然而,由于测试机台的探针很难同时接触晶圆上所有裸晶的电极垫,故必须采用逐一测试半导体裸晶的方式。如此一来,所需的测试时间极长,且花费成本太高,无法在短时间内完成大量的测试,甚至只能做部分取样测试(sampletest),便无法进行对于所有IC成品的全面测试。此外,由于采用逐一测试半导体裸晶,对于昂贵的测试器的使用效率颇为不力,会降低其成本效益,同时也无法缩短一贯过程所需时间(Turn-around-time,TAT)。
【发明内容】
有鉴于此,本发明的目的就是在提供一种可实施老化与电性测试的晶圆及其实施方法,改变现有于封装后才进行老化的过程,于晶圆上即同时进行老化与电性测试,以期减少制作时间、提高效率,并节省原料成本耗费。
根据本发明的目的,提出一种晶圆(wafer),包括第一裸晶(die)、切割道(scribe line)、第一老化图案生成电路(aging pattern generation circuit)与电极垫(pad)。切割道形成于第一裸晶之外的晶圆上,而第一老化图案生成电路用以对第一裸晶进行老化测试。电极垫设置于切割道上并与第一老化图案生成电路电性连接,电极垫用以与一电压源电性连接。
根据本发明的目的,再提出一种可实施于上述晶圆的老化测试的方法。首先,提供此晶圆。接着,电性连接电极垫与电压源,最后,第一老化图案生成电路对第一裸晶进行老化与电性测试。
根据本发明的另一目的,再提出一种老化与电性测试的方法,包括下列步骤:(1).提供内建老化图案生成电路的第一裸晶与第二裸晶;(2).提供一测试装置;以及(3).以测试装置,同时对第一裸晶作电性测试及对第二裸晶作老化测试。
根据本发明的另一目的,更提出一种老化与电性测试的方法,包括下列步骤:(1).提供第一裸晶与第二裸晶;(2).提供一包含老化图案生成电路的测试装置;以及(3).以测试装置,同时对第一裸晶作电性测试及对第二裸晶作老化测试。
须注意的是,前述的老化与电性测试的方法,系可于切割(saw)前或切割后的裸晶施行。
【附图说明】
为让本发明的上述目的、特征、和优点能更明显易懂,下文特举一较佳实施例,并配合所附图式,作详细说明如下:
图1A与图1B绘示乃本发明第一实施例的晶圆的示意图。
图1C绘示乃于本发明第一实施例的晶圆上进行老化测试的方法的流程图。
图2A与图2B绘示乃本发明第二实施例的晶圆的示意图。
图2C绘示乃于本发明第二实施例的晶圆上进行老化测试的方法的流程图。
图3A绘示乃本发明第三实施例的晶圆的示意图。
图3B绘示乃于本发明第三实施例的晶圆上进行老化测试的方法的流程图。
图4绘示乃根据本发明第四实施例的老化与电性测试的方法的流程图。
图5绘示乃根据本发明第五实施例的老化与电性测试的方法的流程图。
【具体实施方式】
第一实施例
在每一裸晶上设置有内建老化图案生成电路,只要提供一电压源给裸晶,便可产生老化测试图案(aging pattern),进行老化测试。请参照图1A与图1B,绘示乃本发明第一实施例的晶圆的示意图。由于晶圆上具有大量具有相同作法的的裸晶,为便于清晰说明,在此以六个具有相同作法的裸晶做代表。如图1A中所示,晶圆100上包括第一裸晶110、第一老化图案生成电路(aging patterngeneration circuit)120、电极垫(pad)130与切割道(scribeline)140。
切割道140系形成于第一裸晶110之外的晶圆100上。亦即,于晶圆100上的任意两相邻的裸晶之间,留有切割道140,以作为裸晶之间切割的间隙。当晶圆100切割完成后,便只留下裸晶。
每一老化图案生成电路,用以对其相对应的裸晶进行老化测试。于第一实施例中,第一老化图案生成电路120用以对第一裸晶110进行老化测试,系内建于第一裸晶110上。而电极垫130设置于切割道140上,用以与一电压源(未显示于图上)电性连接。电极垫130并与第一老化图案生成电路120电性连接。
上述本发明的第一实施例中的晶圆,系可通过一晶圆的老化测试的方法,对晶圆上的裸晶进行老化测试。请同时参照图1A与图1C,图1C绘示乃于本发明第一实施例的晶圆上进行老化测试的方法的流程图。此方法包括步骤101~103,首先,于步骤101中,提供晶圆100。接着,于步骤102中,电性连接电极垫130与电压源。最后,于步骤103中,第一老化图案生成电路120对第一裸晶110进行老化测试。
另外,对于第一老化图案生成电路120的形成位置,除了图1A所示之内建于第一裸晶110上之外,亦可形成于切割道140上,如图1B所示,并适用图1C绘示的流程。
本发明第一实施例的晶圆上进行老化测试的方法中,电极垫130系位在晶圆100的切割道上,可直接利用探针接触电极垫130以提供电压源进行老化测试,因此在晶圆出晶圆厂(FAB)之前,即可在晶圆厂内对所有的裸晶(die)完成老化测试,并通过晶圆针测(circuit probing,CP test)将具有缺陷的的裸晶筛选出来。
第二实施例
请参照图2A,绘示乃本发明第二实施例的晶圆的示意图。如图2A中所示,晶圆200上包括第一裸晶210、多个第二裸晶211、第一老化图案生成电路220、多个第二老化图案生成电路221、电极垫230、切割道240与走线250。
切割道240系形成于第一裸晶210与第二裸晶211之外的晶圆200上。亦即,于晶圆200上的任意两相邻的裸晶之间,留有切割道240,以作为裸晶之间切割的间隙。当晶圆200切割完成后,便只留下裸晶。
每一老化图案生成电路用以对相对应的裸晶进行老化测试,但所有老化图案生成电路皆与一电极垫电性连接。于第二实施例中,第一老化图案生成电路220用以对第一裸晶210进行老化测试,而第二老化图案生成电路221则用以对第二裸晶211进行老化测试。第一老化图案生成电路220内建于第一裸晶110上,而第二老化图案生成电路221则内建于第二裸晶211上。
电极垫230设置于切割道240上,用以与一电压源(未显示于图上)电性连接。且电极垫230系利用走线250,来与第一老化图案生成电路220以及第二老化图案生成电路221电性连接。
上述本发明的第二实施例中的晶圆,系可通过一晶圆的老化测试的方法,对晶圆上的裸晶进行老化测试。请同时参照图2A与图2C,图2C绘示乃于本发明第二实施例的晶圆上进行老化测试的方法的流程图。此方法包括步骤201~203,首先,于步骤201中,提供晶圆200。接着,于步骤202中,电性连接电极垫230与电压源。最后,于步骤203中,第一老化图案生成电路220与第二老化图案生成电路221,同时分别对第一裸晶210与第二裸晶211进行老化测试。
另外,对于第一老化图案生成电路220的形成位置,除了图2A所示之内建于第一裸晶210上之外,亦可形成于切割道240上,如图2B所示,并适用图2C绘示之流程。
本发明第二实施例的晶圆上进行老化测试的方法,只要电性连接电极垫与电压源,即可对多个裸晶进行老化测试,可大幅提高效率,并节省成本耗费。
第三实施例
在切割道上只做一组老化图案生成电路,使所有裸晶个别产生老化测试图案,进一步执行老化测试。请参照图3A,绘示乃本发明第三实施例的晶圆示意图。如图3A中所示,晶圆300上包括第一裸晶310、多个第二裸晶311、第一老化图案生成电路320、电极垫330、切割道340与走线350。
切割道340系形成于第一裸晶310与第二裸晶311之外的晶圆300上。亦即,于晶圆300上的任意两相邻的裸晶之间,留有切割道340,以作为裸晶之间切割的间隙。当晶圆300切割完成后,便只留下裸晶。
使用一老化图案生成电路,对所有裸晶进行老化测试。于第三实施例中,第一裸晶310与第一老化图案生成电路320电性连接,且多个第二裸晶311通过走线350与第一老化图案生成电路320电性连接。而电极垫330系设置于切割道340上,用以与一电压源(未显示于图上)电性连接。电极垫330并与第一老化图案生成电路320电性连接。
上述的第三实施例中的晶圆,系可通过一晶圆的老化测试的方法,对晶圆上的裸晶进行老化测试。请同时参照图3A与图3B,图3B绘示乃于本发明第三实施例的晶圆上进行老化测试的方法的流程图。此方法包括步骤301~303,首先,于步骤301中,提供晶圆300。接着,于步骤302中,电性连接电极垫330与电压源。最后,于步骤303中,第一老化图案生成电路320对第一裸晶310以及多个第二裸晶311同时进行老化测试。
当作为老化测试电路的第一老化图案生成电路与被测试的裸晶的连接,形成于晶圆的切割道上时,于切割晶圆时,可以确实切断测试用配线,而且切断后的保留配线最短,可避免保留配线所造成的不良影响。亦可在进行晶圆针测时,由测试机台直接进行老化测试,以完成整个测试流程。
上述三个实施例,揭露了可实施老化的晶圆及其实施方法,改变现有于封装后才进行老化的过程,于晶圆上即进行老化测试。另外,于以下的第四实施例与第五实施例中,揭露了于晶圆上可同时实施老化与电性测试的方法,以期减少过程时间、提高效率,并节省成本耗费。
第四实施例
请参照图4,其绘示乃根据本发明第四实施例的老化与电性测试的方法的流程图。此老化与电性测试的方法包括步骤401~404,首先,于步骤401中,提供内建老化图案生成电路的第一裸晶与第二裸晶。接着,于步骤402中,提供一测试装置。之后,于步骤403中,以此测试装置,同时对第一裸晶作电性测试及对第二裸晶作老化测试。最后,于步骤404中,以此测试装置,同时对第二裸晶作电性测试及对第一裸晶作老化测试。
第五实施例
请参照图5,其绘示乃根据本发明第五实施例的老化与电性测试的方法的流程图。此老化与电性测试的方法包括步骤501~504,首先,于步骤501中,提供第一裸晶与第二裸晶。接着,于步骤502中,提供一包含老化图案生成电路的测试装置。之后,于步骤503中,以此测试装置,同时对第一裸晶作电性测试及对第二裸晶作老化测试。最后,于步骤504中,以此测试装置,同时对第二裸晶作电性测试及对第一裸晶作老化测试。
对于老化图案生成电路的形成位置,于上述的第四实施例与第五实施例中并不相同。于第四实施例中,老化图案生成电路系内建于裸晶上,而于第五实施例中,老化图案生成电路则设置于测试装置中。且第四实施例所揭露的方法,可与第一、第二实施例相互参照应用。另外,第五实施例所揭露的方法,可与第一、第三实施例相互参照应用。
须注意的是,第四实施例与第五实施例的老化与电性测试的方法,系可于切割(saw)前或切割后的裸晶施行。
本发明上述实施例所揭露的可实施老化与电性测试的晶圆与其实施方法,可以使用数字测试机台来进行老化与电性测试,因此大大的提高了测试的速度,并且也降低了测试的成本,同时,由于用来做测试装置的老化图案生成电路,电极垫与走线等,较佳地系位于晶圆的切割道上,因此亦不增加任何制造成本。另外,本发明改变现有于封装后才进行老化的过程,于晶圆上即同时进行老化与电性测试,可大幅提高效率,节省成本的耗费。
综上所述,虽然本发明已以一较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此技艺者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (14)
1.一种晶圆,包括:
一第一裸晶;
一切割道,形成于该第一裸晶之外的该晶圆上;
一第一老化图案生成电路,形成于该切割道上,该第一老化图案生成电路用以对该第一裸晶进行老化测试;以及
一电极垫,设置于该切割道上并与该第一老化图案生成电路电性连接,该电极垫用以与一电压源电性连接。
2.根据权利要求1所述的晶圆,其特征在于,该晶圆更包括:
一第二裸晶;以及
一第二老化图案生成电路,形成于该切割道上,该第二老化图案生成电路用以对该第二裸晶进行老化测试,该第二老化图案生成电路系与该电极垫电性连接;
其中,当该电极垫与该电压源电性连接时,该第一老化图案生成电路与该第二老化图案生成电路同时分别对该第一裸晶与该第二裸晶进行老化测试。
3.根据权利要求2所述的晶圆,其特征在于,该电极垫系利用一走线,与该第一老化图案生成电路以及该第二老化图案生成电路电性连接。
4.根据权利要求1所述的晶圆,其特征在于,该晶圆更包括一第二裸晶,与该第一老化图案生成电路电性连接;当该电极垫与该电压源电性连接时,该第一老化图案生成电路同时对该第一裸晶与该第二裸晶进行老化测试。
5.根据权利要求4所述的晶圆,其特征在于,该第一老化图案生成电路系利用一走线,与该第一裸晶以及该第二裸晶电性连接。
6.一种实施权利要求1所述的晶圆的老化测试的方法,包括:
提供该晶圆;
电性连接该电极垫与该电压源;以及
该第一老化图案生成电路对位于该晶圆上的该第一裸晶进行老化测试。
7.根据权利要求6所述的老化测试的方法,其特征在于,于该进行老化测试之后,更包括:
沿着该切割道切割该晶圆。
8.根据权利要求6所述的老化测试的方法,其特征在于,该晶圆更包括一第二裸晶及一第二老化图案生成电路,该第二老化图案生成电路用以对该第二裸晶进行老化测试,该第二老化图案生成电路系与该电极垫电性连接,其中,于该进行老化测试的步骤中,该第一老化图案生成电路与该第二老化图案生成电路分别对该第一裸晶与该第二裸晶进行老化测试。
9.根据权利要求8所述的老化测试的方法,其特征在于,该电极垫系利用一走线,与该第一老化图案生成电路以及该第二老化图案生成电路电性连接。
10.根据权利要求8所述的老化测试的方法,其特征在于,该第二老化图案生成电路形成于该切割道上。
11.根据权利要求6所述的老化测试的方法,其特征在于,该晶圆更包括一第二裸晶,该第二裸晶与该第一老化图案生成电路电性连接;其中,于该进行老化测试的步骤中,该第一老化图案生成电路同时对该第一裸晶与该第二裸晶进行老化测试。
12.根据权利要求11所述的老化测试的方法,其特征在于,该第一老化图案生成电路系利用一走线,与该第一裸晶以及该第二裸晶电性连接。
13.一种老化与电性测试的方法,包括下列步骤:
提供一第一裸晶与一第二裸晶;
提供包含一老化图案生成电路的一测试装置,其中该老化图案生成电路形成于切割道上;以及
以该测试装置,同时对该第一裸晶作电性测试及对该第二裸晶作老化测试。
14.根据权利要求13所述的老化与电性测试的方法,其特征在于,更包括:
以该测试装置,同时对该第二裸晶作电性测试及对该第一裸晶作老化测试。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510008164 CN100533163C (zh) | 2005-02-08 | 2005-02-08 | 可实施老化与电性测试的晶圆及其实施方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510008164 CN100533163C (zh) | 2005-02-08 | 2005-02-08 | 可实施老化与电性测试的晶圆及其实施方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1818694A CN1818694A (zh) | 2006-08-16 |
CN100533163C true CN100533163C (zh) | 2009-08-26 |
Family
ID=36918787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510008164 Expired - Fee Related CN100533163C (zh) | 2005-02-08 | 2005-02-08 | 可实施老化与电性测试的晶圆及其实施方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100533163C (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101311737B (zh) * | 2007-05-23 | 2010-11-10 | 中芯国际集成电路制造(上海)有限公司 | 晶圆质量控制方法 |
JP4912961B2 (ja) * | 2007-06-06 | 2012-04-11 | 日本エンジニアリング株式会社 | エッジコネクタ及びバーンインシステム |
CN101968527B (zh) * | 2009-07-27 | 2013-06-19 | 智邦科技股份有限公司 | 系统级封装的装置批次测试方法及其装置批次测试系统 |
US8957692B2 (en) * | 2010-12-02 | 2015-02-17 | Tdk Corporation | Method for performing burn-in test |
WO2013097213A1 (zh) * | 2011-12-31 | 2013-07-04 | 北京大学深圳研究生院 | 一种非接触式的wl/wlp芯片高温老化测试方法及装置 |
-
2005
- 2005-02-08 CN CN 200510008164 patent/CN100533163C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1818694A (zh) | 2006-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100466984B1 (ko) | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법 | |
US6577148B1 (en) | Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer | |
CN100533163C (zh) | 可实施老化与电性测试的晶圆及其实施方法 | |
CN103163442A (zh) | 一种晶圆测试方法 | |
CN102043119A (zh) | 崩应测试方法 | |
CN103336239A (zh) | 晶圆测试的方法 | |
JP2007049161A (ja) | ドーナッツ型並列プローブカード及びそれを利用したウェーハの検査方法 | |
JP2002176140A (ja) | 半導体集積回路ウェハ | |
CN100362642C (zh) | 同时测多个金属-氧化物-半导体器件热载流子的测试结构 | |
US20060170104A1 (en) | Method and structure for defect monitoring of semiconductor devices using power bus wiring grids | |
JP4744884B2 (ja) | ウエハ検査装置及びウエハ検査方法 | |
US6184569B1 (en) | Semiconductor chip inspection structures | |
CN103688180B (zh) | 半导体装置的检验装置、检验系统、检验方法、以及检验完成的半导体装置的生产方法 | |
KR100641471B1 (ko) | 반도체 소자의 입력 ic 구조 | |
JP2000124280A (ja) | ウエハバーンインに対応する半導体装置 | |
JP2003232833A (ja) | テスト方法 | |
JP2004226159A (ja) | バーンインテスト用アダプタおよびバーンインテスト装置 | |
JP2002208618A (ja) | 半導体装置およびその製造方法 | |
JP2002076076A (ja) | プローブカードおよび試験方法 | |
TWI230264B (en) | Wafer capable of conducting aging and electricity tests and conducting method thereof | |
KR101144638B1 (ko) | 유기 전계 발광 소자 테스트 방법 | |
US20080122446A1 (en) | Test pattern | |
JP2001267386A (ja) | 半導体装置用テスト回路 | |
JPS60179667A (ja) | ハイブリツドicの検査方法 | |
JP2005203435A (ja) | 半導体装置およびそのスクリーニング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090826 Termination date: 20140208 |