CN1439101A - 用于测量和分析集成电路块的电信号的装置 - Google Patents

用于测量和分析集成电路块的电信号的装置 Download PDF

Info

Publication number
CN1439101A
CN1439101A CN99807135A CN99807135A CN1439101A CN 1439101 A CN1439101 A CN 1439101A CN 99807135 A CN99807135 A CN 99807135A CN 99807135 A CN99807135 A CN 99807135A CN 1439101 A CN1439101 A CN 1439101A
Authority
CN
China
Prior art keywords
signal
integrated circuit
circuit block
connecting terminal
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99807135A
Other languages
English (en)
Inventor
W·施米德
C·德尔赫菲尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1439101A publication Critical patent/CN1439101A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

根据本发明，在集成电路块(芯片)(1)上设置一个或多个外部测试连接触点(焊垫；管脚；焊珠)(2，3)，每个待测量或待分析的信号(4，5，6)可选择地、如借助多路电路(7，8)并通过位于集成电路块内的导电路径从由外部不能直接触及的电路位置如芯片内的点(15至20)或被覆盖的触点接通到这些外部测试连接触点上。根据本发明所述的装置尤其可用于高集成度半导体芯片。

Description

用于测量和分析集成电路块的电信号的装置
本发明涉及一种用于电测量和分析集成电路块(IC；集成电路；芯片)中不能被直接触及到的电路位置上具有的电信号的装置，该集成电路设有多个连接触点(焊垫；管脚；焊珠)。
为了能对集成电路块的故障及时钟定时方案作出分析，就需要观测芯片内部的信号，即在集成电路块内不能被触及到的电路位置上具有的信号。在此情况下一种时间上精确的信号观测常常起着重要的作用。对此必需譬如以对比方式测量时钟脉冲，测量异步信号，如中断信号，及分析依赖异步信号的功能。
迄今为止，在分析方面使用了专门的、技术成本特别高的分析仪器，造成此仪器很昂贵。对于这样一种分析则需要将集成电路块打开并为测量作准备。但是，通过这些措施改变了电路的电性能，从而在某些部分中将无法再现故障。
不可触及的电路位置也可能是由于集成电路块的设计及结构引起的。如果集成电路被组装在新式的、俗称BGA(Ball Grid Array：焊珠栅形阵列)壳体中及然后安装到一个系统电路板上的系统中时，BAG壳体上对系统电路板的接触点(Balls)不再能被触及，因为接触点位于壳体的下侧并由此隐匿在壳体及系统电路板之间。因此接触点上用于分析及测试目的的信号不再能被提取。在半导体集成电路譬如使用TQPF壳体的情况下就没有此问题，因为在该系统中可直接在管脚上提取信号。
相反地，在BGA壳体的情况下系统电路板上的最重要信号被引导到测试点上并从那里再引导到所连接的芯片上。这是以相应电路板上的位置为代价的，这必然带来附加的成本；在分层的情况下还有另外附加成本的代价，其中相应的信号必需被引导到局部多层的印刷电路板的表面上。出于该原因，仅是很少的信号才被引导到测试点上，这就意味着，在故障情况下完全可能出现：正好所需要的信号不能被提取。
本发明的任务在于：提供一种技术上低成本的可能性，以使得在集成电路块内不能被触及到的电路位置上具有的信号、例如芯片内部的信号或一个由BGA壳体封装的半导体集成电路的接触点上的所有信号的观测成为可能，由此亦可对表现异常的批量产品直接进行测试或分析。
本发明涉及本文开始部分所述类型的装置，根据本发明将这样来解决上述任务，即在集成电路块上设置一个或多个外部测试连接触点，每个待测量或待分析的信号可通过集成电路块的导电路径从由外部不能触及的电路位置引导到这些外部测试连接触点上。
通过使用外部测试连接触点可以作到芯片内部信号变得可被观测并能精确地确定其随时间变化的特性。为此，通过集成电路块的导电路径从由外部不能触及的电路位置可选择导通地使一个参考信号引导到这些外部测试连接触点中的一个上，及通过集成电路块内的导电路径从由外部不能触及的电路位置可选择导通地使每个待测量或待分析的信号引导到另一测试连接触点或另外多个测试连接触点上。
为了确定信号随时间变化的特性除待分析信号外还应提供参考信号。为了能在时间上精确地分析芯片内部的信号、例如时钟信号及异步信号，则根据本发明，至少设置两个外部测试连接触点。
不可被触及的信号可涉及集成电路块的芯片内部的信号，该集成电路块被这样地设计，即这些信号、包括参考信号在内可选择接通地被引导到测试连接触点上。
而不可被触及的信号则是这样的信号，即在一个集成电路块的壳体中不可被触及的触点上具有的信号，这些信号、包括参考信号在内可以以选择接通的方式引导到测试连接触点上，这些测试连接触点是由触点中的特殊触点构成的。
在此情况下，该集成电路块的壳体是一个俗称BGA的壳体(焊珠栅形阵列壳体)，其中由触点(焊珠)形成的测试连接触点是不可被触及的，因为这些测试触点位于BGA壳体的下面并由此隐匿在壳体及安装该壳体的系统电路板之间，其中另外触点上的待测量及待分析信号以及另外触点上具有的参考信号可选择接通地被引导到所述特殊触点上，这些特殊触点与系统电路板上的相应多个金属测试点形成导电连接。
在该BGA壳体中规定一个或多个触点，它们的信号可在用户专用的系统电路板中的测试点上被观测到。在这些测试点上，集成电路块的所有另外触点上的信号也可被观测到。
为了实现选择接通，在集成电路块中以有利方式设有一个时间上可控的多路电路，借助它使各个待测量及待分析的信号以及相应的参考信号接通到测试连接触点上。如果该时间上可控的多路电路被设置在由BGA壳体包围的集成电路块中，则不是作为外部测试连接触点的触点与多路电路的输入端电连接，该多路电路的输出端与构成BGA壳体的外部测试连接触点的特殊触点形成导电连接。由此可使所有触点的信号被任意地多路转换地连接到确定的测试触点上。而迄今为止总是一个信号明确地被分配到一个或很少几个触点上。
根据本发明所述的装置的一个有利改进在于，预定用于向外部测试连接触点选择地接通的多路电路控制部分被作成可编程的。这样，多路电路即使在工作期间也能够按需要编程。
根据本发明构成所述的装置可借助一个集成块测试仪用来对集成电路块进行分析，对该测试仪输入每个测试连接触点上具有的用于分析的信号。
根据本发明所述的装置也可用来对使用在一个系统内的集成电路块进行直接分析，其中对测试连接触点上具有的信号进行测量及分析。正常情况下，也可附加地对其中使用了集成电路块的系统进行分析。
测试连接触点可有利选择地在相反的工作方向上用于向集成电路块的从外部不能被触及的电路点输入信号(输入模式)。
以下将借助在附图中所示的实施例来描述本发明。附图为：
图1是具有两个外部测试连接触点(管脚)的一个半导体集成电路块(芯片)的示意图，通过这些测试连接触点可观测芯片内部的信号；
图2也是具有两个外部测试焊垫的一个半导体电路芯片的示意图，通过这些测试焊垫可观测装置中一个BGA壳体内不能被触及的其他焊垫上的信号；
图3是在整个系统中安装在一个BGA壳体内的半导体电路芯片，及
图4a，4b及4c分别表示一个BGA壳体(塑料平薄焊珠栅形阵列)下面、侧面及上面的示图。
在图1中概要表示的半导体集成电路块(芯片)1具有两个外部测试连接触点(管脚)2及3，通过它们可以在时间上精确地观测芯片内部的信号4，5及6、即不能直接被触及的电路位置上具有的信号。譬如，可以对比地测量时钟脉冲，测量异步信号、如中断信号，及分析与异步信号相关的功能。集成电路块1之所以设有两个外部连接触点2及3，是因为要精确地确定时间特性。
对于这种确定，除了在一个测试连接触点2或3上加待分析信号外，在各个其他测试连接触点上应供给一个参考信号。其结论是，为了在时间上精确的分析芯片内部的信号4、5或6至少必需具有两个测试连接触点2及3。为了选择地接通芯片内部信号4、5或6，设有作为多路电路的两个多路转换器7及8，它们的输入端9、10、11或12、13、14与芯片内部传送信号的位置15、16、17或18、19、20相连接。这两个多路转换器7及8的输出端21及22与两个外部测试连接触点(管脚)2或3电连接。
这两个多路转换器7及8譬如可被作成逻辑或三态单元，它们将各由一个控制寄存器23或24控制，后者在工作期间可通过一个控制器、一个数字信号处理器或一个转接控制器来编程。
在图2中也概要地表示出具有两个构成外部测试连接触点的测试触点(测试焊垫；测试焊珠)26及27的一个半导体电路块(芯片)25的示意图，通过这些测试触点可观测装置中一个BGA壳体内不能被触及的其他触点(焊垫；焊珠)28上的信号。如图4a，4b及4c中以三个不同示意图所表示的，对系统电路板29的触点28是不能被触及到的，因为这些触点28位于壳体30的下面并由此隐匿在壳体30及系统电路板29之间。
因此，不能直接提取到触点28上用于测试及分析目的的信号。为了选择地接通在触点28上具有的信号，设置了相应于图2的一个多路电路31，它的输入端32与单个触点28相连接。
多路电路31的输出端33及34与两个外部测试触点(测试焊珠)26或27形成电连接。多路开关31譬如可被作成逻辑或三态单元，它将由一个控制寄存器35控制，后者在工作期间可通过一个控制器、一个数字信号处理器或一个转接控制器来编程。
在图3中表示出在整个系统中各安装在一个BGA壳体内的半导体电路块36及37的示意图，该系统被安装在用户专用的系统电路板38上。在系统板38上设有两个金属测试点39及40，它们与两个测试触点26及27电连接。被定为半导体集成电路块36的测试触点26及27的两个焊珠变为系统电路板38上可被看到的两个测试点39及40。
在这两个触点26及27上而实际在测试点39及40上可使集成电路块36的所有其它触点28的信号变为可被观测。所有触点28上的各个信号向测试触点26或27的可控选择接通是相应于图1借助多路电路31来实现的。

Claims (13)

1.用于电测量和分析集成电路块(IC；集成电路；芯片)中不能被直接触及到的电路位置上具有的电信号的装置，该集成电路设有多个连接触点(焊垫；管脚；焊珠)，
其特征在于，在集成电路块(1)上设置一个或多个外部测试连接触点(2，3)，每个待测量或待分析的信号(4，5，6)可通过集成电路块的导电路径从由外部不能触及的电路位置(15至20)引导到这些外部测试连接触点上。
2.根据权利要求1所述的装置，
其特征在于，通过集成电路块的导电路径从由外部不能触及的电路位置(15至17)可选择导通地使一个参考信号引导到这些外部测试连接触点(2，3)中的一个(2)上，及通过集成电路块的导电路径从由外部不能触及的电路位置(18至20)可选择导通地使每个待测量或待分析的信号引导到另一测试连接触点(3)或另外多个测试连接触点上。
3.根据权利要求2所述的装置，
其特征在于，仅设有两个外部测试连接触点(2，3)。
4.根据以上权利要求中的任何一项所述的装置，
其特征在于，不可被触及的信号(4，5，6)是集成电路块(1)的芯片内部的信号，该集成电路块被这样地设计，即这些信号、包括参考信号在内可选择接通地被引导到测试连接触点(2，3)上。
5.根据权利要求1至3中的任何一项所述的装置，其特征在于，不可被触及的信号是这样的信号，即在一个集成电路块(25)的壳体中不可被触及的触点(28)上具有的信号，及这些信号、包括参考信号在内可选择接通地被引导到测试连接触点(26，27)上，这些测试连接触点由触点(28)中的特殊触点构成。
6.根据权利要求5所述的装置，
其特征在于，该集成电路块的壳体是一个俗称BGA的壳体(焊珠栅形阵列壳体)，其中由触点(焊珠)形成的测试连接触点(28)是不可被触及的，因为这些测试触点(28)位于BGA壳体(30)的下面并由此隐匿在壳体(30)及安装该壳体的系统电路板(29，38)之间，及另外触点上的待测量及待分析信号以及另外触点上具有的参考信号可选择接通地被引导到所述特殊触点(26，27)上，这些特殊触点与系统电路板(29，38)上的相应多个金属测试点(39，40)形成导电连接。
7.根据以上权利要求中的任何一项所述的装置，
其特征在于，为了选择接通，在集成电路块(1；25)中设有一个时间上可控的多路电路(7，8；31)，借助它使各个待测量及待分析的信号以及需要时使相应的参考信号接通到外部测试连接触点(2，3；26，27)上。
8.根据权利要求5和7所述的装置，
其特征在于，该时间上可控的多路电路(31)被设置在由BGA壳体包围的集成电路块(25)中，及不是作为外部测试连接触点(28)的触点与多路电路(31)的输入端(32)电连接，该多路电路的输出端(33，34)与构成BGA壳体的外部测试连接触点(26，27)的特殊触点形成导电连接。
9.根据权利要求7或8所述的装置，
其特征在于，预定用于向外部测试连接触点选择地接通的多路电路(7，8；31)控制部分被作成可编程的。
10.根据以上权利要求中的任何一项所述的装置，
其特征在于，测试连接触点(2，3)可选择地在相反的工作方向上用于向集成电路块(1)的从外部不能被触及的电路点(15至20)输入信号。
11.根据以上权利要求中的任何一项所述的装置，
其特征在于，借助一个集成块测试仪对集成电路块(1)进行分析的应用，对该测试仪输入每个测试连接触点(2，3)上具有的用于分析的信号。
12.根据权利要求1至10中的任何一项所述的装置，
其特征在于，对使用在一个系统内的集成电路块(1)进行分析的应用，其中对测试连接触点(2，3)上具有的信号进行测量及分析。
13.根据权利要求12所述的装置，
其特征在于，对其中使用了集成电路块(1)的系统进行分析的附加应用。
CN99807135A 1998-06-16 1999-06-11 用于测量和分析集成电路块的电信号的装置 Pending CN1439101A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19826825.4 1998-06-16
DE19826825 1998-06-16

Publications (1)

Publication Number Publication Date
CN1439101A true CN1439101A (zh) 2003-08-27

Family

ID=7871063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99807135A Pending CN1439101A (zh) 1998-06-16 1999-06-11 用于测量和分析集成电路块的电信号的装置

Country Status (7)

Country Link
US (5) US6949940B2 (zh)
EP (3) EP1380848B1 (zh)
JP (1) JP2003519358A (zh)
KR (1) KR20010052906A (zh)
CN (1) CN1439101A (zh)
DE (3) DE59915088D1 (zh)
WO (1) WO1999066337A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103227166A (zh) * 2012-01-31 2013-07-31 美国博通公司 具有改进的可测试性的半导体封装件
CN108417504A (zh) * 2017-02-10 2018-08-17 爱思开海力士有限公司 半导体器件
CN113687207A (zh) * 2020-05-18 2021-11-23 新唐科技股份有限公司 用于装设半导体集成电路的测试板及方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260950A (en) * 1991-09-17 1993-11-09 Ncr Corporation Boundary-scan input circuit for a reset pin
DE59915088D1 (de) * 1998-06-16 2009-11-05 Infineon Technologies Ag Einrichtung zur Vermessung und Analyse von elektrischen Signalen eines integrierten Schaltungsbausteins
JP5328000B2 (ja) * 2000-03-02 2013-10-30 テキサス インスツルメンツ インコーポレイテッド オンチップデータプロセッサのトレースおよびタイミング情報の獲得と出力
DE60118089T2 (de) 2000-03-02 2006-10-05 Texas Instruments Incorporated, Dallas Abtastschnittstelle mit Zeitmultiplexmerkmal zur Signalüberlagerung
US6691780B2 (en) 2002-04-18 2004-02-17 Halliburton Energy Services, Inc. Tracking of particulate flowback in subterranean wells
DE10254390B4 (de) * 2002-11-21 2016-05-12 Dr. Johannes Heidenhain Gmbh Schaltungsanordnung sowie mit dieser Schaltungsanordnung ausgestattetes Winkel- bzw. Längenmessgerät
TWI234003B (en) * 2003-11-07 2005-06-11 Mediatek Inc Method and device for monitoring an integrated circuit
US7299875B2 (en) 2004-06-08 2007-11-27 Halliburton Energy Services, Inc. Methods for controlling particulate migration
US7883740B2 (en) 2004-12-12 2011-02-08 Halliburton Energy Services, Inc. Low-quality particulates and methods of making and using improved low-quality particulates
US20060267221A1 (en) * 2005-05-27 2006-11-30 Allen Greg L Integrated-circuit die having redundant signal pads and related integrated circuit, system, and method
US7318474B2 (en) 2005-07-11 2008-01-15 Halliburton Energy Services, Inc. Methods and compositions for controlling formation fines and reducing proppant flow-back
US7443180B2 (en) * 2006-12-06 2008-10-28 International Business Machines Corporation On-chip probing apparatus
KR101321947B1 (ko) * 2007-09-20 2013-11-04 삼성전자주식회사 정전기 방전 보호회로를 구비하는 반도체 장치 및 이장치의 테스트 방법
US20090134901A1 (en) * 2007-11-28 2009-05-28 Chen Ping-Po Integrated circuit die structure simplifying ic testing and testing method thereof
US20090219032A1 (en) * 2008-02-28 2009-09-03 Qimonda Ag System and method for determining circuit functionality under varying external operating conditions
JP4730451B2 (ja) * 2009-03-16 2011-07-20 富士ゼロックス株式会社 検出データ処理装置及びプログラム
US8564322B2 (en) * 2009-12-21 2013-10-22 International Business Machines Corporation Receiver signal probing using a shared probe point

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3807910A (en) 1972-05-03 1974-04-30 W Paget Compressor
US3801910A (en) * 1972-07-03 1974-04-02 Ibm Externally accessing mechanical difficult to access circuit nodes using photo-responsive conductors in integrated circuits
JPS61228365A (ja) 1985-04-02 1986-10-11 Oki Electric Ind Co Ltd 信号処理ｌｓｉの試験方式
FR2611052B1 (fr) * 1987-02-17 1989-05-26 Thomson Csf Dispositif de test de circuit electrique et circuit comportant ledit dispositif
JP2579327B2 (ja) * 1987-12-04 1997-02-05 富士通株式会社 半導体集積回路
US5070296A (en) * 1990-06-22 1991-12-03 Honeywell Inc. Integrated circuit interconnections testing
JPH0476474A (ja) 1990-07-18 1992-03-11 Nec Corp 半導体集積回路
US5260950A (en) * 1991-09-17 1993-11-09 Ncr Corporation Boundary-scan input circuit for a reset pin
US5418470A (en) * 1993-10-22 1995-05-23 Tektronix, Inc. Analog multi-channel probe system
US5430394A (en) * 1994-03-11 1995-07-04 Advanced Micro Devices, Inc. Configuration and method for testing a delay chain within a microprocessor clock generator
US5517515A (en) * 1994-08-17 1996-05-14 International Business Machines Corporation Multichip module with integrated test circuitry disposed within interposer substrate
US5712858A (en) * 1995-04-11 1998-01-27 Digital Equipment Corporation Test methodology for exceeding tester pin count for an asic device
US6014033A (en) * 1995-08-31 2000-01-11 Texas Instruments Incorporated Method of identifying the point at which an integrated circuit fails a functional test
US6180867B1 (en) * 1996-04-17 2001-01-30 General Electric Company Thermal sensor array and methods of fabrication and use
US5909004A (en) * 1996-04-17 1999-06-01 General Electric Company Thermocouple array and method of fabrication
US5895978A (en) * 1997-04-02 1999-04-20 International Business Machines Corporation High density signal multiplexing interposer
DE59915088D1 (de) * 1998-06-16 2009-11-05 Infineon Technologies Ag Einrichtung zur Vermessung und Analyse von elektrischen Signalen eines integrierten Schaltungsbausteins
JP2000021939A (ja) * 1998-06-29 2000-01-21 Mitsubishi Electric Corp 突起電極付半導体チップおよびその検査方法
KR100378202B1 (ko) * 2001-07-04 2003-03-29 삼성전자주식회사 지연 시간 조절을 위한 디지탈 위상 보간 회로 및 지연시간 조절 방법
DE10255665B4 (de) * 2002-11-28 2008-05-08 Qimonda Ag Schaltung und Verfahren zur Bestimmung wenigstens eines Spannungs-, Strom- und/oder Leistungswerts einer integrierten Schaltung
US7309998B2 (en) * 2002-12-02 2007-12-18 Burns Lawrence M Process monitor for monitoring an integrated circuit chip
US6933761B2 (en) * 2003-06-20 2005-08-23 Altera Corporation Techniques for dynamically selecting phases of oscillator signals

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103227166A (zh) * 2012-01-31 2013-07-31 美国博通公司 具有改进的可测试性的半导体封装件
US9153507B2 (en) 2012-01-31 2015-10-06 Broadcom Corporation Semiconductor package with improved testability
CN108417504A (zh) * 2017-02-10 2018-08-17 爱思开海力士有限公司 半导体器件
CN108417504B (zh) * 2017-02-10 2021-10-26 爱思开海力士有限公司 半导体器件
CN113687207A (zh) * 2020-05-18 2021-11-23 新唐科技股份有限公司 用于装设半导体集成电路的测试板及方法
CN113687207B (zh) * 2020-05-18 2023-09-12 新唐科技股份有限公司 用于装设半导体集成电路的测试板及方法

Also Published As

Publication number Publication date
EP1088239B1 (de) 2006-05-31
JP2003519358A (ja) 2003-06-17
EP1398640A3 (de) 2007-06-27
US7239162B2 (en) 2007-07-03
EP1398640A2 (de) 2004-03-17
EP1398640B1 (de) 2009-09-09
EP1088239A1 (de) 2001-04-04
US20060176066A1 (en) 2006-08-10
WO1999066337A3 (de) 2002-09-26
EP1380848A3 (de) 2007-06-27
EP1380848B1 (de) 2009-09-23
DE59915081D1 (de) 2009-10-22
US20080111578A1 (en) 2008-05-15
US6949940B2 (en) 2005-09-27
US7342404B2 (en) 2008-03-11
EP1380848A2 (de) 2004-01-14
US20010052783A1 (en) 2001-12-20
DE59915088D1 (de) 2009-11-05
WO1999066337A2 (de) 1999-12-23
DE59913490D1 (de) 2006-07-06
US20050093562A1 (en) 2005-05-05
US20050116732A1 (en) 2005-06-02
KR20010052906A (ko) 2001-06-25

Similar Documents

Publication Publication Date Title
CN1439101A (zh) 用于测量和分析集成电路块的电信号的装置
US4897598A (en) Apparatus for electrical function testing of wiring matrices, particularly of printed circuit boards
CN102656468B (zh) 用于对加载印刷电路板进行测试的布线板
CN102095946B (zh) 通用型封装构造电性测试装置
JP2014062925A (ja) 信号測定装置
KR970707708A (ko) 프로그램 가능한 고집적 전자 검사 장치(programmable high density electronic testing device)
CN101231322B (zh) 集成电路开路/短路的测试连接方法
US6867597B2 (en) Method and apparatus for finding a fault in a signal path on a printed circuit board
KR100342318B1 (ko) 필름 캐리어 테이프 및 그의 테스트방법
CN1855412A (zh) 使用具有集成电路的小片进行半导体测试的方法和装置
CN101324636A (zh) 用于检测电路板的导接模块
US6507205B1 (en) Load board with matrix card for interfacing to test device
CN101533057A (zh) 用于测试电路导通性的装置和方法
JP6733199B2 (ja) 検査装置、検査方法及び検査プログラム
US8203356B2 (en) Device, system and method for testing and analyzing integrated circuits
JP4333291B2 (ja) 故障診断システム
JPH05315411A (ja) テストヘッド
SU968772A2 (ru) Устройство дл контрол электрического монтажа
JPS61259176A (ja) プロ−ブ
JPH07287042A (ja) インサーキット検査方法
JPH0618559A (ja) プローブカード
KR20070042612A (ko) 프로브 카드
JPH04369253A (ja) 半導体集積回路パッケージ
JP2008008716A (ja) 接触試験装置および接触試験方法
JPH11258293A (ja) プリント配線板電気試験装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication