CN113687207B - 用于装设半导体集成电路的测试板及方法 - Google Patents

用于装设半导体集成电路的测试板及方法 Download PDF

Info

Publication number
CN113687207B
CN113687207B CN202011563321.4A CN202011563321A CN113687207B CN 113687207 B CN113687207 B CN 113687207B CN 202011563321 A CN202011563321 A CN 202011563321A CN 113687207 B CN113687207 B CN 113687207B
Authority
CN
China
Prior art keywords
semiconductor integrated
integrated circuit
guide structure
test
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011563321.4A
Other languages
English (en)
Other versions
CN113687207A (zh
Inventor
赛门·威尔森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN113687207A publication Critical patent/CN113687207A/zh
Application granted granted Critical
Publication of CN113687207B publication Critical patent/CN113687207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318321—Generation of test inputs, e.g. test vectors, patterns or sequences for combinational circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1092—Plug-in assemblages of components, e.g. IC sockets with built-in components, e.g. intelligent sockets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1401—Mounting supporting structure in casing or on frame or rack comprising clamping or extracting means
    • H05K7/1402—Mounting supporting structure in casing or on frame or rack comprising clamping or extracting means for securing or extracting printed circuit boards
    • H05K7/1407—Mounting supporting structure in casing or on frame or rack comprising clamping or extracting means for securing or extracting printed circuit boards by turn-bolt or screw member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10393—Clamping a component by an element or a set of elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10598—Means for fastening a component, a casing or a heat sink whereby a pressure is exerted on the component towards the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2027—Guiding means, e.g. for guiding flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

本发明提供一种用于装设半导体集成电路的测试板及将半导体集成电路装设至基板的方法。此方法包含将导引结构设置于基板上。基板包含设置于其上的多个接触垫。基板还包含形成于其中的多个螺帽以连接至至少一螺栓。此方法还包含将半导体集成电路放置在导引结构内，使得半导体集成电路与接触垫接触。顶板设置于半导体集成电路上。另外，顶板及半导体集成电路固定至基板上。

Description

用于装设半导体集成电路的测试板及方法
技术领域
本发明关于电子电路领域。更具体地，本发明关于半导体装置的效能测试。本发明一些实施例关于一种用于装设半导体集成电路(integrated eircuit,IC)的测试板及将半导体集成电路装设至基板的方法，以便进行装置测试、侦错或特征化。
背景技术
为了达到装置测试、侦错或特征化的目的，将半导体集成电路装置装设于测试板上的已知方法一般涉及焊接(soldering)以及解焊(de-soldering)。发明人已观察到许多与焊接及解焊过程中相关的缺点。例如，焊接相当耗时。另外，没有引线(leads)的封装一般来说很难用手从测试板上焊接及解焊。焊接及解焊的过程也会损坏半导体集成电路及测试板的焊垫，从而减少测试板的寿命。红外线回流焊(Infra-red(IR)reflow)为将集成电路焊接至测试板上的一种可行技术。然而，红外线回流焊一般用于大量生产以及所有部件在测试板上的应用。因此，当测试板上已安装其它支撑部件时，红外线回流焊不适用于仅对受测装置(device under test，DUT)进行焊接及解焊。
因此，需要一种用于将半导体集成电路装设于测试板上的改善方法。
发明内容
一些实施例通过提出一种用于装设半导体集成电路的测试板及将半导体集成电路装设至基板的方法，解决与将半导体集成电路装置焊接及解焊至测试板上的过程相关的问题。一些实施例提供一种用于装设半导体集成电路的测试板。例如，在一些实施例中，印刷电路板(printed circuit board，PCB)工艺用于创建与受测装置的电性接触、为受测装置提供放置导引器、以及将受测装置固定在适当的位置。另外，可使用诸如螺栓、垫圈等标准机械硬件可将受测装置固定在适当的位置上。
相较于现有技术，本发明实施例可达到许多优点。例如，本发明实施例提供一种简单且具成本效益的方法及装置，以将半导体集成电路装设于测试板上，而不会造成集成电路或测试板的损坏。可使用现有印刷电路板制造材料、部件及已知工艺来制造此装置。不需要特殊的材料或设备。本发明实施例可有利地应用于无引线型集成电路封装、四方扁平无引线(quad-flat no-leads，QFN)等。然而，应当理解的是，本发明实施例也可应用于其它引线型集成电路封装。
根据本发明一些实施例，本发明提供一种用于装设半导体集成电路的测试板，其包含印刷电路板、设置于印刷电路板中的至少一螺帽、以及设置于印刷电路板上以耦合至半导体集成电路的多个焊垫。金层设置于多个焊垫中的每一个上。另外，导引结构设置于印刷电路板上。导引结构的中心开口露出多个接触垫，且导引结构的中心开口用以放置半导体集成电路且使其与焊垫接触。另外，在导引结构中有至少一第一螺栓孔。至少一第一螺栓孔中的每一个对准印刷电路板中的至少一螺帽中相对应的一个。测试板还具有其中形成有至少一第二螺栓孔的顶板。顶板中的至少一第二螺栓孔匹配于导引结构中的至少一第一螺栓孔，以通过使用至少一螺栓及至少一螺帽将半导体集成电路固定至印刷电路板上。
在一些实施例中，半导体集成电路为无引线封装(leadless package)。
在一些实施例中，顶板包含空白原型板(blank proto-type board)。
在一些实施例中，导引结构为环绕中心开口的相连结构(contiguousstructure)。
在一些实施例中，导引结构包含玻璃纤维增强环氧层压板(glass-reinforcedepoxy laminate)。
在一些实施例中，测试板还具有用于连接测试设备的一个或多个连接器、将连接器连接至接触垫的导线、以及用于调节往返测试设备的信号的电路元件，电路元件包含电容器、电感器、电阻器、二极管及主动元件中的一个或多个。
根据本发明一些实施例，用于装设半导体集成电路的测试板包含基板、设置于基板中的至少一螺帽、设置于基板上以耦合至半导体集成电路的多个接触垫、以及形成于多个接触垫中的每一个上的传导层。导引结构设置于基板上，且导引结构的中心开口露出多个接触垫。导引结构的中心开口用以放置半导体集成电路且使其与接触垫接触。另外，至少一第一螺栓孔形成于导引结构中，且至少一第一螺栓孔中的每一个对准基板中的至少一螺帽中相对应的一个。再者，测试板还包含其中形成有至少一第二螺栓孔的顶板。顶板中的至少一第二螺栓孔匹配于导引结构中的至少一第一螺栓孔，以通过使用至少一螺栓及基板中的至少一螺帽将半导体集成电路固定至基板上。
在一些实施例中，基板包含印刷电路板。
在一些实施例中，螺帽为自锁式螺帽。
在一些实施例中，传导层的特性是比接触垫具有更高的导电性。
在一些实施例中，接触垫为铜接触垫，且传导层包含金层。
在一些实施例中，测试板还包含用于连接测试设备的一个或多个连接器、将连接器连接至接触垫的导线、以及用于调节往返测试设备的信号的电路元件。
在一些实施例中，导引结构由绝缘体材料制成。
在一些实施例中，导引结构由玻璃纤维增强环氧层压板制成。
根据本发明一些实施例，本发明提供一种将半导体集成电路装设至基板的方法，其包含将导引结构设置于基板上，其具有设置于其上的多个接触垫。基板还包含形成于其中的多个螺帽以连接至至少一螺栓。此方法包含将半导体集成电路放置在导引结构内，使得半导体集成电路与接触垫接触。顶板设置于半导体集成电路上。另外，顶板及半导体集成电路固定至基板上。
在一些实施例中，基板包含印刷电路板。
在一些实施例中，此方法还包含在将导引结构设置于基板上之前，将测试板的支撑部件连接至基板。支撑部件可包含用于连接测试设备的一个或多个连接器、将连接器连接至接触垫的导线、以及用于调节往返测试设备的信号的电路元件。
在一些实施例中，此方法还进一步包含通过手工焊接或红外线回流焊来连接支撑部件。
在一些实施例中，将导引结构设置于基板上包含使用至少一螺栓以将导引结构固定至基板中的第一组螺帽。
在一些实施例中，顶板及半导体集成电路通过使用至少一螺栓固定至基板上，进而将顶板固定至基板中的第二组螺帽。
参照下述的详细描述及所附图式，可更充分理解本发明的各种附加特征及优点。
附图说明
图1为根据本发明一些实施例的测试系统的简化方块图；
图2为根据本发明一些实施例绘示可为部分测试板的装置的剖面图；
图3为根据本发明一些实施例绘示可用作图2的部分装置200的部分装置剖面图；
图4为根据本发明一些实施例绘示图3的部分装置300的上视图；
图5为根据本发明一些实施例绘示图3的部分装置300的剖面图；
图6为根据本发明一些实施例绘示图5的部分装置300的上视图；
图7为根据本发明一些实施例绘示图5的部分装置500的上视图；
图8为根据本发明一些实施例绘示图5的部分装置500的上视图；
图9为根据本发明一些实施例绘示可用作图2的部分装置200的部分装置的上视图；以及
图10为根据本发明一些实施例的将半导体集成电路装设至基板的方法的简化流程图。
附图标号：
100:半导体测试系统
1000:方法
1010,1020,1030,1040,1050:步骤
101-1,101-2:电源端
102-1,102-2:输入端
103-1,103-2:输出端
108:连接器
110:测试板
111,211,311:基板
114:输入接口部件
116:输出接口部件
120:测试信号产生器
130:信号分析器
200,300,400,500,600,700,800,900:装置
201,301:导引结构
202,302:接触垫
203,303:金属互连线
204,302-1,304-1,304:传导层
205,314:第一螺栓孔
210,310:第二螺栓孔
206,306:螺帽
207:螺栓
209:半导体集成电路
308:顶板
309:受测装置
312:中心开口
GND:接地端
VDD:电源
具体实施方式
在一些实施例中，本发明提供一种将半导体集成电路装设至印刷电路板的方法。此方法使用基本的印刷电路板制造方法及机械硬件。一些实施例包含在使用于制造中的一般铜导体上及隔离层上使用额外金层，以有助于集成电路的放置及夹固至印刷电路板上。机械硬件整合了螺帽及螺栓，以将集成电路固定在适当的位置。
在一些实施例中，印刷电路板的示意图按照一般的方式所设计。在布局设计及制造期间还需要其它工艺。在设计中，在集成电路封装覆盖区(IC package footprint)周围具有比一般更大的余量，以容纳自锁式螺帽及放置导引器的放置。在工艺中，标准的铜焊垫为集成电路所布局。另外，一层额外的金放置于铜焊垫的上方。自锁式螺帽放置于集成电路封装覆盖区的四个角。放置导引器由印刷电路板夹层绝缘体制成。在一些实例中，导引器的厚度为目标集成电路的厚度的大约60％。螺栓孔可放置于导引器的四个角上，以与印刷电路板本身的自锁式螺帽对准。最后，导引器具有一个切口以匹配目标集成电路的封装轮廓尺寸(package outline dimensions)。一块空白的原型板(较佳为打孔(perforated))被切割为一定尺寸，并在拐角处钻一些孔，以与上述提及的螺帽对准。
在一些实施例中，一旦完成印刷电路板的制造并通过手工焊接或红外线回流焊放置支撑部件，即可按照下列流程将半导体集成电路放置于印刷电路板上：
1、将受测装置放置于集成电路封装覆盖区的金焊垫上；
2、通过使用FR4(等级4阻燃剂)材料导板对准受测装置；
3、将导板夹固于两个对角相对的螺栓孔处；
4、将原型板的顶板放置于受测装置上；以及
5、将原型板夹固于其它两个对角相对的螺栓孔处。
如用于本文中，螺栓及螺帽指一固定装置中的一对部件。螺栓通常具有一个头部及沿其部分长度带有螺纹的一个圆柱体。螺帽为该对的母构件，其具有与螺栓相匹配的内螺纹。
以下参照图1至图10描述附加实施例及实例。
图1为根据本发明一些实施例的测试系统的简化方块图。如图1所示，半导体测试系统100包含测试板110、测试信号产生器120及信号分析器130。测试信号产生器120可为测试设备或独立信号产生器的一部分。类似地，信号分析器130可为测试设备或独立信号产生器的一部分。
测试板110具有基板111以及分别用于连接至电源VDD及接地端GND的两个电源端101-1及101-2。测试板110还具有用于连接至测试信号产生器120的输入端102-1、102-2…等，以接收用于测试受测装置的测试信号。测试板110还具有用于连接至信号分析器130的输出端103-1、103-2…等，以将测试结果传送至信号分析器130进行分析。
测试板110具有用于连接至受测装置的连接器108。测试板110还具有多个电路元件，例如输入接口部件114及输出接口部件116。对于模拟测试，输入接口部件114及输出接口部件116可包含诸如滤波器的信号调节电路，且可包含电容器、电感器、电阻器、二极管及主动元件(例如操作放大器或比较器)。对于数字及其它更复杂的测试，测试板110可包含信号处理电路以处理测试的任务。
以下参照图2至图10详细描述测试板110的一部分，其包含受测装置的连接器108。简言之，受测装置的连接器108包含设置于基板上以耦合至受测装置的多个接触垫，以及导电互连线以将受测装置连接至测试板110上的其它部件并最终连接至测试设备。在一些实施例中，导引结构设置于基板上。导引结构的中心开口露出多个接触垫以接触受测装置。
图2为根据本发明一些实施例绘示可为部分测试板的装置的剖面图。如图2所示，装置200为用于装设半导体集成电路209的示例性装置，半导体集成电路可为图1中的测试板110的一部分。装置200包含基板211、设置于基板211中的至少一螺帽206，设置于基板211上的金属互连线203上的多个接触垫202，以耦合至半导体集成电路209。装置200还包含设置于多个接触垫202中的每一个上的传导层204以及设置于基板211上的导引结构201。在诸如QFN封装类型的封装中，露出的焊垫一般用作接地/芯片(GND/die)基板连接。然而，并非所有的集成电路封装都具有接地/芯片基板连接，因此不需要传导层204。导引结构201的中心开口212露出多个接触垫202。中心开口212的上视图的实例在图4中示出为开口312。导引结构201的中心开口212的尺寸用以放置半导体集成电路209且使其与接触垫202接触。至少一第一螺栓孔205形成于导引结构201中。至少一第一螺栓孔205中的每一个对准基板211中的至少一螺帽206中相对应的一个。顶板208可具有形成于顶板208中的至少一第二螺栓孔210。顶板208中的至少一第二螺栓孔210匹配于导引结构201中的至少一第一螺栓孔205，以通过使用至少一螺栓207及基板211中的至少一螺帽206将半导体集成电路209固定至基板211上。以下参照图3至图10进一步描述细节。
图3为根据本发明一些实施例绘示可用作图2的部分装置200的部分装置剖面图。如图3所示，装置300包含基板311，且多个接触垫302及中心垫304设置于基板311上的金属互连线303上，以耦合至可为半导体集成电路的受测装置309。装置300还包含设置于多个接触垫302及中心垫304中的每一个上的传导层(示出为302-1及304-1)。在一些实施例中，基板311包含印刷电路板。接触垫302可为焊垫，例如，标准的1盎司铜焊垫。金属互连线303可为形成于印刷电路板上的金属传导迹线，以连接至印刷电路板上的其它部件，例如结合图1描述的那些部件。传导层304可形成于接触垫302上以减少接触电阻。因此，传导层304具有比接触垫302更高的导电率。例如，传导层304可为用于受测装置引脚接触的10μm金层。例如，金属互连线还可由标准的1盎司铜制成。
在图3中，装置300还包含设置于基板311上的导引结构301以导引受测装置的放置。导引结构301的中心开口312(未于图3中示出，于图4中示出)露出多个接触垫302。在一些实施例中，导引结构301较佳地由绝缘材料制成。例如，可使用称为FR4(等级4阻燃剂)材料的印刷电路板层间绝缘体来形成导引结构311。在一些实施例中，导引结构301的厚度至少为受测装置封装的厚度的一半。
图4为根据本发明一些实施例绘示图3的部分装置300的上视图。例如，图4中的装置400示出基板311，且多个接触垫302设置于基板311上的金属互连线303上。装置400还包含设置于多个接触垫302中的每一个上的传导层304。此外，导引结构301设置于基板311上以导引受测装置的放置。导引结构301的中心开口312露出多个接触垫302。在此实例中，导引结构301示出为具有相连结构，且中心开口312由导引结构301围绕。然而，还可使用其它设计。例如，导引结构301可包含放置于适当位置的多个分段以导引受测装置的放置。
图5为根据本发明一些实施例绘示图3的部分装置300的剖面图。图5示出包含基板311、导引结构301、接触垫302、中心垫304及金属互连线303的装置500，如以上结合图3所述。另外，装置500还具有设置于基板311中的至少一螺帽306，以及与基板311中的螺帽306对准或匹配的导引结构301中的至少一第一螺栓孔314。在一些实施例中，螺帽306可为自锁式螺帽，且至少一第一螺栓孔314可在导引结构301中制成。例如，至少一第一螺栓孔314可通过钻孔或其它合适的方式制成。
图6为根据本发明一些实施例绘示图5的部分装置300的上视图。例如，图6中的装置600示出与结合图4及图5描述的类似部件。另外，图6示出至少一第一螺栓孔314。至少一螺帽306的匹配组在上视图中不可见的。在其它实施例中，也可使用不同数量的螺帽及螺栓孔。
图7为根据本发明一些实施例绘示图5的部分装置500的上视图。例如，图7中的装置700示出导引结构301、形成于导引结构301中的至少一第一螺栓孔314、以及由导引结构301包围的中心开口312的上视图。在一些实施例中，中心开口312可为从导引结构301的绝缘体材料移除的切口，以适合于受测装置的封装轮廓尺寸。
图8为根据本发明一些实施例绘示图5的部分装置500的上视图。图8中的装置800示出图5中的装置500的上视图，其中导引结构301被移除。除了上述部件301-304及311之外，图8示出至少一螺帽306。在此实例中，示出至少一螺帽306，其可为自锁式螺帽。
图9为根据本发明一些实施例绘示可用作图2的部分装置200的部分装置的上视图。如图9所示，装置900包含顶板308。在此实例中，顶板308具有与导引结构301中的至少一第一螺栓孔314对准的至少一第二螺栓孔310及基板311中的螺帽306，如上述结合图3至图8所描述。至少一第一螺栓孔314通过使用至少一螺栓及基板311中的至少一螺帽306以用于将受测装置固定至基板。在一些实施例中，顶板308可由合适的材料制成，例如用于将受测装置栓接至基板311上且具有机械强度的绝缘体材料。作为实例，可使用空白印刷电路板的原型板来形成顶板308。
图10为根据本发明一些实施例的将半导体集成电路装设至基板的方法的简化流程图。如图10所示，方法1000首先在步骤1010提供基板。以下参照图2至图9所示的装置来描述方法1000。基板可为印刷电路板311，且至少一螺帽306设置于印刷电路板中。基板可具有设置于印刷电路板上的多个接触垫302及导线303以耦合至受测装置，例如半导体集成电路。金层可设置于多个焊垫中的每一个上以减少接触电阻。
在一些实施例中，此方法还包含在将导引结构设置于基板上之前，将测试板的支撑部件连接至基板。支撑部件可包含用于连接测试设备的一个或多个连接器、将连接器连接至接触垫的导线、以及用于调节往返测试设备的信号的电路元件。例如，支撑部件可通过手工焊接或红外线回流焊连接至基板。
在步骤1020，导引结构设置于基板上。例如，由绝缘材料制成的导引结构301设置于为印刷电路板的基板311上。导引结构301的中心开口312露出多个接触垫303。导引结构301的中心开口312的尺寸具有合适的尺寸，以放置半导体集成电路且使其与焊垫接触。至少一第一螺栓孔314形成于导引结构301中。至少一第一螺栓孔314中的每一个对准为印刷电路板的基板311中的至少一螺帽306中相对应的一个。
在步骤1030，此方法包含将半导体集成电路放置于导引结构内，使得半导体集成电路与接触垫接触。
在步骤1040，顶板设置于半导体集成电路上。如图2及图9所示，顶板208及308可由绝缘体材料制成，且可具有与导引结构中的螺栓孔及螺帽206或306匹配的螺栓孔。
在步骤1050，此方法包含将顶板及半导体集成电路固定至基板上。如图2所示，螺栓207插入至顶板208中的螺栓孔210及导引结构201中的至少一第一螺栓孔205，且固定至基板211中的螺帽206。
在一些实施例中，导引结构通过使用至少一螺栓设置于基板上，以将导引结构固定至基板中的第一组螺帽。在一些实施例中，顶板及半导体集成电路通过使用至少一螺栓固定至基板上，进而将顶板固定至基板中的第二组螺帽。例如，导引结构通过使用至少一螺栓可设置于基板上，以将导引结构固定至基板中的两个对角相对的螺帽上，且顶板及半导体集成电路通过使用至少一螺栓可固定至基板上，进而将顶板固定至基板中的另外两个对角相对的螺帽上。此时，例如半导体集成电路的受测装置现已准备好进行测试。
上述方法使用改善的测试板以将半导体集成电路连接至测试设备。此方法有助于研发环境中的特性测试，在此环境中会需要频繁插入及移除受测装置。此方法提供装置连接。此方法也有助于客户操演，其中有缺陷的半导体集成电路可轻松替换，或可展示多个半导体集成电路。
尽管已通过使用测试板的一组选定的部件来描述以上实施例，但是应当理解的是，本文描述的实例及实施例仅用于说明的目的。本领域技术人员将提出各种变更或修改，且将其包含在本申请案的精神及范围以及权利要求的范围之内。

Claims (6)

1.一种用于装设半导体集成电路的测试板，其特征在于，包含：
印刷电路板；
至少一螺帽，其设置于所述印刷电路板中；
多个焊垫，其设置于所述印刷电路板上以耦合至半导体集成电路；
金层，其设置于所述多个焊垫中的每一个上；
导引结构，其设置于所述印刷电路板上，所述导引结构的中心开口露出所述多个焊垫，所述导引结构的所述中心开口用以放置所述半导体集成电路且使其与所述多个焊垫接触；
至少一第一螺栓孔，其位于所述导引结构中，所述至少一第一螺栓孔中的每一个对准所述印刷电路板中的所述至少一螺帽中相对应的一个；以及
顶板，在其中形成有至少一第二螺栓孔，所述顶板中的所述至少一第二螺栓孔匹配于所述导引结构中的所述至少一第一螺栓孔，以使用至少一螺栓及所述至少一螺帽将所述半导体集成电路固定至所述印刷电路板上。
2.根据权利要求1所述的用于装设半导体集成电路的测试板，其特征在于，所述半导体集成电路为无引线封装。
3.根据权利要求1所述的用于装设半导体集成电路的测试板，其特征在于，所述顶板包含空白原型板。
4.根据权利要求1所述的用于装设半导体集成电路的测试板，其特征在于，所述导引结构为环绕所述中心开口的相连结构。
5.根据权利要求1所述的用于装设半导体集成电路的测试板，其特征在于，所述导引结构包含玻璃纤维增强环氧层压板。
6.根据权利要求1所述的用于装设半导体集成电路的测试板，其特征在于，进一步包含下述一个或多个元件：
多个连接器，其被设置以连接测试设备；
多个导线，其被设置以将所述多个连接器连接至所述多个焊垫；以及
多个电路元件，其被设置以调节往返所述测试设备的信号，所述多个电路元件包含电容器、电感器、电阻器、二极管以及主动元件中的一个或多个。
CN202011563321.4A 2020-05-18 2020-12-25 用于装设半导体集成电路的测试板及方法 Active CN113687207B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/877,405 US11350525B2 (en) 2020-05-18 2020-05-18 Method and apparatus for mounting a DUT on a test board without use of socket or solder
US16/877,405 2020-05-18

Publications (2)

Publication Number Publication Date
CN113687207A CN113687207A (zh) 2021-11-23
CN113687207B true CN113687207B (zh) 2023-09-12

Family

ID=78512303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011563321.4A Active CN113687207B (zh) 2020-05-18 2020-12-25 用于装设半导体集成电路的测试板及方法

Country Status (4)

Country Link
US (1) US11350525B2 (zh)
KR (1) KR102572419B1 (zh)
CN (1) CN113687207B (zh)
TW (1) TWI774101B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1439101A (zh) * 1998-06-16 2003-08-27 因芬尼昂技术股份公司 用于测量和分析集成电路块的电信号的装置
CN101233415A (zh) * 2005-07-12 2008-07-30 斯班逊有限公司 集成电路测试座
TWM366073U (en) * 2009-06-05 2009-10-01 Chunghwa Prec Test Tech Co Ltd Improved non-soldering assembly structure of IC substrate
JP2010129505A (ja) * 2008-12-01 2010-06-10 Elpida Memory Inc Ｉｃソケットおよびｉｃソケット用ガイドプレート
KR101088588B1 (ko) * 2010-12-03 2011-12-06 삼성전자주식회사 멀티 칩 패키지 테스트 장치 및 테스트 방법
TWM474140U (zh) * 2013-04-16 2014-03-11 Mpi Corp 使用在探針卡上的具高度調整之檢測裝置
JP2014199220A (ja) * 2013-03-29 2014-10-23 富士通セミコンダクター株式会社 テストボード及び試験装置
CN104950250A (zh) * 2015-07-29 2015-09-30 江苏杰进微电子科技有限公司 集成电路ic测试头及其装置
CN109085485A (zh) * 2017-06-14 2018-12-25 新唐科技股份有限公司 半导体产品测试系统与方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5232593B2 (zh) * 1973-09-06 1977-08-23
CA1320546C (en) 1989-06-09 1993-07-20 Arun Jayantilal Shah Electrical connectors and ic chip tester embodying same
US5528462A (en) * 1994-06-29 1996-06-18 Pendse; Rajendra D. Direct chip connection using demountable flip chip package
US6887723B1 (en) * 1998-12-04 2005-05-03 Formfactor, Inc. Method for processing an integrated circuit including placing dice into a carrier and testing
US6586684B2 (en) 2001-06-29 2003-07-01 Intel Corporation Circuit housing clamp and method of manufacture therefor
US20040000428A1 (en) 2002-06-26 2004-01-01 Mirng-Ji Lii Socketless package to circuit board assemblies and methods of using same
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
JP2007010477A (ja) 2005-06-30 2007-01-18 Fujitsu Ltd 集積回路及び回路ボード
KR101391794B1 (ko) * 2007-12-31 2014-05-07 (주) 미코에스앤피 프로브 유닛 및 프로브 카드
US8138776B2 (en) 2008-10-03 2012-03-20 Shelsky Robert C In-circuit test assembly
JP5232593B2 (ja) 2008-10-20 2013-07-10 株式会社日本マイクロニクス 電気的接続装置
JP4863130B2 (ja) * 2009-05-22 2012-01-25 山一電機株式会社 基板接続用コネクタ、それを備える半導体装置用ソケット、ケーブル用コネクタ、および、ボードツーボードコネクタ
KR101182361B1 (ko) * 2011-02-10 2012-09-20 주식회사 대성엔지니어링 반도체소자 캐리어유닛
KR101683018B1 (ko) 2015-07-03 2016-12-07 주식회사 오킨스전자 러버 콘택의 테스트 보드, 및 이를 포함하는 번인 테스트 소켓
KR101819569B1 (ko) * 2016-04-01 2018-01-18 주식회사 에스디에이 프로브 카드
TWI745775B (zh) * 2019-11-01 2021-11-11 美商第一檢測有限公司 晶片測試裝置及晶片測試系統
TWI714332B (zh) * 2019-11-01 2020-12-21 美商第一檢測有限公司 環境控制設備及晶片測試系統

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1439101A (zh) * 1998-06-16 2003-08-27 因芬尼昂技术股份公司 用于测量和分析集成电路块的电信号的装置
CN101233415A (zh) * 2005-07-12 2008-07-30 斯班逊有限公司 集成电路测试座
JP2010129505A (ja) * 2008-12-01 2010-06-10 Elpida Memory Inc Ｉｃソケットおよびｉｃソケット用ガイドプレート
TWM366073U (en) * 2009-06-05 2009-10-01 Chunghwa Prec Test Tech Co Ltd Improved non-soldering assembly structure of IC substrate
KR101088588B1 (ko) * 2010-12-03 2011-12-06 삼성전자주식회사 멀티 칩 패키지 테스트 장치 및 테스트 방법
JP2014199220A (ja) * 2013-03-29 2014-10-23 富士通セミコンダクター株式会社 テストボード及び試験装置
TWM474140U (zh) * 2013-04-16 2014-03-11 Mpi Corp 使用在探針卡上的具高度調整之檢測裝置
CN104950250A (zh) * 2015-07-29 2015-09-30 江苏杰进微电子科技有限公司 集成电路ic测试头及其装置
CN109085485A (zh) * 2017-06-14 2018-12-25 新唐科技股份有限公司 半导体产品测试系统与方法

Also Published As

Publication number Publication date
US20210360787A1 (en) 2021-11-18
KR20210142538A (ko) 2021-11-25
KR102572419B1 (ko) 2023-08-30
TWI774101B (zh) 2022-08-11
TW202144781A (zh) 2021-12-01
US11350525B2 (en) 2022-05-31
CN113687207A (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
US6462570B1 (en) Breakout board using blind vias to eliminate stubs
US6392428B1 (en) Wafer level interposer
US5280193A (en) Repairable semiconductor multi-package module having individualized package bodies on a PC board substrate
TWI416121B (zh) 探針卡
JP2000111576A (ja) コンタクトストラクチャのパッケ―ジング・相互接続
JP2004523908A (ja) プラスチックリード付きチップキャリア（ｐｌｃｃ）および他の表面実装技術（ｓｍｔ）チップキャリアのためのアダプタ
US6787920B2 (en) Electronic circuit board manufacturing process and associated apparatus
KR101149748B1 (ko) 전기접속구조, 단자장치, 소켓, 전자부품시험장치 및 소켓의 제조방법
US10739382B2 (en) Testing apparatus having a configurable probe fixture
JPH1164425A (ja) 電子部品における導通検査方法及び装置
JP2011009481A (ja) プローブカード
US20040155241A1 (en) Test assembly for integrated circuit package
US5138429A (en) Precisely aligned lead frame using registration traces and pads
JP2004347591A (ja) 集積回路用プローブ・カード
US5869961A (en) Smart IC-test receptacle having holes adapted for mounting capacitors arranged adjacent to pin positions
US20020112883A1 (en) Structure and method for replacing an electrical net
CN113687207B (zh) 用于装设半导体集成电路的测试板及方法
US20120187972A1 (en) Wafer level testing structure
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
US5686833A (en) Load board enhanced for differential pressure retention in an IC test head
US20030016503A1 (en) Solder-free PCB assembly
JP2814869B2 (ja) 回路基板検査方法および回路基板
US6552529B1 (en) Method and apparatus for interim assembly electrical testing of circuit boards
JP3076424B2 (ja) 回路基板検査方法と検査基板並びに回路基板検査装置
JP2008060162A (ja) ランドパターンの設計の適否を試験する実装試験装置及びその実装試験方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant