JPH0476474A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特に複数の機能ブロッ
クをそれぞれ独立にテストする機能を持つ半導体集積回
路に関する。

〔従来の技術〕

近年の半導体の集積技術の発達はめざましいものがあり
、それにともない製品の部品数を減らして製品の軽薄短
小化を進める半導体集積回路のユーザー側の強い要求か
ら、従来複数の半導体集積回路で精成されていた部品を
１個の半導体集積回路で実現させる傾向が強まっている
。

従来、この種の集積回路の開発方法としては今日まで蓄
積してきた資産を有効に生かし且つ開発期間を短縮させ
るために、第３図に示すように個々の機能を有する標準
品のレイアウトを流用し、１チツプ上に機能ブロックを
複数搭載し、各々の機能ブロックを配線パターンで接続
する方法をとっている。またＬＳＩテスターによる製品
のテスト方法も、製品に搭載されている各機能ブロック
をそれぞれ独立に分離させることにより、個々の機能を
有する標準品のテストパターンを流用して各ブロックの
チエツクを行い、全ブロックの確認がなされた後に各ブ
ロック間の接続をチエツクする方法がとられている。

第３図に機能ブロックの周辺回路と機能ブロック間の配
線の一例を示す。標準品を製品の−機能ブロックとして
用いるために、最外周のトランジスタの保護回路等は削
除し、また標準品のテストパターンを流用させるため、
テスト時に各機能ブロックが他のブロックの影響を全く
受けないように分離信号発生回路３４０から発生する分
離信号３４１．３４２によって各信号が制御されている
。

機能ブロック３０２をテストする時、分離信号３４１が
「０」１分離化号３４２がｒｌ、になるようにテスト信
号３５３．３５４を設定する。分離信号３４２が「１」
であることにより、インバータ３３３の出力は「１」と
なり、ＮＯＲゲート３２４．３２６，３３２の出力はｒ
□、に、ＮＡＮＤゲート３２８．３３０の出力は「１」
に固定され、クロックドインバータ３２５，３２７の出
力はハイインピーダンス状態となる。またインバータ３
４８の出力が「０」となるためトランスファーゲート３
４９〜３５２はすべてオフする。逆に分離信号３４１が
「０」であることによりインバータ３１６の出力は「０
」となり、ＮＯＲゲー）−３０７，３０９，３１５およ
びＮＡＮＤゲート３１１．３１３はもう一方の信号を受
は付ける。

クロックドインパーク３０８，３１０も制御信号によっ
て制御可能となる。またインバータ３４３ノ出力か「］
コとなるためトランスファーゲート３４４〜３４７はす
べてオンする。

以上により機能ブロック３０３は外部より信号を全く受
は付けず、他の機能ブロック３０２に対して影響を与え
ない状態となる。従って、機能ブロック３０２の入力信
号はすべて外部入出力信号３５５〜３６０と接続され、
機能ブロック３０２を単独でテスト可能とすることが出
来る。

機能ブロック３０３をテストする時は、分離信号３４１
を「１」１分離化号３４２をｒ□、にすることにより機
能ブロック３０３を単独でテスト可能とすることが出来
る。

〔発明が解決しようとする課題〕

上述した従来の複数の機能ブロックを有する半導体集積
回路は、各機能ブロック単位でテスト（以下分離テスト
と称する）を実行する時に、テストされる機能ブロック
以外の機能ブロックの入力信号は分離信号によってｒｌ
、または「０」に固定される。これは分離テスト実行時
にテストされない機能ブロックの入力端子へ中間レベル
が入力されることで電源−ＧＮＤ間に定常的に貫通電流
が流れる危険を防止するためである。

第４図は集積回路内のある機能ブロックが他の機能ブロ
ックへクロック信号を供給する場合のブロック図である
０機能ブロック４０２は機能ブロック４０３で生成され
るクロック信号４１１を受けて動作する。いま機能ブロ
ック４０２以外の機能ブロックがテストされる時、機能
ブロック４０２のクロック入力端子は分離信号４０９に
よって「１」もしくは「０」に固定されてしまう。

ここで機能ブロック４０２の内部に第５図に示すような
ダイナミック保持回路が使用されている場合を考えてみ
る。クロック信号４１１からφ１とφ２の２相クロツク
が生成されている。入力信号５１１はφ１に応答してト
ランスファーゲート５１３がオンした時に容量５１４に
データが保持され、φ２に応答してトランスファーゲー
ト５１５がオンした時にインバータ５１６を介して出力
される。

いまクロック信号４１１が「ＩＪに固定されたとすると
、φ１は［１ｊ、φ２はｒ□、に固定されるため、イン
バータ５１６の入力信号が中間レベルとなってしまう。

それ故に他の機能ブロックをテストしている期間中機能
ブロック４０２のインバータ５１６の電源−ＧＮＤ間で
定常的に貫通電流が流れることになり、デバイスの品質
保証上問題がある。また貫通電流が定常的に流れること
で電源電圧降下を起こしテストされる機能ブロックに対
して悪影響を及ぼす危険性があるという重大な欠点があ
る。

本発明と目的は、分離テスト実行中、テストを行なって
いないダイナミック保持回路を有する機能ブロック内で
貫通電流が定常的に流れることがない半導体集積回路を
提供することにある。

〔課題を解決するための手段〕

本発明の半導体集積回路は、浮遊容量に蓄積される電荷
量を論理値とする回路を内蔵する複数の機能ブロックと
、前記複数の機能ブロックを選択し動作させる手段と、
前記選択された機能ブロック以外の機能ブロックに対し
て論理値を確定する信号入力手段とを有することを特徴
とする。

〔実施例〕

次に、本発明について図面を参照して説明する。第１図
は本発明の一実施例を示す回路図であり、半導体集積回
路の内部を示している。

最初に第１図の回路構成を説明する。半導体集積回路１
０１は複数の半導体集積回路を機能ブロック１０２，１
０３，１０４として搭載した集積回路であり、各ブロッ
ク間は配線１２２〜１２７によって接続されている。機
能ブロック１０２はダイナミック保持回路を内蔵するブ
ロックであり、且つ機能ブロック１０４により出力され
る信号１２０をクロック信号として受けている。

従来例で示したように、半導体集積回路１０１のテスト
は最初に各機能ブロック毎に独立したテストを実施し、
その後機能ブロック間の接続チエツクを実施する。分離
信号１１２，１１３，１．１４は通常動作時には「０」
であり、各機能ブロック毎のテスト実行時に、分離信号
発生回路１０５にデス１〜信号１０６，１０７を入力す
ることにより、テストされるブロックの分離信号以外が
すべて「１」となるように設定される。テストされるブ
ロックは外部端子を介して信号の授受が行われ、他のブ
ロックからの信号は切り離される。

次に動作について説明する。通常動作時には、分離信号
発生回路１０５から出力される分離信号１１２〜１１４
はすべて「０」であり、従来例で説明したように各機能
ブロック間の全接続が有効になる。分離信号１１３が「
０」であるので、トランスファーゲー１−１１１はオフ
となり、インバータ１２９の出力が「１」となるため、
Ｎチャネルトランジスタ１２８がオンする。よって信号
１２１が「１」が固定され、分離信号１１３が１０」で
あるため、機能ブロック１０４の出力信号１２０が機能
ブロック１０２へ供給される。

次に分離テスト実行時の説明をする。ダイナミック保持
回路を有する機能ブロック１０２がテストされるときは
分離信号１１３が「０」であるためトランスファーゲー
ト１１１はオフ、Ｎチャネルトランジスタ１２８はオン
する。よって信号１２１は「１」に固定されＯＲ−ＮＡ
ＮＤゲート１１５の入力信号としては信号１２０のみが
有効となる。従来例で説明したように信号１２０は外部
入力端子と接続されるなめ外部端子よりクロック信号が
供給されてテストされる。

ダイナミック保持回路を有する機能ブロック１０２以外
の機能ブロックがテストされる時、分離信号１１３は「
１」となりトランスファーゲート１１１はオン、Ｎチャ
ネルトランジスタ１２８はオフするため、インバータ１
０８〜１１０より構成されるリングオシレーターによっ
て信号１２１ヘクロック信号が供給される。ＯＲ−ＮＡ
ＮＤゲート１１５の入力信号１１３が「１」より、０Ｒ
−ＮＡＮＤ１１５の入力信号は信号１２１のみが有効に
なるため、機能ブロック１０２内部へクロック信号１２
１が供給される。よって機能ブロック１０２のクロック
信号は「１」もしくは「０」に固定されていないため、
第５図に示したようなダイナミック保持回路が内蔵され
ていても入力レベルが中間レベルになって電源−ＧＮＤ
間に定常的に貫通電流が流れる危険を防止できる。

第２図は本発明の第２の実施例を示す回路図であり、半
導体集積回路の内部を示している。最初に第２図の回路
構成を説明する。半導体集積回路２０１は複数の半導体
集積回路を機能ブロック２０２．２０３，２０４として
搭載した集積回路であり、各ブロック間は配線２２２〜
２２７によって接続されている。機能ブロック２０２は
ダイナミック保持回路を内蔵するブロックであり且つ機
能ブロック２０４より出力される信号２２０をクロック
信号として受けている。

半導体集積回路２０１のテスト方法に関しては前述して
いるので省略する。

次に本実施例の動作について説明する。通常動作時には
、分離信号発生回路２０５から出力される分離信号２０
８〜２１０はすべて「０」であリ、従来例で説明したよ
うに各機能ブロック間の全接続が有効になる。分離信号
２０９が「０」よりトランスファーゲート２１１はオフ
し、Ｐチャネルトランジスタ２１９がオンする。よって
信号２２１が「１」に固定され、分離信号２０９がｒＱ
、であるため、０Ｒ−ＮＡＮＤゲート２１２の入力信号
としては信号２２０のみが有効となり、機能ブロック２
０４の出力信号２２０が機能ブロック２０２／＼供給さ
れる。

次に分離テスト実行時の説明をする。ダイナミック保持
回路を有する機能ブロック２０２がテストされるときは
、分離信号２０９が「０」であるため、トランスファー
ゲート２１１はオフ、Ｐチャネルトラジスタ２１９はオ
ンする。よって信号２２１は「１」に固定され、ＯＲ−
ＮＡＮＤゲート２１２の入力信号として信号２２０のみ
が有効となる。第３図の従来例で説明したように信号２
２０は外部入力端子と接続されるため外部端子よりクロ
ック信号が供給されてテストされる。

ダイナミック保持回路を有する機能ブロック２ｏ２以外
の機能ブロックがテストされる時、分離信号２０９は「
１」となり、トランスファーゲート２１１はオン、Ｐチ
ャネルトランジスタ２１９はオフするため、外部クロッ
ク入力端子からの信号が取り込まれる。０Ｒ−ＮＡＮＤ
ゲート２１２の入力信号２０９が［１」であるため０Ｒ
−ＮＡＮＤケート２１２の入力信号として信号２２１の
みが有効になり、機能ブロック２０２内部にクロック信
号が供給される。よって、機能ブロック２０２のクロッ
ク信号は「１」もしくは「Ｏ」に固定されていないため
、ダイナミック保持回路が内蔵されていても第５図に示
したような電源−ＧＮＤ間に定常的に貫通電流が流れる
危険は防止することか出来る。

〔発明の効果〕

以上説明したように本発明は、半導体集積回路を構成す
るそれぞれの機能ブロックに対する分離テスト実行時、
ダイナミック保持回路を有する機能ブロック以外がテス
トされている期間も、ダイナミック保持回路を有する機
能ブロックにクロック信号の供給を継続させることによ
り、その期間中ダイナミック保持を受けるゲート信号が
中間レベルになって電源−ＧＮＤ間へ定常的に貫通電流
が流れることを防止できる。これによりテスト期間中大
電流を流し続けることがなくなり、デバイスの品質に悪
影響を及ぼず欠点が解決される。

また、テスト期間中定常的に貫通電流が流れなくなるた
め、電源電圧降下は起こらず、ダイナミック保持回路を
有する機能ブロック以外の機能ブロックに対して悪影響
を及ぼすという危険も解決される。

さらに、機能ブロックの一部をユーザーが設計する場合
、従来のようにクロック信号の扱いに特別注意を払わな
いで他の入力信号と同様の扱いで設計が出来る利点があ
る。

すブロック図、第５図はダイナミック保持回路を内蔵し
た機能ブロックの回路図である。

１．０１，２０１，３０１，４０１・・・半導体集積回
路、１０２，２０２・・・ダイナミック保持回路を内蔵
する機能ブロック、１０３　１０４，２０３．２０４，
３０２，３０３・・・機能ブロック、３０４．３０５・
・・内部回路、１０５，２０５　３４０．４０５・・・
分離信号発生回路、１２８・・・Ｎチャネルトランジス
タ、１１５　２１２・・・０Ｒ−ＮＡＮＤゲート、１２
０，２１８，２２０，４１１・・・クロック信号、１２
１，２２１・・・クロック制御用信号及びクロック信号
。

Claims (1)

【特許請求の範囲】
1. 　浮遊容量に蓄積される電荷量を論理値とする回路を内
   蔵する複数の機能ブロックと、前記複数の機能ブロック
   を選択し動作させる手段と、前記選択された機能ブロッ
   ク以外の機能ブロックに対して論理値を確定する信号入
   力手段とを有することを特徴とする半導体集積回路。