JP2001296336A - 半導体装置およびその検査方法 - Google Patents

Abstract

(57)【要約】 【課題】 被検査ＬＳＩの電源端子と接地端子の接続状
態を低コスト且つ短時間で検査可能な半導体装置および
その検査方法を提供する。 【解決手段】 被検査ＬＳＩ４内部の複数の電源端子Ｐ
Ｄ１〜ＰＤ３と電源線１０との間にスイッチＳＷ１〜Ｓ
Ｗ３を、被検査ＬＳＩ内部の電源線と接地線１１間にス
イッチＳＷＴを設ける。ある電源端子の接続状態を検査
する場合、その電源端子と電源線間に接続されたスイッ
チを閉状態にし、電源線と接地線間のスイッチＳＷＴを
閉状態とし、残りのスイッチを開状態にする。電源端子
と接地端子の間に電圧を与え、電流が流れるか否かによ
り、電源端子が接続状態か否かを判断する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路を
有する半導体装置における端子間の接続検査に関し、特
に、複数の電源端子と接地端子の接続検査に関する。

【０００２】

【従来の技術】はじめに、半導体集積回路（ＬＳＩ）が
形成されているチップが実装されているパッケージにつ
いて述べる。例えば、プラスチック・パッケージの場合
には、チップの信号線とリードとの接続は、信号線に接
続されているパッドをワイヤによってリードと接続する
ことによって実現している。ところで、チップをパッケ
ージに封入する途中において、問題が発生する場合があ
る。その問題とは、適切にパッドにワイヤが接続されて
いなかったためにワイヤがパッドから外れてしまうこと
である。そして、チップがパッケージに封入された後
に、ワイヤが外れているＬＳＩは動作不良を起こす。し
たがって、これらのＬＳＩは不良品と考えなければなら
ない。そのため、パッドとリードがワイヤによって正し
く接続されたか否かを、チップがパッケージに実装され
封入された後に、検査装置によって検査する必要があ
る。

【０００３】ＬＳＩの信号線を接続しているワイヤがリ
ードとパッド間を電気的に接続されているか否かを調べ
るための接続検査方法とは、次のようなものである。検
査対象となるＬＳＩ（以下、被検査ＬＳＩと呼ぶ）の電
源端子と接地端子に所定の電圧を与え、検査対象となる
接続部分に対応するリードに試験電圧を与えるという方
法をとる。

【０００４】図１６は、従来の信号線の接続検査方法に
関する被検査ＬＳＩとその検査装置の構成図である。

【０００５】図１６において、被検査ＬＳＩ４’に含ま
れているワイヤＷ１はサージ保護ダイオードＤＵのカソ
ードに、ワイヤＷ３はサージ保護ダイオードＤＬのアノ
ードに、ワイヤＷ２はサージ保護ダイオードＤＵのアノ
ードとサージ保護ダイオードＤＬのカソードとの接続部
に、各々、被検査ＬＳＩの内部配線を通して接続されて
いる。

【０００６】検査対象となるワイヤＷ２の接続状態が、
接続か非接続かを検査するためには、ワイヤＷ１、Ｗ３
が接続されている被検査ＬＳＩ４’のリードＬ１、Ｌ３
にそれぞれ電圧３．３Ｖと０Ｖを与え、次に、ワイヤＷ
２が接続されているリードＬ２にサージ保護ダイオード
ＤＬの順方向電流が流れる電圧−０．８Ｖを与える。

【０００７】仮に、ワイヤＷ２が接続されているなら
ば、サージ保護ダイオードＤＬには、順方向電流Ｉａが
流れ、電圧発生器１２によって順方向電流Ｉａが検知さ
れる。電圧発生器１２は電圧源と該電圧源から出力され
る電流を測定する電流計を備えているものとする。

【０００８】一方、ワイヤＷ２が非接続状態ならばサー
ジ保護ダイオードＤＬは、順方向電圧が与えられないの
で電流は流れない。サージ保護ダイオードＤＬの順方向
電流が流れれば、ワイヤＷ２は接続されていおり、順方
向電流が流れなければ、ワイヤＷ２は非接続であること
を検知することができる。ただし、接続検査はワイヤＷ
２が接続されている配線が信号線である場合に限ってい
る。例えば、デジタル回路６’の入力端子に接続されて
いる信号線などが対象である。

【０００９】

【発明が解決しようとする課題】従来では、電源線と接
地線の接続状態を検査するための適切な方法はなかっ
た。その理由について図１７を用いて説明する。

【００１０】図１７は、従来の電源線の接続検査方法に
関する被検査ＬＳＩとその検査装置の構成図である。

【００１１】ＬＳＩの電源端子と接地端子として、チッ
プ内部の回路に要求されている動作周波数や動作精度、
あるいは電源ノイズ量を保証するために複数の端子が設
けられている。ここでは、３つの電源端子が設けられた
ＬＳＩの場合について説明をおこなう。接地端子につい
ては、電源端子と同様であるから説明を省略する。

【００１２】図１７において、ＬＳＩの外部から内部へ
の電圧供給は、被検査ＬＳＩ４’のチップ内部にある３
つのリードＬ４、Ｌ５、Ｌ６、ワイヤＷ４、Ｗ５、Ｗ
６、パッドＰＤ４、ＰＤ５、ＰＤ６により行われる。つ
まり、ＬＳＩ側の電源線１０’から分岐した電源線Ａ、
Ｂ、Ｃは、それぞれ、パッドＰＤ４、ＰＤ５、ＰＤ６と
ワイヤＷ４、Ｗ５、Ｗ６を介して、３つのリードＬ４、
Ｌ５、Ｌ６によって、プリント基板側電源線８’に接続
されている。また、被検査ＬＳＩ４’の電源線Ａ、Ｂ、
Ｃに各々接続されているサージ保護ダイオードＤ１、Ｄ
２、Ｄ３のアノードには、図面の簡略化のために省略し
ているが、被検査ＬＳＩ４’の外部から接地電圧ＧＮＤ
が供給されている。

【００１３】ここで、ワイヤＷ５の接続に不具合があっ
て、ＬＳＩ側電源線１０’がプリント基板側電源線８’
と断絶されていたとする。この場合、従来の信号線の検
査方法を電源線の検査に適用すると、以下のような問題
が生じてしまう。

【００１４】まず、プリント基板側電源線８’に電圧発
生器１２により電圧を与える。電圧発生器１２が、プリ
ント基板側電源線８’に与える電圧は−０．８Vであ
る。ここで、電圧−０．８Ｖはサージ保護ダイオードの
順方向電流が流れるときの電圧である。サージ保護ダイ
オードＤ１、Ｄ２、Ｄ３はそれぞれ、電源線Ａ、Ｂ、Ｃ
に接続されており、順方向電流が流れる電圧が与えられ
る。従って、サージ保護ダイオードD２は、ワイヤＷ５
が非接続であるが、ワイヤＷ４、Ｗ６と共通にＬＳＩ側
電源線１０’に接続されているために順方向電流が流れ
る。その結果、サージ保護ダイオードＤ１、Ｄ２、Ｄ３
には順方向電流Ｉａ、Ｉｂ、Ｉｃが流れる。

【００１５】これらの電流は、電圧発生器１２によっ
て、電流Ｉ＝Ｉａ＋Ｉｂ＋Ｉｃとして検知される。順方
向電流Iは、ワイヤＷ５が非接続状態であっても流れ
る。ワイヤＷ４、Ｗ５、Ｗ６が接続されている場合は、
順方向電流はサージ保護ダイオードＤ１、Ｄ２、Ｄ３に
生じ、ワイヤＷ４、Ｗ６が接続されワイヤＷ５が非接続
の場合でも順方向電流はサージ保護ダイオードＤ１、Ｄ
２、Ｄ３に生じる。よって、ワイヤＷ５が非接続状態で
も接続状態でも流れる電流量の変化はない。したがっ
て、ワイヤＷ５の接続状態を検知することができない。

【００１６】上述の例において、ワイヤＷ５が非接続状
態であるにも関わらず、ワイヤＷ４、Ｗ６が接続状態な
らば、各々のサージ保護ダイオードに順方向電流が流れ
た。その理由は、被検査ＬＳＩ４’の外部と内部では、
各々、一つの電源線であって、外部の電源線に相当する
プリント基板側電源線８’と内部の電源線に相当するＬ
ＳＩ側電源線１０’との間を、複数の電源線が並列接続
されているためである。チップ内部の電源線を共通化す
る理由は、電源端子毎にチップ内部の電源線を分割する
ことによる電源配線の面積の増大が、チップ・コストが
高くなるのを避けるためである。

【００１７】さらに、被検査ＬＳＩ４’の検査に使用さ
れるプリント基板の電源線８’が共通化されるのは、以
下の理由がある。

【００１８】ＬＳＩ外部では、電圧発生器１２から被検
査ＬＳＩ４’のリードＬ４、Ｌ５、Ｌ６の間にある電源
線のインピーダンスを小さくすることが望まれる。特
に、インダクタンスを小さくする必要がある。そのため
に、プリント基板側電源線８’を分割することで配線幅
を細くしてしまわないで、電源線を共通化して幅を広く
設計することになる。

【００１９】例えば、セラミックのチップ・サイズド・
パッケージ（以下、Ｃ−ＣＳＰと呼ぶ）などによる、端
子部分のインダクタンスが小さいという特徴を活かし
て、回路の動作周波数を増大させる目的でＣ−ＣＳＰを
使用する場合も増加してくる。そして、電源端子の低イ
ンピーダンスを必要とする回路の場合は、アプリケーシ
ョン上でＬＳＩが実装されるプリント基板の電源線に寄
生するインピーダンスも小さくなくてはならない。そう
しなければ、低インピーダンスのパッケージを利用して
も、プリント基板の電源線に寄生するインピーダンスの
方が大きくなってしまえば、総合したインピーダンスが
大きくなり、パッケージの低インピーダンス特性を有効
に利用することができなくなる。

【００２０】また、プリント基板の電源インピーダンス
を低下させなければならないのは、検査用プリント基板
においても同じである。検査用のプリント基板の電源線
に寄生するインピーダンスを小さくしなければ、アプリ
ケーション上の動作と同じ動作状態を実現することがで
きなくなる。それでは、精度の高い検査を行っていると
は言えない。つまり、小型パッケージに実装されている
ＬＳＩほど、検査用プリント基板の電源に寄生するイン
ピーダンスを小さく設計する必要がある。このことは、
ＬＳＩの内部のデジタル回路やメモリ回路などの電源端
子の検査に対する必要性だけでなく、ＬＳＩでの演算結
果を信号として、外部の信号受信器に伝達するための出
力回路の電源端子においても同等以上に検査の必要性が
重要となる。

【００２１】結局、今後のＬＳＩは電源端子数が増大
し、電源端子に含まれるインピーダンス、特に、インダ
クタンスに重点をおいて設計する必要性が増す。より精
度よく設計されたＬＳＩの電源端子数と接地端子数であ
れば、全ての電源端子が接続されていることを検査する
必要がある。それだけ、設計マージンが小さいためであ
る。

【００２２】電源端子と接地端子の接続状態を検査する
必要性は、これまで以上に高まってくる。今後、ＬＳＩ
の動作周波数は必然的に高くなるので、電源線と接地線
のインダクタンスを低下させなければならない。それだ
け、ＬＳＩのアプリケーション上の動作に近い検査状態
を実現する必要性がある。電源端子と接地端子の接続検
査を実施することがより優れたＬＳＩの品質を保証す
る。

【００２３】また、検査時間は短いほどよい。しかしな
がら、そのような要求を満足する検査方法が今までなか
った。

【００２４】したがって、本発明は、前記の問題に鑑み
てなされたものであり、アプリケーション上のＬＳＩの
実装状態に近い検査用プリント基板を実現でき、検査装
置に多種の性能を要求せず、検査に必要な時間が短く、
低コストで電源端子と接地端子の接続状態を検査するこ
とが可能な半導体装置およびその検査方法を提供するこ
とを目的とする。

【００２５】

【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る第１の半導体装置は、半導体集積回路
を有する半導体装置であって、半導体集積回路の内部に
別個に設けられ、半導体集積回路の外部に設けられた外
部配線から異なる電源電位が印加される内部配線と、内
部配線間に接続されたスイッチ部とを備えたことを特徴
とする。

【００２６】この第１の半導体装置によれば、電源端子
側のワイヤと接地端子側のワイヤの両方について一度に
接続状態の検査をすることができ、検査に必要な時間を
短縮することが可能になる。また、半導体集積回路の外
部にある電源線と接地線のインダクタンスを小さくする
ことができるので、ＬＳＩの高速化および低消費電力化
に対応することが可能になる。

【００２７】前記の目的を達成するため、本発明に係る
第２の半導体装置は、半導体集積回路を有する半導体装
置であって、半導体集積回路の内部に設けられた第１の
内部配線および第２の内部配線と、半導体集積回路の内
部に設けられた第１の内部端子、第２の内部端子、第３
の内部端子、および第４の内部端子と、半導体集積回路
の外部に設けられた第１の外部配線および第２の外部配
線と、第１の外部配線と第１の内部端子を接続するため
の第１の接続部と、第１の外部配線と第２の内部端子を
接続するための第２の接続部と、第２の外部配線と第３
の内部端子を接続するための第３の接続部と、第２の外
部配線と第４の内部端子を接続するための第４の接続部
と、第１の内部端子と第１の内部配線との間に接続され
た第１のスイッチ部と、第２の内部端子と前記第１の内
部配線との間に接続された第２のスイッチ部と、第１の
内部配線と第２の内部配線との間に接続された第３のス
イッチ部と、第３の内部端子と第２の内部配線との間に
接続された第４のスイッチ部と、第４の内部端子と第２
の内部配線との間に接続された第５のスイッチ部とを備
えたことを特徴する。

【００２８】この第２の半導体装置によれば、電源端子
および接地端子における接続状態の検査を可能にし、検
査に必要な時間も短縮することが可能になる。また、半
導体集積回路の外部にある電源線と接地線のインダクタ
ンスを小さくすることができるので、ＬＳＩの高速化お
よび低消費電力化に対応することが可能になる。

【００２９】第２の半導体装置において、第３のスイッ
チ部は、第３のスイッチ部が閉状態のときにそこを流れ
る電流を所定量に制限する電流制限機能を有することが
好ましい。

【００３０】この構成によれば、検査装置に含まれる電
圧発生回路の許容電流値を超えない電流量で検査をする
ことができる。また、電圧発生回路は、出力電流の許容
値を超えないため過電流保護回路が動作せずその復帰の
ための時間も要さないので、検査時間を短縮することが
できる。

【００３１】また、第２の半導体装置は、半導体集積回
路の内部に、第１から第５のスイッチ部の開閉動作を制
御するスイッチ制御部を備えることが好ましい。

【００３２】この構成によれば、各スイッチ部の開閉動
作に要する時間を短縮することができるので、検査時間
を短縮することが可能になる。

【００３３】また、スイッチ制御部の電源端子は半導体
集積回路の外部に設けられた電源配線と接続された内部
の電源配線に接続されており、スイッチ制御部の接地端
子は半導体集積回路の外部に設けられた接地配線と接続
された内部の接地配線に接続されており、内部の電源配
線および内部の接地配線の少なくとも一方は、第１の内
部配線および第２の内部配線と分離されていることが好
ましい。

【００３４】この構成によれば、スイッチ制御部への電
源電圧の供給に必要な回路を削減することが可能にな
る。

【００３５】また、第２の半導体装置において、第２の
スイッチ部はＰチャンネルＭＯＳトランジスタを備え、
第２の半導体装置はさらに、半導体集積回路の内部にＮ
チャンネルＭＯＳトランジスタを備え、ＰチャンネルＭ
ＯＳトランジスタのソース端子は第２の内部端子に接続
され、そのドレイン端子は第１の内部配線に接続されて
おり、所定の電圧が第１の外部配線と第２の外部配線に
与えられたときにＰチャンネルＭＯＳトランジスタが導
通状態になるように、ＮチャンネルＭＯＳトランジスタ
のゲート端子が第２の内部端子に接続され、そのソース
端子が第４の内部端子に接続され、そのドレイン端子が
ＰチャンネルＭＯＳトランジスタのゲート端子に接続さ
れていることが好ましい。

【００３６】この構成によれば、第１の外部配線と第２
の外部配線に所定の電圧を与えることで、第２のスイッ
チ部を閉状態にすることができる。

【００３７】また、第２の半導体装置において、第５の
スイッチ部はＮチャンネルＭＯＳトランジスタを備え、
第２の半導体装置はさらに、半導体集積回路の内部にＰ
チャンネルＭＯＳトランジスタを備え、ＮチャンネルＭ
ＯＳトランジスタのソース端子は第４の内部端子に接続
され、そのドレイン端子は第２の内部配線に接続されて
おり、所定の電圧が第１の外部配線と第２の外部配線に
与えられたときにＮチャンネルＭＯＳトランジスタが導
通状態になるように、ＰチャンネルＭＯＳトランジスタ
のゲート端子が第４の内部端子に接続され、そのソース
端子が第２の内部端子に接続され、そのドレイン端子が
ＮチャンネルＭＯＳトランジスタのゲート端子に接続さ
れていることが好ましい。

【００３８】この構成によれば、第１の外部配線と第２
の外部配線に所定の電圧を与えることで、第５のスイッ
チ部を閉状態にすることができる。

【００３９】前記の目的を達成するため、本発明に係る
第３の半導体装置は、半導体集積回路を有する半導体装
置であって、半導体集積回路の内部に設けられた内部配
線と、半導体集積回路の内部に設けられた第１の内部端
子および第２の内部端子と、半導体集積回路の外部に設
けられた第１の外部配線と、第１の外部配線と前記第１
の内部端子を接続するための第１の接続部と、第１の外
部配線と前記第２の内部端子を接続するための第２の接
続部と、第１の内部端子と前記内部配線との間に接続さ
れた第１のスイッチ部と、第２の内部端子と前記内部配
線との間に接続された第２のスイッチ部と、内部配線に
流れる電流を検知するための電流検知部とを備えたこと
を特徴とする。

【００４０】この第３の半導体装置によれば、半導体集
積回路の外部に電流検知回路を設ける必要がなく、外部
の検査装置の検査能力に対する負担を軽減し、低コスト
の検査を行うことができる。

【００４１】第３の半導体装置は、半導体集積回路の内
部に、第１および第２のスイッチ部の開閉動作を制御す
るスイッチ制御部を備えることが好ましい。

【００４２】この構成によれば、各スイッチ部の開閉動
作に要する時間を短縮することができるので、検査時間
を短縮することが可能になる。

【００４３】第３の半導体装置において、スイッチ制御
部の電源端子は半導体集積回路の外部に設けられた電源
配線と接続された内部の電源配線に接続されており、ス
イッチ制御部の接地端子は半導体集積回路の外部に設け
られた接地配線と接続された内部の接地配線に接続され
ており、内部の電源配線および内部の接地配線の少なく
とも一方は、内部配線と分離されていることが好まし
い。

【００４４】この構成によれば、スイッチ制御部への電
源電圧の供給に必要な回路を削減することが可能にな
る。

【００４５】第３の半導体装置において、第２のスイッ
チ部はＰチャンネルＭＯＳトランジスタを備え、第３の
半導体装置はさらに、半導体集積回路の内部にＮチャン
ネルＭＯＳトランジスタを備え、ＰチャンネルＭＯＳト
ランジスタのソース端子は第２の内部端子に接続され、
そのドレイン端子は内部配線に接続されており、所定の
電圧が第１の外部配線と半導体集積回路の外部に設けら
れた第２の外部配線とに与えられたときにＰチャンネル
ＭＯＳトランジスタが導通状態になるように、Ｎチャン
ネルＭＯＳトランジスタのゲート端子が第２の内部端子
に接続され、そのソース端子が第２の外部配線に接続さ
れ、そのドレイン端子がＰチャンネルＭＯＳトランジス
タのゲート端子に接続されていることが好ましい。

【００４６】また、第３の半導体装置において、第２の
スイッチ部はＮチャンネルＭＯＳトランジスタを備え、
第３の半導体装置はさらに、半導体集積回路の内部にＰ
チャンネルＭＯＳトランジスタを備え、ＮチャンネルＭ
ＯＳトランジスタのソース端子は第１の外部配線に接続
され、そのドレイン端子は内部配線に接続されており、
所定の電圧が第１の外部配線と半導体集積回路の外部に
設けられた第２の外部配線に与えられたときにＮチャン
ネルＭＯＳトランジスタが導通状態になるように、Ｐチ
ャンネルＭＯＳトランジスタのゲート端子が第１の外部
配線に接続され、そのソース端子が第２の外部配線に接
続され、そのドレイン端子がＮチャンネルＭＯＳトラン
ジスタのゲート端子に接続されていることが好ましい。

【００４７】これにより、第１の外部配線と第２の外部
配線に所定の電圧を与えることで、第２のスイッチ部を
閉状態にすることができる。

【００４８】前記の目的を達成するため、本発明に係る
第４の半導体装置は、半導体集積回路を有する半導体装
置であって、半導体集積回路の内部に設けられた内部配
線と、半導体集積回路の内部に設けられた第１の内部端
子、第２の内部端子、および第３の内部端子と、半導体
集積回路の外部に設けられた第１の外部配線および第２
の外部配線と、第１の外部配線と第１の内部端子を接続
するための第１の接続部と、第１の外部配線と第２の内
部端子を接続するための第２の接続部と、第２の外部配
線と第３の内部端子を接続するための第３の接続部と、
第１の内部端子と内部配線との間に接続された第１のス
イッチ部と、第２の内部端子と内部配線との間に接続さ
れた第２のスイッチ部と、第３の内部端子と内部配線と
の間に接続された第３のスイッチ部とを備えたことを特
徴とする。

【００４９】この第４の半導体装置によれば、電源端子
および接地端子における接続状態の検査を可能にし、検
査に必要な時間も短縮することが可能になる。また、半
導体集積回路の外部にある電源線と接地線のインダクタ
ンスを小さくすることができるので、ＬＳＩの高速化お
よび低消費電力化に対応することが可能になる。

【００５０】第４の半導体装置は、半導体集積回路の内
部に、第１のスイッチ部、第２のスイッチ部、および第
３のスイッチ部の開閉動作を制御するスイッチ制御部を
備えることが好ましい。

【００５１】この構成によれば、各スイッチ部の開閉動
作に要する時間を短縮することができるので、検査時間
を短縮することが可能になる。

【００５２】第４の半導体装置において、スイッチ制御
部の電源端子は半導体集積回路の外部に設けられた電源
配線と接続された内部の電源配線に接続されており、ス
イッチ制御部の接地端子は半導体集積回路の外部に設け
られた接地配線と接続された内部の接地配線に接続され
ており、内部の電源配線および内部の接地配線の少なく
とも一方は、内部配線と分離されていることが好まし
い。この構成によれば、スイッチ制御部への電源電圧の
供給に必要な回路を削減することが可能になる。

【００５３】または、スイッチ制御部の電源端子は半導
体集積回路の外部に設けられた電源配線と接続された内
部の電源配線に接続されており、スイッチ制御部の接地
端子は第３の内部端子に接続されていることが好まし
い。この構成によれば、スイッチ制御部への電源電圧の
供給に必要な回路をさらに削減することが可能になる。

【００５４】あるいは、スイッチ制御部の接地端子は半
導体集積回路の外部に設けられた接地配線と接続された
内部の接地配線に接続されており、スイッチ制御部の電
源端子は第３の内部端子に接続されていることが好まし
い。この構成によれば、スイッチ制御部への電源電圧の
供給に必要な回路をさらに削減することが可能になる。

【００５５】第４の半導体装置において、第２のスイッ
チ部はＰチャンネルＭＯＳトランジスタを備え、第４の
半導体装置はさらに、半導体集積回路の内部にＮチャン
ネルＭＯＳトランジスタを備え、ＰチャンネルＭＯＳト
ランジスタのソース端子は第２の内部端子に接続され、
そのドレイン端子は内部配線に接続されており、所定の
電圧が第１の外部配線と第２の外部配線に与えられたと
きにＰチャンネルＭＯＳトランジスタが導通状態になる
ように、ＮチャンネルＭＯＳトランジスタのゲート端子
が第２の内部端子に接続され、そのソース端子が第２の
外部配線に接続され、そのドレイン端子がＰチャンネル
ＭＯＳトランジスタのゲート端子に接続されていること
が好ましい。

【００５６】また、第４の半導体装置において、第２の
スイッチ部はＮチャンネルＭＯＳトランジスタを備え、
第４の半導体装置はさらに、半導体集積回路の内部にＰ
チャンネルＭＯＳトランジスタを備え、ＮチャンネルＭ
ＯＳトランジスタのソース端子は第２の内部端子に接続
され、そのドレイン端子は半導体集積回路の内部に設け
られた内部配線に接続されており、所定の電圧が第１の
外部配線と第２の外部配線に与えられたときにＮチャン
ネルＭＯＳトランジスタが導通状態になるように、Ｐチ
ャンネルＭＯＳトランジスタのゲート端子が第２の内部
端子に接続され、そのソース端子が第２の外部配線に接
続され、そのドレイン端子がＮチャンネルＭＯＳトラン
ジスタのゲート端子に接続されていることが好ましい。

【００５７】これにより、第１の外部配線と第２の外部
配線に所定の電圧を与えることで、第２のスイッチ部を
閉状態にすることができる。

【００５８】前記の目的を達成するため、本発明に係る
第５の半導体装置は、半導体集積回路を有する半導体装
置であって、半導体集積回路の内部に設けられた第１の
内部配線と、半導体集積回路の内部に設けられた第１の
内部端子および第２の内部端子と、半導体集積回路の外
部に設けられた第１の外部配線と、半導体集積回路の外
部に設けられ第１の内部配線に接続された第２の外部配
線と、第１の外部配線と第１の内部端子を接続するため
の第１の接続部と、第１の外部配線と第２の内部端子を
接続するための第２の接続部と、第１の内部端子と第１
の内部配線との間に接続された第１のスイッチ部と、第
２の内部端子と第１の内部配線との間に接続された第２
のスイッチ部とを備えたことを特徴とする。

【００５９】この第５の半導体装置によれば、電源端子
および接地端子における接続状態の検査を可能にし、検
査に必要な時間も短縮することが可能になる。また、半
導体集積回路の外部にある電源線と接地線のインダクタ
ンスを小さくすることができるので、ＬＳＩの高速化お
よび低消費電力化に対応することが可能になる。さら
に、ＩＤＤＱテストを容易に実行することができる。

【００６０】第５の半導体装置は、半導体集積回路の内
部に、第１および第２のスイッチ部の開閉動作を制御す
るスイッチ制御部を備えることが好ましい。

【００６１】この構成によれば、各スイッチ部の開閉動
作に要する時間を短縮することができるので、検査時間
を短縮することが可能になる。

【００６２】第５の半導体装置において、スイッチ制御
部の電源端子は半導体集積回路の外部に設けられた電源
配線と接続された内部の電源配線に接続されており、ス
イッチ制御部の接地端子は半導体集積回路の外部に設け
られた接地配線と接続された内部の接地配線に接続され
ており、内部の電源配線および内部の接地配線の少なく
とも一方は、第１の内部配線と分離されていることが好
ましい。この構成によれば、スイッチ制御部への電源電
圧の供給に必要な回路を削減することが可能になる。

【００６３】または、スイッチ制御部の電源端子は第１
の内部配線に接続されており、スイッチ制御部の接地端
子は半導体集積回路の外部に設けられた接地配線と接続
された内部の接地配線に接続されていることが好まし
い。この構成によれば、スイッチ制御部への電源電圧の
供給に必要な回路をさらに削減することが可能になる。

【００６４】あるいは、スイッチ制御部の接地端子は第
１の内部配線に接続されており、スイッチ制御部の電源
端子は半導体集積回路の外部に設けられた電源配線と接
続された内部の電源配線に接続されていることが好まし
い。この構成によれば、スイッチ制御部への電源電圧の
供給に必要な回路をさらに削減することが可能になる。

【００６５】前記の目的を達成するため、本発明に係る
半導体装置の第１の検査方法は、前記第１の半導体装置
を検査する方法であって、スイッチ部を閉状態にして、
外部配線と半導体集積回路の内部に設けられた内部端子
との間の接続状態を検査することを特徴とする。

【００６６】この第１の検査方法によれば、電源端子側
のワイヤと接地端子側のワイヤの両方について一度に接
続状態の検査をすることができ、検査に必要な時間を短
縮することが可能になる。

【００６７】前記の目的を達成するため、本発明に係る
半導体装置の第２の検査方法は、前記第２の半導体装置
を検査する方法であって、第１のスイッチ部、第３のス
イッチ部、および第４のスイッチ部を閉状態にすると共
に、第２のスイッチ部および第５のスイッチ部を開状態
にし、第１の外部配線と第２の外部配線とに検査信号を
与えて、第１の接続部による第１の外部配線と第１の内
部端子との接続状態、および第３の接続部による第２の
外部配線と第３の内部端子との接続状態を検査すること
を特徴する。

【００６８】この第２の検査方法によれば、電源端子お
よび接地端子における接続状態の検査を可能にし、検査
に必要な時間も短縮することが可能になる。

【００６９】前記の目的を達成するため、本発明に係る
半導体装置の第３の検査方法は、前記第３の半導体装置
を検査する方法であって、第１のスイッチ部を閉状態に
すると共に第２のスイッチ部を開状態にし、電流検知部
による検知結果に基づいて、第１の接続部による第１の
外部配線と第１の内部端子との接続状態を検査すること
を特徴とする。

【００７０】この第３の検査方法によれば、半導体集積
回路の外部に電流検知回路を設ける必要がなく、外部の
検査装置の検査能力に対する負担を軽減し、低コストの
検査を行うことができる。

【００７１】前記の目的を達成するため、本発明に係る
半導体装置の第４の検査方法は、前記第４の半導体装置
を検査する方法であって、第１のスイッチ部と第３のス
イッチ部を閉状態にすると共に、第２のスイッチ部を開
状態にして、第１の接続部による第１の外部配線と第１
の内部端子との接続状態を検査することを特徴とする。

【００７２】この第４の検査方法によれば、電源端子お
よび接地端子における接続状態の検査を可能にし、検査
に必要な時間も短縮することが可能になる。

【００７３】前記の目的を達成するため、本発明に係る
半導体装置の第５の検査方法は、前記第５の半導体装置
を検査する方法であって、第１のスイッチ部を閉状態に
すると共に前記第２のスイッチ部を開状態にし、第１の
外部配線から第２の外部配線に検査信号を与えて、第１
の接続部による第１の外部配線と第１の内部端子との接
続状態を検査することを特徴とする。

【００７４】この第５の検査方法によれば、電源端子お
よび接地端子における接続状態の検査を可能にし、検査
に必要な時間も短縮することが可能になる。また、ＩＤ
ＤＱテストを容易に実行することができる。

【００７５】

【発明の実施の形態】以下、本発明の好適な実施形態に
ついて、図面を参照して説明する。

【００７６】（第１の実施形態）図１は、本発明の第１
の実施形態に係る被検査ＬＳＩとその検査装置の基本構
成図である。

【００７７】図１において、１は電圧源、２は電圧源１
の出力電流を計測する電流計、３は検査装置、４は被検
査ＬＳＩ、５は検査制御回路（スイッチ制御部）であ
る。６はＬＳＩの電源線１０（第１の内部配線）とＬＳ
Ｉの接地線１１（第２の内部配線）との間に接続されて
いる回路群であり、例えば、乗算器などのように複数の
デジタル回路が含まれる回路である。７は半導体チップ
（以下、チップと呼ぶ。）である。

【００７８】被検査ＬＳＩ４の電源端子は、リードＬ
１、Ｌ２、Ｌ３、ワイヤＷ１、Ｗ２（第１、第２の接続
部）、Ｗ３、およびパッドＰＤ１、ＰＤ２（第１、第２
の内部端子）、ＰＤ３によって構成されており、接地端
子は、リードＬ４、Ｌ５、Ｌ６、ワイヤＷ４、Ｗ５（第
３、第４の接続部）、Ｗ６、およびパッドＰＤ４、ＰＤ
５（第３、第４の内部端子）、ＰＤ６によって構成され
ている。そして、被検査ＬＳＩ４の外部にあるプリント
基板の電源線８（第１の外部配線）と接地線９（第２の
外部配線）が、それぞれ、パッケージのリードＬ１〜Ｌ
３とリードＬ４〜Ｌ６に接続されている。パッケージの
リードＬ１〜Ｌ６とチップ７のパッドＰＤ１〜ＰＤ６の
間は、ワイヤＷ１〜Ｗ６によって接続されている。

【００７９】スイッチＳＷ１（第１のスイッチ部）、Ｓ
Ｗ２（第２のスイッチ部）、ＳＷ３が、それぞれ、電源
側のパッドＰＤ１、ＰＤ２、ＰＤ３とＬＳＩの電源線１
０との間に接続されている。一方、スイッチＳＷ４（第
４のスイッチ部）、ＳＷ５（第５のスイッチ部）、ＳＷ
６が、それぞれ、接地側のパッドＰＤ４、ＰＤ５、ＰＤ
６とＬＳＩの接地線１１との間に接続されている。さら
に、ＬＳＩの電源線１０とＬＳＩの接地線１１との間に
は、スイッチＳＷＴ（第３のスイッチ部）が接続されて
いる。ＬＳＩの電源線１０とＬＳＩの接地線１１によ
り、チップ７の内部にある回路群６に動作電流が供給さ
れる。

【００８０】次に、被検査ＬＳＩ４を構成するチップ７
のパッケージへの封入状態について述べる。

【００８１】例えば、プラスチック・パッケージを使っ
てチップ７を封入する場合は、チップ７のパッドとパッ
ケージのリードとを電気的に接続するためにワイヤを用
いる。ワイヤをパッドとリード間に接続した後に、プラ
スチックによってチップを封入する。ところで、ワイヤ
とパッドあるいはリードとの接続が不適切となる場合と
しては、チップ７をプラスチック・パッケージに封入す
る過程において、ワイヤがリードやパッドから離れてし
まう場合がある。したがって、チップ７をプラスチック
・パッケージに封入した後に、ワイヤの接続が適切に実
現できているか否かを検査する必要がある。

【００８２】次に、ワイヤの接続状態の検査方法につい
て述べる。

【００８３】ワイヤＷ１、Ｗ４の接続状態を検査するた
めの手順について、図１を参照しながら説明する。ま
ず、スイッチＳＷ１、ＳＷ４、ＳＷＴを閉状態にし、ス
イッチＳＷ２、ＳＷ３、ＳＷ５、ＳＷ６を開状態にす
る。これらのスイッチの開閉動作は、検査制御回路５に
よって制御されている。この場合は、検査装置３の電圧
源１から図示の矢印で示された電流が流れる。この電流
は、図示のように、プリント基板の電源線８から被検査
ＬＳＩ４の内部を通り、プリント基板の接地線９に流れ
る。スイッチのうちで閉状態にあるのは、スイッチＳＷ
１、ＳＷＴ、ＳＷ４であるから、電流の経路はスイッチ
ＳＷ１、ＳＷＴ、ＳＷ４を通る経路だけである。従っ
て、電圧源１をプリント基板の電源線８とプリント基板
の接地線９に与えたときに、電流が流れるか否かを検知
することで、ワイヤＷ１、Ｗ４の接続状態を検査するこ
とができる。

【００８４】ワイヤＷ１、Ｗ４の両方が、各々、パッド
ＰＤ１、ＰＤ４とリードＬ１、Ｌ４との間に接続されて
いれば、電圧源１から出力される電流が流れる。一方、
ワイヤＷ１、Ｗ４の少なくとも一つが非接続状態にある
場合には、プリント基板の電源線８とプリント基板の接
地線９に電圧が与えられても電流は流れない。電圧源１
から出力された電流が流れたか否かは、電流計２によっ
て検知される。電流計２が電流を検出すれば、ワイヤＷ
１、Ｗ４は接続されており、電流を検出しなければ、ワ
イヤＷ１、Ｗ４のどちらか一方か両方が非接続状態であ
ることを検知することができる。

【００８５】ところで、電圧源１を与えても電流が流れ
ないことによって、ワイヤＷ１、Ｗ４のどちらか一方か
両方が非接続であることは検知するが、ワイヤＷ１、Ｗ
４のうちで、どちらのワイヤが非接続であるかは特定す
る必要はない。というのは、全て電源端子と接地端子が
接続されているＬＳＩと、一つでも電源端子か接地端子
が非接続であるＬＳＩとを分別することができればよ
く、何れか一つの端子でも非接続であれば不良品のＬＳ
Ｉとなるためである。

【００８６】しかしながら、非接続端子を特定する必要
が発生した場合には、スイッチの開閉状態と電流検出結
果を総合することにより、非接続状態にあるワイヤを特
定することが可能である。例えば、ワイヤＷ１、Ｗ４の
うちで、どちらが非接続状態であるかを特定するために
は、上述の検査と、次の検査結果を組み合わせる必要が
ある。

【００８７】２回目の検査として、スイッチＳＷ１、Ｓ
Ｗ５、ＳＷＴを閉状態に、スイッチＳＷ２、ＳＷ３、Ｓ
Ｗ４、ＳＷ６を開状態にして、電圧源１から電流が流れ
るかどうかを検査する。電流が流れたならば、リードＬ
１、Ｌ５は接続されていることになるので、前回の検査
結果と合わせてリードＬ４が非接続状態であることが特
定できる。

【００８８】一方、２回目の検査でも電流が流れなけれ
ば、２回目の検査でのスイッチの開閉状態から、スイッ
チＳＷ５を開状態に移行させ、スイッチＳＷ６を閉状態
に移行させて電流が流れるかどうかを検査する。電流が
流れれば、前回の２回の結果と合わせてリードＬ４が非
接続であったことがわかる。一方、電流が流れなけれ
ば、リードＬ１が非接続であったことがわかる。

【００８９】ただし、３回の検査の全てにおいて、電流
が検知されなかった場合には、リードＬ４、Ｌ５、Ｌ６
の全てが非接続状態にある確率は極めて小さいという前
提条件を考慮して、リードＬ１が非接続状態であると判
断している。つまり、３つの検査で全て電流が検知され
なかった場合は、論理的には、リードＬ１が非接続であ
ったか、リードＬ４、Ｌ５、Ｌ６が全て非接続であった
かを特定することは出来ない。しかし、リードＬ４、Ｌ
５、Ｌ６の全てが非接続になる可能性は極めて小さいと
考えれば、リードＬ１が非接続状態であると特定するこ
とが可能となる。

【００９０】残りのワイヤＷ２、Ｗ３、Ｗ５、Ｗ６の検
査方法は、ワイヤＷ１、Ｗ４の接続検査と同様にして行
われる。ワイヤＷ２、Ｗ５の接続状態を検知するために
は、スイッチＳＷ２、ＳＷ５、ＳＷＴを閉状態に、スイ
ッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ６を開状態にして、
電圧源１から出力される電流を電流計２で検知する。ワ
イヤＷ３、Ｗ６の接続状態を検査するためには、スイッ
チＳＷ３、ＳＷ６、ＳＷＴを閉状態に、スイッチＳＷ
１、ＳＷ２、ＳＷ４、ＳＷ５を開状態にして、電圧源１
から出力される電流を電流計２で検知する。

【００９１】ここで、スイッチＳＷ１〜３、スイッチＳ
Ｗ４〜６の役割としては、電圧源１からの電流が流れる
経路を、並列接続されているワイヤＷ１〜Ｗ３、ワイヤ
Ｗ４〜Ｗ６から検査対象になるワイヤだけに限定するこ
とにある。スイッチＳＷＴは、電圧源１から供給される
電流が、ＬＳＩの電源線１０からＬＳＩの接地線１１に
流れる経路を作成する役割をしている。そして、スイッ
チＳＷＴは、電源端子側のワイヤと接地端子側のワイヤ
の両方を一度に検査できるようにする役割がある。

【００９２】以上のように、図１を参照しながら、チッ
プ７の電源端子と接地端子は、各々に３つの端子が接続
されている場合について説明した。しかしながら、電源
端子か接地端子のどちらか一方の端子が単一である場合
には、単一の端子である端子側に接続されているスイッ
チＳＷ１〜３、あるいはＳＷ４〜６は不要になる。例え
ば、接地端子側が単一の端子ならば、スイッチＳＷ４〜
６は不要になり、単一のパッドとＬＳＩの接地線間にス
イッチを介さずに直接接続すればよい。

【００９３】（第２の実施形態）本発明の第２の実施形
態として、ＣＭＯＳトランジスタで構成されたＬＳＩの
接続検査について、図２および図３を参照して説明す
る。

【００９４】図２は、本発明の第２の実施形態に係る被
検査ＬＳＩとその検査装置の構成図である。

【００９５】まず、図２に示す構成について説明する。
１９は電圧源と該電圧源から出力している電流を測定す
る電流計とが内蔵されている電圧発生器であり、２０は
クロック発生器であり、２１は信号源である。１８は検
査装置であり、電圧発生器１９、クロック発生器２０、
および信号源２１を含んでいる。２２は検査制御回路
（スイッチ制御部）であり、１７は被検査ＬＳＩであ
り、１６はチップである。プリント基板の電源線８（第
１の外部配線）と接地線９（第２の外部配線）は、被検
査ＬＳＩ１７と検査装置１８を接続するために設けられ
ている。プリント基板と検査装置１８は被検査ＬＳＩ１
７の外部に存在している。

【００９６】被検査ＬＳＩ１７は、３つの電源端子を備
え、プリント基板の電源線８とＬＳＩの電源線１０（第
１の内部配線）との間は、リードＬ１、Ｌ２、Ｌ３、ワ
イヤＷ１、Ｗ２（第１、第２の接続部）、Ｗ３、パッド
ＰＤ１（第１の内部端子）、ＰＤ２、ＰＤ３（第２の内
部端子）によって接続されている。ＰＭＯＳトランジス
タで形成されているスイッチＭＰ１（第１のスイッチ
部）、ＭＰ２、およびＭＰＳ３／ＭＰＭ３（第２のスイ
ッチ部）が、対応するパッドＰＤ１、ＰＤ２、ＰＤ３と
ＬＳＩの電源線１０（第１の内部配線）との間に接続さ
れている。接地端子側も電源端子と同じ構成であるが、
スイッチＭＮ１（第４のスイッチ部）、ＭＮ２、および
ＭＮＳ３／ＭＮＭ３（第５のスイッチ部）が、ＰＭＯＳ
ではなくＮＭＯＳトランジスタである点が異なる。スイ
ッチＭＮ１、ＭＮ２、およびＭＮＳ３／ＭＮＭ３は、対
応するパッドＰＤ４（第３の内部端子）、ＰＤ５、ＰＤ
６（第４の内部端子）とＬＳＩの接地線１１（第２の内
部配線）との間に接続されている。リードＬ１〜Ｌ６
は、被検査ＬＳＩ１７の外部に接続可能な端子であり、
リードＬ１〜Ｌ３はプリント基板の電源線８に、リード
Ｌ４〜Ｌ６はプリント基板の接地線９に電気的に接続さ
れている。

【００９７】ＬＳＩの電源線１０とＬＳＩの接地線１１
との間にはスイッチＭＴ（第３のスイッチ部）が接続さ
れている。スイッチＭＰＳ３／ＭＰＭ３とパッドＰＤ３
の接続点には、スイッチＭＰＴ（ＰチャンネルＭＯＳト
ランジスタ）のソース端子ＳとスイッチＭＮＴ（Ｎチャ
ンネルＭＯＳトランジスタ）のゲート端子Ｇが接続さ
れ、スイッチＭＮＳ３／ＭＮＭ３とパッドＰＤ６との接
続点には、スイッチＭＮＴのソース端子ＳとスイッチＭ
ＰＴのゲート端子Ｇが接続され、スイッチＭＰＳ３のゲ
ート端子Ｇには、スイッチＭＮＴのドレイン端子Ｄが接
続され、スイッチＭＮＳ３のゲート端子Ｇにはスイッチ
ＭＰＴのドレイン端子Ｄが接続されている。

【００９８】ＬＳＩの電源線１０と接地線１１は、被検
査ＬＳＩ１７の内部にある回路群１５に接続されてお
り、動作電流を供給する。回路群１５は、図１の回路群
６と同じであり、例えば、乗算器やデコーダなどの多数
の論理回路を含むデジタル回路群である。検査制御回路
２２の動作電流は、ＬＳＩの電源線と接地線から、それ
ぞれＶｄｄ端子、Ｖｓｓ端子に供給される。

【００９９】スイッチＭＰ１、ＭＰ２、ＭＰＭ３と、ス
イッチＭＴ、ＭＮ１、ＭＮ２、ＭＮＭ３の閉状態におけ
る抵抗値は、信号出力端子に設けられている被検査ＬＳ
Ｉ１７の外部の負荷容量を駆動する出力回路の最終段ト
ランジスタと同程度であればよい。スイッチＭＰＳ３、
ＭＮＳ３、ＭＰＴ、ＭＮＴは、スイッチＭＰ１、ＭＰ
２、ＭＰＭ３と、スイッチＭＴ、ＭＮ１、ＭＮ２、ＭＮ
Ｍ３よりも十分に小さい駆動力でよい。

【０１００】各スイッチは、出力回路の最終段トランジ
スタと比べて、同等の面積かそれ以下となる。したがっ
て、出力回路が形成されている出力端子の回路ブロック
の面積で、各スイッチを各々の電源端子ブロックと接地
端子ブロックに配置することができる。元々、電源端子
ブロックと接地端子ブロックは出力端子ブロックと同じ
大きさなので、検査に必要なスイッチは、被検査ＬＳＩ
１７のチップ面積を増大させることはない。検査制御回
路２２は、少ない論理回路で構成できるので、電源端子
ブロックと接地端子ブロックの空き領域に配置可能であ
る。従って、検査を実現する上で必要なトランジスタ
を、被検査ＬＳＩ１７上に配置してもチップ面積を増大
させることはない。

【０１０１】次に、電源端子と接地端子の接続検査の手
順について、図２および図３を参照しながら詳細な説明
を行う。

【０１０２】図３は、検査時の動作状態を示すタイミン
グチャートである。図３において、信号Ｐ１、Ｐ２、Ｐ
Ｓ、ＰＭは反転信号で示されている。

【０１０３】まず、被検査ＬＳＩ１７の電源端子と接地
端子の接続検査を行うために、電圧発生器１９から被検
査ＬＳＩ１７に電圧を与える。供給する電圧は３．３Ｖ
であるとする。例えば、ワイヤＷ３、Ｗ６がパッドＰＤ
３、ＰＤ６とリードＬ３、Ｌ６間に接続されていれば、
スイッチＭＰＴのソース端子Ｓとゲート端子Ｇの間には
電圧３．３Ｖが与えられ、スイッチＭＮＴのソース端子
Ｓとゲート端子Ｇの間にも、電圧３．３Ｖが与えられ
る。その結果、スイッチＭＰＴとＭＮＴは導通状態とな
り、スイッチＭＰＳ３のゲート端子Ｇは電圧０Ｖとな
り、スイッチＭＮＳ３のゲート端子Ｇは３．３Ｖとな
る。これにより、スイッチＭＰＳ３とＭＮＳ３は導通状
態に変化する。スイッチＭＰＳ３とＭＮＳ３が導通状態
になることによって、ＬＳＩの電源線１０と接地線１１
には電圧３．３Ｖと０Ｖが与えられる。

【０１０４】検査制御回路２２のＶｄｄ端子とＶｓｓ端
子は、それぞれ、ＬＳＩの電源線１０と接地線１１に接
続されているので、ワイヤＷ３、Ｗ６が接続状態であれ
ば、検査制御回路２２には電圧が供給され活性状態とな
る。一方、ワイヤＷ３、Ｗ６が非接続状態であれば、検
査制御回路２２には電圧が供給されずに非活性となる。
そして、スイッチＭＰＭ３、ＭＮＭ３、ＭＴが、検査制
御回路２２に含まれるスイッチ駆動回路からの信号Ｐ
Ｍ、ＮＭ、Ｔによって閉動作に移行する。

【０１０５】ワイヤＷ３、Ｗ６が接続状態であれば、電
圧発生器１９から出力された電流はワイヤＷ３、スイッ
チＭＰＳ３／ＭＰＭ３、ＭＴ、ＭＮＳ３／ＭＮＭ３、お
よびワイヤＷ６を介して接地ＧＮＤに流れる。ここで、
スイッチＭＴのゲート端子Ｇに３．３Ｖ、ソース端子Ｓ
に０Ｖ、ドレイン端子Ｄに３．３Ｖが与えられたとき
に、ドレイン端子Ｄとソース端子Ｓの間に流れる電流を
１００ｍＡに制限すると、電圧発生器１９に含まれる電
流計により１００ｍＡの電流が検出されることになる。
ただし、並列スイッチＭＰＳ３／ＭＰＭ３と並列スイッ
チＭＮＳ３／ＭＮＭ３の導通抵抗はゼロとする。また、
電圧発生器１９が検出する電流には、検査制御回路２２
の動作電流も含まれる。しかし、検査制御回路２２が消
費する電流は非常に少ないとして無視している。結局、
ワイヤＷ３、Ｗ６が接続されていれば、電圧発生器１９
は電流１００ｍＡを検出し、非接続であれば電流は検出
しない。

【０１０６】ここで、スイッチＭＴに流れる電流を１０
０ｍＡに制限するのは、電圧発生器１９の電流出力能力
を超えないようにするためである。仮に、スイッチＭＴ
を流れる電流が２Ａであって、電圧発生器１９の電流出
力能力が最大１Ａであったならば、電圧発生器１９の過
電流保護回路が動作してしまう。過電流保護回路が動作
すると、電圧発生器１９が通常動作に復帰するまでに時
間がかかってしまう。復帰に必要な時間は、検査時間を
長くするので、スイッチＭＴに流れる最大電流を１００
ｍＡにして、電圧発生器１９の電流出力能力を超えない
ようにしている。

【０１０７】また、ワイヤの許容電流を越えない電流で
検査できるようにすることができる。検査時の電流制限
は、スイッチＭＰ１、ＭＰ２、ＭＰＳ３／ＭＰＭ３、Ｍ
Ｎ１、ＭＮ２、ＭＮＳ３、ＭＮＭ３の導通時の電流によ
っても制限することができる。しかし、これらのスイッ
チは、回路群１５が通常動作する場合には、電源線と接
地線の寄生抵抗となるため、導通時はできるだけ小さい
抵抗値で大きな電流が通過できるように設計する。その
ため、スイッチＭＰ１、ＭＰ２、ＭＰＳ３／ＭＰＭ３、
ＭＮ１、ＭＮ２、ＭＮＳ３／ＭＮＭ３によって電流を制
限することはできない。そのため、通常動作では開状態
になり、検査時には閉状態となるスイッチＭＴに導通時
の電流制限を行わせるのがよい。

【０１０８】次に、ワイヤＷ１とＷ４の接続を確認する
ために、検査制御回路２２からの信号Ｐ１、Ｎ１により
スイッチＭＰ１とＭＮ１を閉状態にする。スイッチＭＴ
は閉状態のままである。その後、検査制御回路２２から
の信号ＰＳ、ＰＭ、ＮＳ、ＮＭによって、それぞれ、ス
イッチＭＰＳ３、ＭＰＭ３、ＭＮＳ３、ＭＮＭ３を開状
態にする。スイッチＭＰ２とＭＮ２は開状態のままであ
る。ここで、スイッチＭＰＳ３とＭＮＳ３のゲート端子
Ｇは、スイッチＭＮＴとＭＰＴのドレイン端子Ｄが接続
されている。スイッチＭＰＴとスイッチＭＮＴは、それ
ぞれのゲート端子に０Ｖと電圧３．３Ｖが与えられてい
るので閉状態である。したがって、スイッチＭＰＳ３と
ＭＮＳ３のゲート端子Ｇには、それぞれ、ＧＮＤからス
イッチＭＮＴを介した電圧０Ｖが、また電圧発生器１９
からスイッチＭＰＴを介した電圧３．３Ｖが与えられて
おり、スイッチＭＰＳ３とＭＮＳ３は閉状態にある。

【０１０９】ここで、スイッチＭＰＳ３とＭＮＳ３のゲ
ート端子Ｇに、スイッチＭＰＴとスイッチＭＮＴの駆動
力よりも十分に強力な駆動力を持つ検査制御回路２２の
駆動回路から信号ＰＳとＮＳとして、電圧３．３Ｖと電
圧０Ｖを与える。つまり、ＭＰＳ３とＭＮＳ３を開状態
にする。

【０１１０】なお、スイッチの開閉動作において、スイ
ッチＭＰＳ３、ＭＮＳ３、ＭＰＭ３、ＭＮＭ３を開状態
にする前に、スイッチＭＰ１とＭＮ１を閉状態にする必
要がある。その理由は、スイッチＭＰＳ３、ＭＰＭ３、
ＭＮＳ３、ＭＮＭ３の閉状態の期間とスイッチＭＰ１、
ＭＮ１が閉状態の期間が重なる期間ｔａ（図３参照）を
設けることで、検査制御回路２２に電圧発生器１９から
の電圧３．３Ｖが一時的に遮断されることのないように
するためである。すなわち、スイッチＭＰＳ３、ＭＰＭ
３、ＭＮＳ３、ＭＮＭ３の開状態と、スイッチＭＰ１、
ＭＮ１の開状態とが両立しないようにしている。また、
各スイッチの動作タイミングを制御する信号Ｐ１、Ｐ
２、ＰＳ、ＰＭ、Ｎ１、Ｎ２、ＮＳ、ＮＭは、クロック
発生器２０のクロック信号ＣＬＫを基準に生成されてい
る。

【０１１１】ワイヤＷ１、Ｗ４が接続されていれば、電
圧発生器１９から出力された電流は、ワイヤＷ１、スイ
ッチＭＰ１、ＭＴ、ＭＮ１、ワイヤＷ４を介して接地Ｇ
ＮＤに流れる。この電流は、電圧発生器１９の電流計に
検出される。一方、ワイヤＷ１、Ｗ４の両方か一方が非
接続状態であれば電流は検出されない。

【０１１２】次に、ワイヤＷ２、Ｗ５の接続状態を検査
する場合は、スイッチＭＰ２、ＭＮ２、ＭＴを閉状態に
し、スイッチＭＰ１、ＭＰＳ３、ＭＰＭ３、ＭＮ１、Ｍ
ＮＳ３、ＭＮＭ３を開状態にして、電圧発生器１９から
出力される電流を検知する。この検査は、ワイヤＷ１、
Ｗ４の検査と同様であるので、詳細な説明を省略する。

【０１１３】図３中に、電圧発生器１９の電流計によっ
て検出される電流パターンとしてケース１、２を示し
た。ケース１はワイヤＷ１〜Ｗ６が接続されている場合
であり、ケース２はワイヤＷ２、Ｗ５の両方か一方が非
接続状態の場合である。

【０１１４】検査制御回路２２が被検査ＬＳＩ１７に形
成されることで、スイッチＭＰ１、ＭＰ２、ＭＰＳ３、
ＭＰＭ３、ＭＮ１、ＭＮ２、ＭＮＳ３、ＭＮＭ３を駆動
するときの配線容量を削減することができる。故に、各
スイッチの開閉動作は、短時間で行うことができるので
検査時間が短縮される。また、信号Ｐ１、Ｐ２、ＰＳ、
ＰＭ、Ｔ、Ｎ１、Ｎ２、ＮＳ、ＮＭをチップ内部で生成
するので、被検査ＬＳＩ１７の入力信号端子が不用とな
る。ただし、検査制御回路２２は被検査ＬＳＩ１７に含
まれる必要は必ずしもなく、被検査ＬＳＩ１７の外部に
あっても、電源端子と接地端子の接続検査を阻害するも
のではない。

【０１１５】図４は、被検査ＬＳＩ１７が通常動作を行
う場合の各スイッチの開閉状態を示すタイミングチャー
トである。図４において、信号Ｐ１、Ｐ２、ＰＳ、ＰＭ
は反転信号で示されている。

【０１１６】通常動作時は、電圧発生器１９から電圧
３．３Ｖが与えられると、スイッチＭＰＴ、ＭＮＴによ
って、スイッチＭＰＳ３、ＭＮＳ３が閉状態になる。検
査制御回路２２には電圧３．３Ｖが与えられ、検査制御
回路２２に含まれる駆動回路によって、スイッチＭＰ
１、ＭＮ１、ＭＰ２、ＭＮ２、ＭＰＭ３、ＭＮＭ３を閉
状態にし、スイッチＭＴを開状態にする。

【０１１７】被検査ＬＳＩ１７が、検査状態になるの
か、通常動作状態になるのかは、信号源２１からの検査
信号ＳＩＧによって決定される。検査信号ＳＩＧが入力
されている間は検査状態であり、検査信号が入力されて
いない場合は、通常動作状態になる。

【０１１８】また、スイッチＭＰＳ３、ＭＮＳ３は、被
検査ＬＳＩ１７への電源投入によって、ＬＳＩの電源線
と接地線に電圧を供給するための回路である。スイッチ
ＭＰＳ３、ＭＮＳ３のゲート端子Ｇは、それぞれ、駆動
力の小さいスイッチＭＮＴ、ＭＰＴによって駆動され
る。スイッチＭＰＳ３、ＭＮＳ３の開閉動作の所要時間
を短くするためには、閉状態での抵抗値を下げるより
も、ゲート端子Ｇの入力容量を小さく設計するのがよ
い。閉状態での抵抗値を小さくするためには、スイッチ
ＭＰＳ３、ＭＮＳ３にそれぞれ並列接続されているスイ
ッチＭＰＭ３とＭＮＭ３を閉状態にする。

【０１１９】スイッチＭＰＳ３、ＭＮＳ３を開状態に保
持する必要がある場合は、スイッチＭＰＴ、ＭＮＴには
定常電流が流れる。それは、スイッチＭＰＴ、ＭＮＴの
駆動力より強力な検査制御回路２２の駆動回路によっ
て、スイッチＭＰＳ３、ＭＮＳ３のゲート端子Ｇをそれ
ぞれ３．３Ｖと０Ｖに設定しており、そのため、駆動回
路の電流が、導通状態のスイッチＭＰＴ、ＭＮＴに流れ
るためである。

【０１２０】また、回路群１５の静止電流を遮断して、
静止動作時の消費電流を削減するために、スイッチＭＰ
１、ＭＰ２、ＭＰＳ３、ＭＰＭ３、ＭＮ１、ＭＮ２、Ｍ
ＮＳ３、ＭＮＭ３を開状態にする場合は、スイッチＭＰ
Ｓ３、ＭＮＳ３を閉状態であってもよい回路群の電源端
子に割り振るのがよい。あるいは、静止電流が小さい回
路群の電源にスイッチＭＰＳ３、ＭＮＳ３を割り振るの
がよい。

【０１２１】また、電圧発生器１９の出力電流を検知す
る方法として、図２の破線で囲まれた電流検知回路２３
のような、ＬＳＩの電源線１０とＬＳＩの接地線１１に
流れる電流を検知する回路を設けてもよいし、ＬＳＩの
電源線１０とＬＳＩの接地線１１の電圧変化を検知する
ことによって電流を検知する回路を設けてもよい。これ
らの場合は、スイッチＭＴを取り外すことができる。

【０１２２】ＬＳＩの電源線１０とＬＳＩの接地線１１
に流れる電流を検知するには、電流検知回路２３の端子
ｎａと端子ｎｂ間に電流計を設ければよい。また、図１
４に示すように、電流計ｎ１と定電圧源ｎ２を直列接続
したものを端子ｎａと端子ｎｂ間に接続してもよい。

【０１２３】図１５に、電圧変化を検知する回路の一例
を示す。図１５において、ＬＳＩの電源線１０における
電圧変化の検知は、破線で囲んだ２３ａによって行われ
る。ｎ３はスイッチであり、Ｃは容量であり、ｎ４は電
圧比較器であり、ｎ５はスイッチ制御及び論理回路であ
り、ｎ６は定電圧源である。電圧比較器ｎ４の電圧端子
Ｖｄｄと接地端子Ｖｓｓには、端子ｎａと端子ｎｂから
動作電圧が供給される。スイッチ制御及び論理回路ｎ５
は、スイッチｎ３の開閉動作を信号ｎｎｓで制御し、電
圧比較器ｎ４の出力信号を端子ｎｎｒで受信する。容量
Ｃの一方の端子は、定電圧源ｎ６に接続されている。た
だし、定電圧源ｎ６の代わりに接地電位に接続してもよ
い。

【０１２４】図１５において、ＬＳＩの接地線１１にお
ける電圧変化の検知は、２３ａとほぼ同様の構成とり、
やはり破線で囲んだ２３ｂによって行われる。ただし、
標本化する電圧は、端子ｎｂの電圧なのでスイッチｎ３
ｑの接続と電圧比較器ｎ４ｑの正転入力端子の接続は異
なる。２３ｂにおいて、符号の終わりにｑが記載されて
いることで、２３ａとの違いを表している。２３ｂにお
いて、ｑを除いた符号と同じ符号の要素が２３ａと同じ
機能を示す。

【０１２５】次に、図１５に示す構成によって、接続状
態を検知する動作について述べる。接続状態を検知する
ために必要なスイッチの開閉動作は、図３で示されたタ
イミングの動作と同様である。図３に示されているスイ
ッチの開閉動作、電圧発生器１９からの電圧Ｖｄｄ供
給、およびスイッチｎ３、ｎ３ｑの開閉動作は、クロッ
ク発生器２０からのクロック信号によってタイミングが
合わされている。ただし、図１５において、クロック信
号線の接続は省略している。

【０１２６】検査対象となる接続に対して、図３に示す
ように、スイッチの開閉状態を設定した後、電圧発生器
１９から供給する電圧を３．３Ｖに設定する。電圧３．
３Ｖをスイッチｎ３の開閉動作により容量Ｃに標本化す
る。標本化後は、スイッチｎ３は開状態になっている。
次に、電圧発生器１９から供給される電圧を３．３Ｖよ
りも高い電圧３．４Ｖに設定する。端子ｎａの電圧は
３．４Ｖに上昇する。標本化された電圧３．３Ｖと端子
ｎａの電圧３．４Ｖは、電圧比較器ｎ４によって比較さ
れる。このとき、検査対象となっている接続が接続状態
であれば、端子ｎａの電圧が上昇しているので、出力信
号は論理「Ｈ」レベルになる。非接続状態であれば、電
圧比較器ｎ４には動作電圧が供給されていない。従っ
て、出力信号は論理「Ｌ」レベルとなる。以上の検査手
順は、２３ｂによってＬＳＩの接地線に対しても行われ
る。さらに、各接続に対して繰り返して行われる。

【０１２７】（第３の実施形態）図５は、本発明の第３
の実施形態に係る被検査ＬＳＩとその検査装置の構成図
である。

【０１２８】図５において、２４は検査装置であり、電
圧源と該電圧源から出力された電流を検知するための電
流計を備えた電圧発生器２５、クロック発生器２６、信
号源２７、および電圧源２８を備える。２９は被検査Ｌ
ＳＩであり、３０は検査制御回路であり、３１、３２は
回路群である。ここで、図５に示すスイッチの符号と図
２に示すスイッチの符号が同じものは同じ役割である。
さらに、スイッチＭＰ３とＭＮ３は、図２のスイッチＭ
ＰＭ３とＭＮＭ３と同じ役割である。電圧発生器２５、
クロック発生器２６、信号源２７は、図２の電圧発生器
１９、クロック発生器２０、信号源２１と同じ役割であ
る。

【０１２９】ＬＳＩの電源線５３と電源線５５とは独立
であり、双方は被検査ＬＳＩ２９の内部において接続さ
れていない。また、ＬＳＩの接地線５４と接地線５６は
独立した配線であり、双方は被検査ＬＳＩ２９の内部で
非接続である。プリント基板の電源線５０と電源線５１
は分割されている。しかし、共通にして電圧源２８を取
り外してもよい。

【０１３０】検査制御回路３０のＶｄｄ端子、Ｖｓｓ端
子には、それぞれ、ＬＳＩの電源線５５と接地線５６を
介して電圧源２８から電圧３．３Ｖ、ＧＮＤから０Ｖが
供給される。スイッチＭＰ１、ＭＰ２、ＭＰ３、ＭＮ
１、ＭＮ２、ＭＮ３、ＭＴの開閉動作は、検査制御回路
３０から出力される信号Ｐ１１、Ｐ２１、Ｐ３１、Ｎ１
１、Ｎ２１、Ｍ３１、Ｔ１によって制御される。

【０１３１】ＬＳＩの電源線５３とＬＳＩの接地線５４
の間には、回路群３１が接続されている。例えば、回路
群３１は、図１の回路群６および図２の回路群１５と同
種類の回路構成をとる。回路群３２は、被検査ＬＳＩ２
９のＬＳＩの電源線５５とＬＳＩの接地線５６の間に接
続されている。例えば、回路群３２は、図２の回路群１
５と同種類の回路である。

【０１３２】図２に示す第２の実施形態による構成で
は、検査制御回路２２のＶｄｄ端子、Ｖｓｓ端子に与え
る電圧３．３Ｖ、０Ｖは、スイッチＭＰＴ、ＭＮＴによ
ってスイッチＭＰＳ３、ＭＮＳ３を閉状態にすることで
与えられていた。しかし、本実施形態の構成では、図２
のスイッチＭＰＴ、ＭＮＴ、スイッチＭＰＳ３、ＭＮＳ
３が不要になる。ただし、検査制御回路３０のＶｄｄ端
子、Ｖｓｓ端子には、ＬＳＩの電源線５５と接地線５６
を介して電圧源２８から電圧３．３Ｖ、ＧＮＤから０Ｖ
が供給される。

【０１３３】図６は、接続検査を行う場合における各ス
イッチの動作を示すタイミングチャートである。

【０１３４】ワイヤＷ１、Ｗ４の接続状態を検査する場
合には、スイッチＭＰ１、ＭＮ１、ＭＴを閉状態に、ス
イッチＭＰ２、ＭＰ３とスイッチＭＮ２、ＭＮ３を開状
態にする。ワイヤＷ１、Ｗ４が接続状態であれば、電圧
発生器２５の電流計によって、電流１００ｍＡが検知さ
れる。ただし、電流は、スイッチＭＴによって１００ｍ
Ａに制限されている。ワイヤＷ１、Ｗ４は、電流１００
ｍＡが流れれば接続状態であり、流れなければ非接続状
態である。

【０１３５】次に、ワイヤＷ２、Ｗ５の接続状態を検査
する場合には、スイッチＭＰ２、ＭＮ２、ＭＴを閉状態
とし、残りのスイッチＭＰ１、ＭＮ１、ＭＰ３、ＭＮ３
を開状態とする。各スイッチの動作タイミングは、クロ
ック発生器２６のクロック信号ＣＬＫに従っている。ワ
イヤＷ３、Ｗ６の接続検査についてもワイヤＷ１、Ｗ４
やワイヤＷ２、Ｗ５と同様の検査方法であるので説明を
省略する。

【０１３６】ワイヤＷ７、Ｗ８の接続状態は、検査制御
回路３０が動作を開始するか否かによって判断する。ワ
イヤＷ７、Ｗ８が接続されていれば、各スイッチを開閉
動作させて、各端子の接続検査を行うことができる。ワ
イヤＷ７、Ｗ８の一方か両方が非接続状態であれば、接
続検査は行うことができない。ワイヤＷ７、Ｗ８の一方
か両方が非接続状態ならば、接続検査時に電圧発生器２
８から電流が出力されない。

【０１３７】そこで、ワイヤＷ７、Ｗ８の接続状態を知
るには、ＬＳＩの電源線５５の電源端子と接地線５６の
接地端子は単一であることが必要になる。検査制御回路
３０の電源端子Ｖｄｄ、接地端子Ｖｓｓにそれぞれ動作
電圧３．３Ｖ、０Ｖが与えられれば、信号源２７から出
力される検査信号ＳＩＧ１によって動作を開始する。

【０１３８】図６中に、電圧発生器２５の電流計が示す
電流値の変化をケース１、２で示した。ケース１は、ワ
イヤＷ１〜Ｗ８が全て接続状態である場合における電流
変化である。ケース２は、ワイヤＷ１、Ｗ２、Ｗ４、Ｗ
５、Ｗ７、Ｗ８が接続され、ワイヤＷ３、Ｗ６の両方か
一方が非接続状態である場合の電流変化である。図７
は、通常動作時の各スイッチの開閉状態を示すタイミン
グチャートである。図６および図７において、信号Ｐ１
１、Ｐ２１、Ｐ３１は反転信号で示している。検査時の
動作と通常動作時の動作は、信号源２７から出力される
検査信号ＳＩＧ１によって決定される。

【０１３９】（第４の実施形態）図８は、本発明の第４
の実施形態に係る被検査ＬＳＩとその検査装置の構成図
である。本実施形態は、第２の実施形態を応用したもの
である。本実施形態では、第２の実施形態で設けられて
いたスイッチＭＴは不要となる。プリント基板の電源線
と接地線は、それぞれ、プリント基板の電源線８０、８
１と接地線８２、８３に分割している。図８で、図２に
示すスイッチの符号と同じ符号で示されているスイッチ
は同じ役割のスイッチであるが、開閉動作が異なる。

【０１４０】図８において、３３は検査装置であり、３
４、３８は電圧源と該電圧源から出力される電流を測定
する電流計を含む電圧発生器であり、３５、３９は電圧
源であり、３６はクロック発生器であり、３７は信号源
である。４１は回路群であり、例えば、図１に示す回路
群６と同種の回路群である。４０は被検査ＬＳＩであ
る。４２は検査制御回路である。

【０１４１】図９は、検査時の各スイッチの開閉動作を
示すタイミングチャートである。スイッチＭＰ１、ＭＰ
２、ＭＰＳ３、ＭＰＭ３、ＭＮ１、ＭＮ２、ＭＮＳ３、
ＭＮＭ３は、検査制御回路４２からの信号Ｐ１２、Ｐ２
２、ＰＳ２、ＰＭ２、Ｎ１２、Ｎ２２、ＮＳ２、ＮＭ２
によって開閉動作が制御される。各スイッチの動作タイ
ミングは、クロック発生器３６のクロック信号ＣＬＫ２
によって与えられている。

【０１４２】ワイヤＷ１、Ｗ３とワイヤＷ４、Ｗ６の接
続状態を検査する場合には、スイッチＭＰ１、ＭＰＳ
３、ＭＰＭ３、ＭＮ１、ＭＮＳ３、ＭＮＭ３が閉状態
に、スイッチＭＰ２、ＭＮ２が開状態になる。電圧発生
器３４は、例えば、３．３＋０．５Ｖを出力し、電圧源
３５は３．３Ｖを発生する。電圧発生器３８は、例え
ば、０．５Ｖを発生し、電圧源３９は０Ｖとする。

【０１４３】ここで、ワイヤＷ１、Ｗ３が接続されてい
れば、電圧発生器３４から電流が電圧源３５に向かって
流れるので、電圧発生器３４に含まれる電流計によって
電流が検出される。ワイヤＷ１、Ｗ３の両方か一方が非
接続ならば、電流は流れないので、電圧発生器３４の電
流計には電流が検出されない。

【０１４４】図８では、図２に示すような、電流量を制
限する役割を持っているスイッチＭＴは設けられていな
い。電流量は、電圧発生器３４と電圧源３５の電圧差、
また電圧発生器３８と電圧源３９の電圧差によって調整
する。

【０１４５】ワイヤＷ４、Ｗ６が接続されていれば、電
圧発生器３８から電圧源３９に電流が流れるので、電圧
発生器３８に含まれる電流計によって電流が検出され
る。ワイヤＷ４、Ｗ６の両方か一方が非接続状態なら
ば、電流は検出されない。

【０１４６】ワイヤＷ２、Ｗ３とワイヤＷ５、Ｗ６の接
続検査は、ワイヤＷ１、Ｗ３とワイヤＷ４、Ｗ６の接続
検査と同様であるので説明を省略する。

【０１４７】図９中に、電圧発生器３４の電流計が検出
した電流の変化を示している。ケース１は、ワイヤＷ１
〜Ｗ３が接続状態であった場合の電流変化であり、ケー
ス２は、ワイヤＷ１が非接続状態であり、ワイヤＷ２、
Ｗ３が接続状態であった場合である。

【０１４８】なお、検査時にスイッチを閉状態にするワ
イヤの組み合わせは、必ずしも、上述の組み合わせに限
らない。ワイヤＷ１、Ｗ３とワイヤＷ４、Ｗ６の接続検
査のかわりに、ワイヤＷ１、Ｗ２とワイヤＷ４、Ｗ５の
接続検査により、各ワイヤの接続検査を行うこともでき
る。

【０１４９】第２の実施形態では、被検査ＬＳＩ１７の
内部の電源線と接地線であるＬＳＩの電源線１０と接地
線１１との間にスイッチＭＴを設けていたが、本実施形
態のように、プリント基板の電源線と接地線を各々２つ
に分割できる場合はスイッチＭＴを設けなくてもよい。

【０１５０】図１０は、通常動作時の各スイッチの開閉
状態を示すタイミングチャートである。接地線８２と８
３は０Ｖとする。被検査ＬＳＩ４０を検査動作に設定す
るか、通常動作に設定するかは、信号源３７の出力信号
ＳＩＧ２で決定される。

【０１５１】（第５の実施形態）第４の実施形態を示す
図８において、破線で囲まれたＡＡとＡＤにそれぞれ含
まれるスイッチＭＰＳ３／ＭＰＭ３とＭＮＴを取り除い
て、パッドＰＤ３とＬＳＩの電源線８４を直接接続して
もよい。また、破線で囲まれたＡＢ、ＡＣにそれぞれ含
まれるスイッチＭＮＳ３／ＭＮＭ３とＭＰＴを取り除い
て、パッドＰＤ６とＬＳＩの接地線８５を直接接続して
もよい。

【０１５２】図１１は、本発明の第５の実施形態に係る
被検査ＬＳＩとその検査装置の構成図であり、第４の実
施形態の構成を変形したものである。

【０１５３】図１１では、図８の破線で囲まれたＡＡ、
ＡＢ、ＡＣ、ＡＤ部のスイッチを取り除き、パッドＰＤ
３とＬＳＩの電源線８４を直接接続し、パッドＰＤ６と
ＬＳＩの接地線８５を直接接続している。その他の構成
は、図８と同じであり、同じ符号を付けている。

【０１５４】図１１において、プリント基板の電源線８
１はＬＳＩの電源線８４にスイッチを介さずに直接接続
されている。また、プリント基板の接地線８３はＬＳＩ
の接地線８５にスイッチを介さずに直接接続されてい
る。この構成により、ＬＳＩのＩＤＤＱテストを容易に
行うことができる。というのは、ＩＤＤＱテストは、回
路群４１の製造上の不良を検知するために行われる検査
であり、回路群４１の電源端子と接地端子は直接外部端
子に接続されていることが望まれるためである。

【０１５５】次に、図１２を参照して、接続検査方法に
ついて説明する。

【０１５６】図１２は、検査時のスイッチの開閉動作を
示すタイミングチャートである。

【０１５７】ワイヤＷ１、Ｗ４の接続状態を検査する場
合には、スイッチＭＰ１、ＭＮ１を閉状態にし、スイッ
チＭＰ２、ＭＮ２を開状態にして、電圧発生器３４から
電圧源３５に流れる電流と、電圧発生器３８から電圧源
３９に流れる電流とを検知する。ワイヤＷ２、Ｗ５の接
続状態を検査する場合には、スイッチＭＰ２、ＭＮ２を
閉状態にし、スイッチＭＰ１、ＭＮ１を開状態にして電
流を検知する。ワイヤＷ３、Ｗ６の接続状態は、検査制
御回路４２が動作するか否かによって判断する。あるい
は、電圧源３５か３９に電流計を設けて、検査制御回路
４２の電流を検知する。

【０１５８】電流計の検知結果の例として、図１２中に
示すケース１は、ワイヤＷ１〜Ｗ３が接続状態であり、
ケース２は、ワイヤＷ２、Ｗ３が接続状態であり、ワイ
ヤＷ１が非接続状態であることを示す。図１３は、通常
動作時における各スイッチの開閉状態を示すタイミング
チャートである。接地線８２と８３は０Ｖとする。

【０１５９】なお、上記本発明の実施形態において、図
１の検査制御回路５、図２の検査制御回路２２、図５の
検査制御回路３０、図８および図１１の検査制御回路４
２を、それぞれ、被検査ＬＳＩ４、１７、２９、４０の
半導体チップ内部に設けるものとして説明したが、当該
半導体チップの外部に設けることもできる。

【０１６０】また、プラスチック・パッケージに封入さ
れた半導体チップの電源端子及び接地端子の接続状態を
検査する場合に関して説明したが、本発明の接続検査方
法は、プラスチック・パッケージに封入された半導体チ
ップの接続検査に限ったものではない。

【０１６１】例えば、半導体チップと他の構成要素とが
接続されている場合に、双方の接続状態を検査するため
に本検査方法を適用することができる。例えば、Ｃ−Ｃ
ＳＰ（セラミックのチップ・サイズド・パッケージ）な
どのように、キャリヤと半導体チップがマイクロ・バン
プによって接続されている場合には、半導体チップとキ
ャリヤとの間の接続検査に、または、半導体チップと他
の半導体チップが接続される場合には、双方の半導体チ
ップの接続検査に、あるいは、半導体チップとプリント
基板が直接接続される場合、半導体チップとプリント基
板の接続検査に本発明を適用することができる。

【０１６２】特に、Ｃ−ＣＳＰでは、チップの複数の電
源線と接地線が、キャリヤとの接続後に、キャリヤ内部
において単一またはより少ない電源線と接地線にまとめ
られる場合がある。これは、図１においてリードＬ１〜
Ｌ３とリードＬ４〜Ｌ６の各々が共通になっている状態
に相当する。この場合においても、本発明の検査方法に
よる電源端子及び接地端子の接続検査方法を適用するこ
とができる。

【０１６３】Ｃ−ＣＳＰの接続検査についても、検査対
象になる電源線と接地線を限定するスイッチＭＰ１、Ｍ
Ｐ２、ＭＰＳ３、ＭＰＭ３、ＭＮ１、ＭＮ２、ＭＮＳ
３、ＭＮＭ３、ＭＰ３、ＭＮ３を被検査ＬＳＩの内部に
設けているので、検査時間が短縮でき、電源線及び接地
線のインダクタンスを小さくすることができる。

【０１６４】また、図１において説明したように、電圧
源１から出力された電流が流れるか否かを検知し、その
電流が流れる経路が途中で断絶されているか否かを検知
する。電源端子、接地端子のように電流の経路が複数存
在する場合に、スイッチによって電流の経路を選択す
る。選択された電流の経路の組み合わせによって、各端
子の接続状態を検知する。以上が、本願の接続検査方法
である。従って、端子の接続検査の手順を示すスイッチ
の開閉手順は、図３、６、９、１２に限ったものではな
く、他のスイッチの開閉手順による接続検査も可能であ
る。

【０１６５】

【発明の効果】以上説明したように、本発明によれば、
アプリケーション上のＬＳＩの実装状態に近い検査用プ
リント基板を実現でき、検査装置に多種の性能を要求せ
ず、検査に必要な時間が短く、低コストで電源端子と接
地端子の接続状態を検査することが可能な半導体装置お
よびその検査方法を提供することができる、という格別
な効果を奏する。

【図面の簡単な説明】

【図１】 本発明の第１の実施形態に係る被検査ＬＳＩ
とその検査装置の基本構成図

【図２】 本発明の第２の実施形態に係る被検査ＬＳＩ
とその検査装置の構成図

【図３】 本発明の第２の実施形態による接続検査時の
各スイッチの開閉動作を示すタイミングチャート

【図４】 本発明の第２の実施形態による通常動作時の
各スイッチの開閉動作を示すタイミングチャート

【図５】 本発明の第３の実施形態に係る被検査ＬＳＩ
とその検査装置の構成図

【図６】 本発明の第３の実施形態による接続検査時の
各スイッチの開閉動作を示すタイミングチャート

【図７】 本発明の第３の実施形態による通常動作時の
各スイッチの開閉動作を示すタイミングチャート

【図８】 本発明の第４の実施形態に係る被検査ＬＳＩ
とその検査装置の構成図

【図９】 本発明の第４の実施形態による接続検査時の
各スイッチの開閉動作を示すタイミングチャート

【図１０】 本発明の第４の実施形態による通常動作時
の各スイッチの開閉動作を示すタイミングチャート

【図１１】 本発明の第５の実施形態に係る被検査ＬＳ
Ｉとその検査装置の構成図

【図１２】 本発明の第５の実施形態による接続検査時
の各スイッチの開閉動作を示すタイミングチャート

【図１３】 本発明の第５の実施形態による通常動作時
の各スイッチの開閉動作を示すタイミングチャート

【図１４】 本発明の実施形態における電流検知回路の
構成図

【図１５】 本発明の実施形態における電流検知回路の
変形例としての電圧変化検出回路の構成図

【図１６】 従来の信号線接続検査方法に関する被検査
ＬＳＩとその検査装置の構成図

【図１７】 従来の電源線接続検査方法に関する被検査
ＬＳＩとその検査装置の構成図

【符号の説明】

１ 電圧源 ２ 電流計 ３、１８、２４、３３ 検査装置 ４、１７、２９、４０ 被検査ＬＳＩ ５、２２、３０、４２ 検査制御回路 ６、１５、３１、３２、４１ 回路群 ８、５０、５１、８０、８１ プリント基板の電源線 ９、５２、８２、８３ プリント基板の接地線 １０、５３、５５、８４ ＬＳＩの電源線 １１、５４、５６、８５ ＬＳＩの接地線 １９、２５、３４、３８ 電圧発生器 ２３ 電流検知回路 Ｌ１〜Ｌ６ リード ＭＰＳ３ ＰチャンネルＭＯＳトランジスタ ＭＮＴ ＮチャンネルＭＯＳトランジスタ ＭＮＳ３ ＮチャンネルＭＯＳトランジスタ ＭＰＴ ＰチャンネルＭＯＳトランジスタ ＰＤ１〜ＰＤ６ パッド ＳＷ１〜ＳＷ６、ＳＷＴ スイッチ Ｗ１〜Ｗ６ ワイヤ

Claims (29)

【特許請求の範囲】
1. 【請求項１】 半導体集積回路を有する半導体装置にお
   いて、 前記半導体集積回路の内部に別個に設けられ、前記半導
   体集積回路の外部に設けられた外部配線から異なる電源
   電位が印加される内部配線と、 前記内部配線間に接続されたスイッチ部とを備えたこと
   を特徴とする半導体装置。
2. 【請求項２】 半導体集積回路を有する半導体装置にお
   いて、 前記半導体集積回路の内部に設けられた第１の内部配線
   および第２の内部配線と、 前記半導体集積回路の内部に設けられた第１の内部端
   子、第２の内部端子、第３の内部端子、および第４の内
   部端子と、 前記半導体集積回路の外部に設けられた第１の外部配線
   および第２の外部配線と、 前記第１の外部配線と前記第１の内部端子を接続するた
   めの第１の接続部と、 前記第１の外部配線と前記第２の内部端子を接続するた
   めの第２の接続部と、 前記第２の外部配線と前記第３の内部端子を接続するた
   めの第３の接続部と、 前記第２の外部配線と前記第４の内部端子を接続するた
   めの第４の接続部と、 前記第１の内部端子と前記第１の内部配線との間に接続
   された第１のスイッチ部と、 前記第２の内部端子と前記第１の内部配線との間に接続
   された第２のスイッチ部と、 前記第１の内部配線と前記第２の内部配線との間に接続
   された第３のスイッチ部と、 前記第３の内部端子と前記第２の内部配線との間に接続
   された第４のスイッチ部と、 前記第４の内部端子と前記第２の内部配線との間に接続
   された第５のスイッチ部とを備えたことを特徴する半導
   体装置。
3. 【請求項３】 前記第３のスイッチ部は、前記第３のス
   イッチ部が閉状態のときにそこを流れる電流を所定量に
   制限する電流制限機能を有する請求項２記載の半導体装
   置。
4. 【請求項４】 前記半導体装置は、前記半導体集積回路
   の内部に、前記第１から第５のスイッチ部の開閉動作を
   制御するスイッチ制御部を備えた請求項２記載の半導体
   装置。
5. 【請求項５】 前記スイッチ制御部の電源端子は前記半
   導体集積回路の外部に設けられた電源配線と接続された
   内部の電源配線に接続されており、 前記スイッチ制御部の接地端子は前記半導体集積回路の
   外部に設けられた接地配線と接続された内部の接地配線
   に接続されており、 前記内部の電源配線および前記内部の接地配線の少なく
   とも一方は、前記第１の内部配線および前記第２の内部
   配線と分離されている請求項４記載の半導体装置。
6. 【請求項６】 前記第２のスイッチ部はＰチャンネルＭ
   ＯＳトランジスタを備え、前記半導体装置はさらに、前
   記半導体集積回路の内部にＮチャンネルＭＯＳトランジ
   スタを備え、 前記ＰチャンネルＭＯＳトランジスタのソース端子は前
   記第２の内部端子に接続され、そのドレイン端子は前記
   第１の内部配線に接続されており、 所定の電圧が前記第１の外部配線と前記第２の外部配線
   に与えられたときに前記ＰチャンネルＭＯＳトランジス
   タが導通状態になるように、前記ＮチャンネルＭＯＳト
   ランジスタのゲート端子が前記第２の内部端子に接続さ
   れ、そのソース端子が前記第４の内部端子に接続され、
   そのドレイン端子が前記ＰチャンネルＭＯＳトランジス
   タのゲート端子に接続されている請求項２記載の半導体
   装置。
7. 【請求項７】 前記第５のスイッチ部はＮチャンネルＭ
   ＯＳトランジスタを備え、前記半導体装置はさらに、前
   記半導体集積回路の内部にＰチャンネルＭＯＳトランジ
   スタを備え、 前記ＮチャンネルＭＯＳトランジスタのソース端子は前
   記第４の内部端子に接続され、そのドレイン端子は前記
   第２の内部配線に接続されており、 所定の電圧が前記第１の外部配線と前記第２の外部配線
   に与えられたときに前記ＮチャンネルＭＯＳトランジス
   タが導通状態になるように、前記ＰチャンネルＭＯＳト
   ランジスタのゲート端子が前記第４の内部端子に接続さ
   れ、そのソース端子が前記第２の内部端子に接続され、
   そのドレイン端子が前記ＮチャンネルＭＯＳトランジス
   タのゲート端子に接続されている請求項２記載の半導体
   装置。
8. 【請求項８】 半導体集積回路を有する半導体装置にお
   いて、 前記半導体集積回路の内部に設けられた内部配線と、 前記半導体集積回路の内部に設けられた第１の内部端子
   および第２の内部端子と、 前記半導体集積回路の外部に設けられた第１の外部配線
   と、 前記第１の外部配線と前記第１の内部端子を接続するた
   めの第１の接続部と、 前記第１の外部配線と前記第２の内部端子を接続するた
   めの第２の接続部と、 前記第１の内部端子と前記内部配線との間に接続された
   第１のスイッチ部と、 前記第２の内部端子と前記内部配線との間に接続された
   第２のスイッチ部と、 前記内部配線に流れる電流を検知するための電流検知部
   とを備えたことを特徴とする半導体装置。
9. 【請求項９】 前記半導体装置は、前記半導体集積回路
   の内部に、前記第１および第２のスイッチ部の開閉動作
   を制御するスイッチ制御部を備えた請求項８記載の半導
   体装置。
10. 【請求項１０】 前記スイッチ制御部の電源端子は前記
    半導体集積回路の外部に設けられた電源配線と接続され
    た内部の電源配線に接続されており、 前記スイッチ制御部の接地端子は前記半導体集積回路の
    外部に設けられた接地配線と接続された内部の接地配線
    に接続されており、 前記内部の電源配線および前記内部の接地配線の少なく
    とも一方は、前記内部配線と分離されている請求項９記
    載の半導体装置。
11. 【請求項１１】 前記第２のスイッチ部はＰチャンネル
    ＭＯＳトランジスタを備え、前記半導体装置はさらに、
    前記半導体集積回路の内部にＮチャンネルＭＯＳトラン
    ジスタを備え、 前記ＰチャンネルＭＯＳトランジスタのソース端子は前
    記第２の内部端子に接続され、そのドレイン端子は前記
    内部配線に接続されており、 所定の電圧が前記第１の外部配線と前記半導体集積回路
    の外部に設けられた第２の外部配線とに与えられたとき
    に前記ＰチャンネルＭＯＳトランジスタが導通状態にな
    るように、前記ＮチャンネルＭＯＳトランジスタのゲー
    ト端子が前記第２の内部端子に接続され、そのソース端
    子が前記第２の外部配線に接続され、そのドレイン端子
    が前記ＰチャンネルＭＯＳトランジスタのゲート端子に
    接続されている請求項８記載の半導体装置。
12. 【請求項１２】 前記第２のスイッチ部はＮチャンネル
    ＭＯＳトランジスタを備え、前記半導体装置はさらに、
    前記半導体集積回路の内部にＰチャンネルＭＯＳトラン
    ジスタを備え、 前記ＮチャンネルＭＯＳトランジスタのソース端子は前
    記第１の外部配線に接続され、そのドレイン端子は前記
    内部配線に接続されており、 所定の電圧が前記第１の外部配線と前記半導体集積回路
    の外部に設けられた第２の外部配線に与えられたときに
    前記ＮチャンネルＭＯＳトランジスタが導通状態になる
    ように、前記ＰチャンネルＭＯＳトランジスタのゲート
    端子が前記第１の外部配線に接続され、そのソース端子
    が前記第２の外部配線に接続され、そのドレイン端子が
    前記ＮチャンネルＭＯＳトランジスタのゲート端子に接
    続されている請求項８記載の半導体装置。
13. 【請求項１３】 半導体集積回路を有する半導体装置に
    おいて、 前記半導体集積回路の内部に設けられた内部配線と、 前記半導体集積回路の内部に設けられた第１の内部端
    子、第２の内部端子、および第３の内部端子と、 前記半導体集積回路の外部に設けられた第１の外部配線
    および第２の外部配線と、 前記第１の外部配線と前記第１の内部端子を接続するた
    めの第１の接続部と、 前記第１の外部配線と前記第２の内部端子を接続するた
    めの第２の接続部と、 前記第２の外部配線と前記第３の内部端子を接続するた
    めの第３の接続部と、 前記第１の内部端子と前記内部配線との間に接続された
    第１のスイッチ部と、 前記第２の内部端子と前記内部配線との間に接続された
    第２のスイッチ部と、 前記第３の内部端子と前記内部配線との間に接続された
    第３のスイッチ部とを備えたことを特徴とする半導体装
    置。
14. 【請求項１４】 前記半導体装置は、前記半導体集積回
    路の内部に、前記第１のスイッチ部、前記第２のスイッ
    チ部、および前記第３のスイッチ部の開閉動作を制御す
    るスイッチ制御部を備えた請求項１３記載の半導体装
    置。
15. 【請求項１５】 前記スイッチ制御部の電源端子は前記
    半導体集積回路の外部に設けられた電源配線と接続され
    た内部の電源配線に接続されており、 前記スイッチ制御部の接地端子は前記半導体集積回路の
    外部に設けられた接地配線と接続された内部の接地配線
    に接続されており、 前記内部の電源配線および前記内部の接地配線の少なく
    とも一方は、前記内部配線と分離されている請求項１４
    記載の半導体装置。
16. 【請求項１６】 前記スイッチ制御部の電源端子は前記
    半導体集積回路の外部に設けられた電源配線と接続され
    た内部の電源配線に接続されており、 前記スイッチ制御部の接地端子は前記第３の内部端子に
    接続されている請求項１４記載の半導体装置。
17. 【請求項１７】 前記スイッチ制御部の接地端子は前記
    半導体集積回路の外部に設けられた接地配線と接続され
    た内部の接地配線に接続されており、 前記スイッチ制御部の電源端子は前記第３の内部端子に
    接続されている請求項１４記載の半導体装置。
18. 【請求項１８】 前記第２のスイッチ部はＰチャンネル
    ＭＯＳトランジスタを備え、前記半導体装置はさらに、
    前記半導体集積回路の内部にＮチャンネルＭＯＳトラン
    ジスタを備え、 前記ＰチャンネルＭＯＳトランジスタのソース端子は前
    記第２の内部端子に接続され、そのドレイン端子は前記
    内部配線に接続されており、 所定の電圧が前記第１の外部配線と前記第２の外部配線
    に与えられたときに前記ＰチャンネルＭＯＳトランジス
    タが導通状態になるように、前記ＮチャンネルＭＯＳト
    ランジスタのゲート端子が前記第２の内部端子に接続さ
    れ、そのソース端子が前記第２の外部配線に接続され、
    そのドレイン端子が前記ＰチャンネルＭＯＳトランジス
    タのゲート端子に接続されている請求項１３記載の半導
    体装置。
19. 【請求項１９】 前記第２のスイッチ部はＮチャンネル
    ＭＯＳトランジスタを備え、前記半導体装置はさらに、
    前記半導体集積回路の内部にＰチャンネルＭＯＳトラン
    ジスタを備え、 前記ＮチャンネルＭＯＳトランジスタのソース端子は前
    記第２の内部端子に接続され、そのドレイン端子は前記
    半導体集積回路の内部に設けられた前記内部配線に接続
    されており、 所定の電圧が前記第１の外部配線と前記第２の外部配線
    に与えられたときに前記ＮチャンネルＭＯＳトランジス
    タが導通状態になるように、前記ＰチャンネルＭＯＳト
    ランジスタのゲート端子が前記第２の内部端子に接続さ
    れ、そのソース端子が前記第２の外部配線に接続され、
    そのドレイン端子が前記ＮチャンネルＭＯＳトランジス
    タのゲート端子に接続されている請求項１３記載の半導
    体装置。
20. 【請求項２０】 半導体集積回路を有する半導体装置に
    おいて、 前記半導体集積回路の内部に設けられた第１の内部配線
    と、 前記半導体集積回路の内部に設けられた第１の内部端子
    および第２の内部端子と、 前記半導体集積回路の外部に設けられた第１の外部配線
    と、 前記半導体集積回路の外部に設けられ前記第１の内部配
    線に接続された第２の外部配線と、 前記第１の外部配線と前記第１の内部端子を接続するた
    めの第１の接続部と、 前記第１の外部配線と前記第２の内部端子を接続するた
    めの第２の接続部と、 前記第１の内部端子と前記第１の内部配線との間に接続
    された第１のスイッチ部と、 前記第２の内部端子と前記第１の内部配線との間に接続
    された第２のスイッチ部とを備えたことを特徴とする半
    導体装置。
21. 【請求項２１】 前記半導体装置は、前記半導体集積回
    路の内部に、前記第１および第２のスイッチ部の開閉動
    作を制御するスイッチ制御部を備えた請求項２０記載の
    半導体装置。
22. 【請求項２２】 前記スイッチ制御部の電源端子は前記
    半導体集積回路の外部に設けられた電源配線と接続され
    た内部の電源配線に接続されており、 前記スイッチ制御部の接地端子は前記半導体集積回路の
    外部に設けられた接地配線と接続された内部の接地配線
    に接続されており、 前記内部の電源配線および前記内部の接地配線の少なく
    とも一方は、前記第１の内部配線と分離されている請求
    項２１記載の半導体装置。
23. 【請求項２３】 前記スイッチ制御部の電源端子は前記
    第１の内部配線に接続されており、 前記スイッチ制御部の接地端子は前記半導体集積回路の
    外部に設けられた接地配線と接続された内部の接地配線
    に接続されている請求項２１記載の半導体装置。
24. 【請求項２４】 前記スイッチ制御部の接地端子は前記
    第１の内部配線に接続されており、 前記スイッチ制御部の電源端子は前記半導体集積回路の
    外部に設けられた電源配線と接続された内部の電源配線
    に接続されている請求項２１記載の半導体装置。
25. 【請求項２５】 請求項１記載の半導体装置を検査する
    方法であって、 前記スイッチ部を閉状態にして、前記外部配線と前記半
    導体集積回路の内部に設けられた内部端子との間の接続
    状態を検査することを特徴とする半導体装置の検査方
    法。
26. 【請求項２６】 請求項２から７のいずれか一項記載の
    半導体装置を検査する方法であって、 前記第１のスイッチ部、前記第３のスイッチ部、および
    前記第４のスイッチ部を閉状態にすると共に、前記第２
    のスイッチ部および前記第５のスイッチ部を開状態に
    し、 前記第１の外部配線と前記第２の外部配線とに検査信号
    を与えて、 前記第１の接続部による前記第１の外部配線と前記第１
    の内部端子との接続状態、および前記第３の接続部によ
    る前記第２の外部配線と前記第３の内部端子との接続状
    態を検査することを特徴する半導体装置の検査方法。
27. 【請求項２７】 請求項８から１２のいずれか一項記載
    の半導体装置を検査する方法であって、 前記第１のスイッチ部を閉状態にすると共に前記第２の
    スイッチ部を開状態にし、 前記電流検知部による検知結果に基づいて、前記第１の
    接続部による前記第１の外部配線と前記第１の内部端子
    との接続状態を検査することを特徴とする半導体装置の
    検査方法。
28. 【請求項２８】 請求項１３から１９のいずれか一項記
    載の半導体装置を検査する方法であって、 前記第１のスイッチ部と前記第３のスイッチ部を閉状態
    にすると共に、前記第２のスイッチ部を開状態にして、 前記第１の接続部による前記第１の外部配線と前記第１
    の内部端子との接続状態を検査することを特徴とする半
    導体装置の検査方法。
29. 【請求項２９】 請求項２０から２４のいずれか一項記
    載の半導体装置を検査する方法であって、 前記第１のスイッチ部を閉状態にすると共に前記第２の
    スイッチ部を開状態にし、 前記第１の外部配線から前記第２の外部配線に検査信号
    を与えて、 前記第１の接続部による前記第１の外部配線と前記第１
    の内部端子との接続状態を検査することを特徴とする半
    導体装置の検査方法。