JP2641979B2 - Ｌｓｉのテスト方式 - Google Patents
Ｌｓｉのテスト方式Info
- Publication number
- JP2641979B2 JP2641979B2 JP2297474A JP29747490A JP2641979B2 JP 2641979 B2 JP2641979 B2 JP 2641979B2 JP 2297474 A JP2297474 A JP 2297474A JP 29747490 A JP29747490 A JP 29747490A JP 2641979 B2 JP2641979 B2 JP 2641979B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- test
- output
- lsi
- gnd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はLSIのテスト方式に関し、特にオープンドレ
イン出力端子とオープンドレイン出力端子用の複数のGN
D端子を持つLSIのテスト方式に関する。
イン出力端子とオープンドレイン出力端子用の複数のGN
D端子を持つLSIのテスト方式に関する。
近年、LSI内部のトランジスタ数の増加に伴ない、テ
スト時に観測すべき内部素子の信号が増えている。一搬
には、パッケージのピンに出力させて観測している。し
かし、パッケージのピン数には制限が有るので、観測が
必要な信号をすべて観測するためには、多量の時間がか
かってしまう。さらに、大電流を駆動するオープンドレ
イン出力端子を有するLSIでは、限り有るピンの中からG
NDノイズによる誤動作を防ぐために、オープンドレイン
出力端子用のGNDピンを用意するので、内部素子を観測
するためのピンの数は減ることになり、オープンドレイ
ン端子を含まないLSIよりテスト時間が増加することに
なる。
スト時に観測すべき内部素子の信号が増えている。一搬
には、パッケージのピンに出力させて観測している。し
かし、パッケージのピン数には制限が有るので、観測が
必要な信号をすべて観測するためには、多量の時間がか
かってしまう。さらに、大電流を駆動するオープンドレ
イン出力端子を有するLSIでは、限り有るピンの中からG
NDノイズによる誤動作を防ぐために、オープンドレイン
出力端子用のGNDピンを用意するので、内部素子を観測
するためのピンの数は減ることになり、オープンドレイ
ン端子を含まないLSIよりテスト時間が増加することに
なる。
上述した従来のLSIテスト方式は、オープンドレイン
出力端子用のGNDを複数含んだLSIをテストするには、不
都合である。すなわち、内部素子の信号を観測するため
に限られたピン数の中でオープンドレイン出力端子用GN
Dピン以外で観測せねばならず、テストに時間がかかる
という欠点がある。
出力端子用のGNDを複数含んだLSIをテストするには、不
都合である。すなわち、内部素子の信号を観測するため
に限られたピン数の中でオープンドレイン出力端子用GN
Dピン以外で観測せねばならず、テストに時間がかかる
という欠点がある。
本発明の目的は、かかるテスト時間を短縮できるLSI
のテスト方式を提供することにある。
のテスト方式を提供することにある。
本発明のLSIのテスト方式は、複数のオープンドレイ
ン出力端子と、前記オープンドレイン出力端子用に設け
られ、テスト時には入力端子あるいは出力端子もしくは
入出力端子として用い、テスト時以外ではGND端子とし
て用いるDATA/GND端子と、LSIの内部の動作を確認する
ためのテストモードに入るためのテスト信号を入力する
テスト端子と、前記DATA/GND端子および前記テスト端子
に接続され、前記テスト信号に基いて内部データ信号を
出力するか否かを判定する出力判定回路と、前記DATA/G
ND端子およびGND電位間に接続され且つテストモード時
には前記テスト信号によりオフになり、テストモード時
以外ではオンになる第１の切換回路とを前記LSIの内部
に有し、前記DATA/GND端子およびGND電位間に接続され
且つテストモード時にはオフとなり、テストモード時以
外ではオンとなる第２の切換回路を前記LSIのパッケー
ジを搭載する基板上に備え、前記テスト信号によって前
記第1,第２の切換回路をオフにすることにより、前記オ
ープンドレイン出力端子用に使用していた前記DATA/GND
端子をLSIの内部回路に対する前記入力端子あるいは出
力端子もしくは入出力端子に切り換え、前記出力判定回
路の出力を前記DATA/GND端子を介して外部に取り出すよ
うに構成される。
ン出力端子と、前記オープンドレイン出力端子用に設け
られ、テスト時には入力端子あるいは出力端子もしくは
入出力端子として用い、テスト時以外ではGND端子とし
て用いるDATA/GND端子と、LSIの内部の動作を確認する
ためのテストモードに入るためのテスト信号を入力する
テスト端子と、前記DATA/GND端子および前記テスト端子
に接続され、前記テスト信号に基いて内部データ信号を
出力するか否かを判定する出力判定回路と、前記DATA/G
ND端子およびGND電位間に接続され且つテストモード時
には前記テスト信号によりオフになり、テストモード時
以外ではオンになる第１の切換回路とを前記LSIの内部
に有し、前記DATA/GND端子およびGND電位間に接続され
且つテストモード時にはオフとなり、テストモード時以
外ではオンとなる第２の切換回路を前記LSIのパッケー
ジを搭載する基板上に備え、前記テスト信号によって前
記第1,第２の切換回路をオフにすることにより、前記オ
ープンドレイン出力端子用に使用していた前記DATA/GND
端子をLSIの内部回路に対する前記入力端子あるいは出
力端子もしくは入出力端子に切り換え、前記出力判定回
路の出力を前記DATA/GND端子を介して外部に取り出すよ
うに構成される。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を説明するためのLSI搭載
パッケージの構成図である。
パッケージの構成図である。
第１図に示すように、本実施例はテストモード以外の
状態では、入力信号である▲▼がハイレベル
（以下“H"）であり、テストモード時に▲▼は
ロウレベル（以下“L"）を入力させるものとする。ま
ず、テストモード以外の時に▲▼信号はパッケ
ージの外にある切換回路10のＮチャンネルトランジスタ
（NTr）N6をオン状態にさせる。その時、GND電圧レベル
は、D/G信号で観測され、さらにパッケージ１のピン11
からLSI2のDATA/GND端子５を介してLSI内部へ供給され
ピン14から供給されるGND8とLSI内部でNTrN5を介して接
続される。オープンドレイン出力端子用のGNDを接続す
る事は、１つの端子に流れ込む電流を分散させることを
可能にし、GNDのノイズを減らすことになる。また、▲
▼信号はピン15からTESTB端子を介しLSII内部
の配線によりLSI内部切換回路のNTrN5へ入力され、さら
に、LSI2の内部信号をD/G信号で観測できることを可能
とする出力判定回路４のＰチャンネルトランジスタ（PT
r）P2と、出力判定回路４の中のインバータＩを通してN
TrN1とに供給される。この時、PTrP2とNTrN1はそれぞれ
オフ状態であるため、内部信号Dataは出力判定回路４に
よってDATA/GND端子５から電気的に分離される。また、
そのGNDは内部切換回路３のNTrN5がオン状態であるため
に、オープンドレイン出力バッファであるNTrN3及びN4
へGND電圧レベルを供給する。
状態では、入力信号である▲▼がハイレベル
（以下“H"）であり、テストモード時に▲▼は
ロウレベル（以下“L"）を入力させるものとする。ま
ず、テストモード以外の時に▲▼信号はパッケ
ージの外にある切換回路10のＮチャンネルトランジスタ
（NTr）N6をオン状態にさせる。その時、GND電圧レベル
は、D/G信号で観測され、さらにパッケージ１のピン11
からLSI2のDATA/GND端子５を介してLSI内部へ供給され
ピン14から供給されるGND8とLSI内部でNTrN5を介して接
続される。オープンドレイン出力端子用のGNDを接続す
る事は、１つの端子に流れ込む電流を分散させることを
可能にし、GNDのノイズを減らすことになる。また、▲
▼信号はピン15からTESTB端子を介しLSII内部
の配線によりLSI内部切換回路のNTrN5へ入力され、さら
に、LSI2の内部信号をD/G信号で観測できることを可能
とする出力判定回路４のＰチャンネルトランジスタ（PT
r）P2と、出力判定回路４の中のインバータＩを通してN
TrN1とに供給される。この時、PTrP2とNTrN1はそれぞれ
オフ状態であるため、内部信号Dataは出力判定回路４に
よってDATA/GND端子５から電気的に分離される。また、
そのGNDは内部切換回路３のNTrN5がオン状態であるため
に、オープンドレイン出力バッファであるNTrN3及びN4
へGND電圧レベルを供給する。
一方、▲▼がＬになってテストモード時にな
ると、外部切換回路10のNTrN6はオフ状態になるので、
ピン11はGND電圧レベルから分離される。また、ピン15
からLSI2の内部へ伝搬されたロウレベル“L"は内部切換
回路３のNTrN5をオフ状態にし、ピン14とは電気的に分
離される。この時、オープンドレイン出力バッファであ
るNTrN3,N4にはピン14を介してのみGNDが供給されるの
で、ピン12,13をそれぞれ介した入出力信号SA,SBには、
テストモード時ではない時の電圧レベルよりもノイズ等
が載った信号が観測されるが、機能テスト時には問題と
はならない。また、出力判定回路４のPTrP2とNTrN1はオ
ン状態となるため、Data信号がピン11から観測できる。
ると、外部切換回路10のNTrN6はオフ状態になるので、
ピン11はGND電圧レベルから分離される。また、ピン15
からLSI2の内部へ伝搬されたロウレベル“L"は内部切換
回路３のNTrN5をオフ状態にし、ピン14とは電気的に分
離される。この時、オープンドレイン出力バッファであ
るNTrN3,N4にはピン14を介してのみGNDが供給されるの
で、ピン12,13をそれぞれ介した入出力信号SA,SBには、
テストモード時ではない時の電圧レベルよりもノイズ等
が載った信号が観測されるが、機能テスト時には問題と
はならない。また、出力判定回路４のPTrP2とNTrN1はオ
ン状態となるため、Data信号がピン11から観測できる。
以上説明したように、本発明のLSIのテスト方式は、
テストモード時のみ、オープンドレイン出力端子のため
に使用されていたGND端子を内部素子への信号を出し入
れする端子に変えることにより、内部素子の状態が把握
しやすくなり、この設定テストパターン数を削除でき、
テスト時間を短縮できるという効果がある。
テストモード時のみ、オープンドレイン出力端子のため
に使用されていたGND端子を内部素子への信号を出し入
れする端子に変えることにより、内部素子の状態が把握
しやすくなり、この設定テストパターン数を削除でき、
テスト時間を短縮できるという効果がある。
第１図は本発明の一実施例を説明するためのLSI搭載パ
ッケージの構成図である。 １……LSI搭載パッケージ、２……LSI、3,10……切換回
路、４……出力判定回路、５〜９……LSI端子、11〜15
……ピン、P1,P2……ＰチャンネルMOSTr、N1〜N5……Ｎ
チャンネルMOSTr、GA,GB……内部信号。
ッケージの構成図である。 １……LSI搭載パッケージ、２……LSI、3,10……切換回
路、４……出力判定回路、５〜９……LSI端子、11〜15
……ピン、P1,P2……ＰチャンネルMOSTr、N1〜N5……Ｎ
チャンネルMOSTr、GA,GB……内部信号。
Claims (1)
- 【請求項１】複数のオープンドレイン出力端子と、前記
オープンドレイン出力端子用に設けられ、テスト時には
入力端子あるいは出力端子もしくは入出力端子として用
い、テスト時以外ではGND端子として用いるDATA/GND端
子と、LSIの内部の動作を確認するためのテストモード
に入るためのテスト信号を入力するテスト端子と、前記
DATA/GND端子および前記テスト端子に接続され、前記テ
スト信号に基いて内部データ信号を出力するか否かを判
定する出力判定回路と、前記DATA/GND端子およびGND電
位間に接続され且つテストモード時には前記テスト信号
によりオフになり、テストモード時以外ではオンになる
第１の切換回路とを前記LSIの内部に有し、前記DATA/GN
D端子およびGND電位間に接続され且つテストモード時に
はオフとなり、テストモード時以外ではオンとなる第２
の切換回路を前記LSIのパッケージを搭載する基板上に
備え、前記テスト信号によって前記第1,第２の切換回路
をオフにすることにより、前記オープンドレイン出力端
子用に使用していた前記DATA/GND端子をLSIの内部回路
に対する前記入力端子あるいは出力端子もしくは入出力
端子に切り換え、前記出力判定回路の出力を前記DATA/G
ND端子を介して外部に取り出すことを特徴とするLSIの
テスト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297474A JP2641979B2 (ja) | 1990-11-02 | 1990-11-02 | Ｌｓｉのテスト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297474A JP2641979B2 (ja) | 1990-11-02 | 1990-11-02 | Ｌｓｉのテスト方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04169877A JPH04169877A (ja) | 1992-06-17 |
| JP2641979B2 true JP2641979B2 (ja) | 1997-08-20 |
Family
ID=17846968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2297474A Expired - Lifetime JP2641979B2 (ja) | 1990-11-02 | 1990-11-02 | Ｌｓｉのテスト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2641979B2 (ja) |
-
1990
- 1990-11-02 JP JP2297474A patent/JP2641979B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04169877A (ja) | 1992-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5012185A (en) | Semiconductor integrated circuit having I/O terminals allowing independent connection test | |
| JPH0450678A (ja) | テスト容易化回路 | |
| EP0719431B1 (en) | Scan test circuit using fast transmission gate switch | |
| US6275055B1 (en) | Semiconductor integrated circuit | |
| US5736849A (en) | Semiconductor device and test method for connection between semiconductor devices | |
| JP2641979B2 (ja) | Ｌｓｉのテスト方式 | |
| JPH0575427A (ja) | 半導体集積回路装置 | |
| JPH0568103B2 (ja) | ||
| JP2820062B2 (ja) | 半導体集積回路及びこの回路が実装されたプリント基板 | |
| JPH10288651A (ja) | 半導体集積回路 | |
| EP0803735A1 (en) | Multi-chip module | |
| JP3207639B2 (ja) | 半導体集積回路 | |
| JP3536442B2 (ja) | 半導体装置 | |
| JP2001267501A (ja) | 半導体集積回路及びそれに用いる入力特性試験方法 | |
| JP2978692B2 (ja) | 半導体集積回路 | |
| JP2003114257A (ja) | 半導体装置のテスト回路 | |
| JPH0712901A (ja) | バウンダリスキャン機能付ｉｃソケット | |
| JPH05256915A (ja) | マルチチップ実装体 | |
| JPH06109815A (ja) | 半導体集積回路 | |
| JPH10325851A (ja) | 制御用ｉｃ搭載テスタ治具 | |
| JPH08236590A (ja) | 半導体集積回路 | |
| JPH03197883A (ja) | 半導体集積回路 | |
| JPH03128476A (ja) | テストモード付ドライバ回路 | |
| JP2000260947A (ja) | 集積回路 | |
| JPH09211077A (ja) | 集積回路およびそのテスト方法 |