JPH08236590A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH08236590A JPH08236590A JP7058040A JP5804095A JPH08236590A JP H08236590 A JPH08236590 A JP H08236590A JP 7058040 A JP7058040 A JP 7058040A JP 5804095 A JP5804095 A JP 5804095A JP H08236590 A JPH08236590 A JP H08236590A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- power supply
- lsi
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【目的】 ウェハー状態の半導体集積回路（ＬＳＩ）の
試験時に、探針およびＬＳＩ上の配線が持つインピーダ
ンス成分などを原因とする、出力信号のノイズを低減さ
せ、ＬＳＩの安定的測定を可能にする。 【構成】 ＬＳＩ（１０１）の内部回路（１０２）から
の発生信号を受ける出力回路１・（１０３）他を駆動す
るために、従来共用していた内部回路用の電源端子用の
ボンディングパッド（１１２）とは別に、出力回路用電
源端子用としてのボンディングパッド（１１１）を独立
して設け、これを出力回路（１０３）に接続し、電圧供
給を行うようにした。
試験時に、探針およびＬＳＩ上の配線が持つインピーダ
ンス成分などを原因とする、出力信号のノイズを低減さ
せ、ＬＳＩの安定的測定を可能にする。 【構成】 ＬＳＩ（１０１）の内部回路（１０２）から
の発生信号を受ける出力回路１・（１０３）他を駆動す
るために、従来共用していた内部回路用の電源端子用の
ボンディングパッド（１１２）とは別に、出力回路用電
源端子用としてのボンディングパッド（１１１）を独立
して設け、これを出力回路（１０３）に接続し、電圧供
給を行うようにした。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路（以下
ＬＳＩと呼ぶ）に関し、特に半導体集積回路の出力回路
に関するものである。
ＬＳＩと呼ぶ）に関し、特に半導体集積回路の出力回路
に関するものである。
【０００２】
【従来の技術】従来技術について図５（従来例の回路
図）、図６（信号波形図）に示す。従来のＬＳＩの出力
回路は、図５のような構成になっている。ウェハー上に
形成されたＬＳＩのテスト時におけるものとして、以下
説明を行う。ＬＳＩ（３０１）が有する内部回路（３０
２）は、ＬＳＩに入力された信号に基づき、ある出力信
号を発生する。この内部回路（３０２）からの出力信号
は、出力回路１（３０３）で受けた後、出力端子１（３
０６）によってＬＳＩ外部に信号を出力する。
図）、図６（信号波形図）に示す。従来のＬＳＩの出力
回路は、図５のような構成になっている。ウェハー上に
形成されたＬＳＩのテスト時におけるものとして、以下
説明を行う。ＬＳＩ（３０１）が有する内部回路（３０
２）は、ＬＳＩに入力された信号に基づき、ある出力信
号を発生する。この内部回路（３０２）からの出力信号
は、出力回路１（３０３）で受けた後、出力端子１（３
０６）によってＬＳＩ外部に信号を出力する。
【０００３】なお、ＬＳＩには通常複数の出力回路を備
えており、図５では、出力回路１（３０３）と出力回路
Ｎ（３０７）のみ記しているが、この両者の構成は同じ
であり、これらを複数持っているものである。このため
以下では、主に出力回路１（３０３）を代表として説明
する。出力回路１（３０３）の構成は、Ｐｃｈ型トラン
ジスタ（３０４）とＮｃｈ型トランジスタ（３０５）に
よるＣＭＯＳ構成となっており、内部回路（３０２）よ
り発生する信号をその入力とし、また出力は出力端子１
（３０６）に伝達される。この出力端子１（３０６）は
ＬＳＩ（３０１）の電気的な最終の出力端である。ウェ
ハー上のＬＳＩにおいて、特にこれをパッドと呼ぶ。出
力回路１（３０３）の電源は、電源端子（３１２）より
供給され、ＧＮＤはＧＮＤ端子（３１３）と接続され
る。また内部回路（３０２）の電源も電源端子（３１
２）より供給され、つまり内部回路（３０２）と出力回
路１（３０３）の電源は共通である。
えており、図５では、出力回路１（３０３）と出力回路
Ｎ（３０７）のみ記しているが、この両者の構成は同じ
であり、これらを複数持っているものである。このため
以下では、主に出力回路１（３０３）を代表として説明
する。出力回路１（３０３）の構成は、Ｐｃｈ型トラン
ジスタ（３０４）とＮｃｈ型トランジスタ（３０５）に
よるＣＭＯＳ構成となっており、内部回路（３０２）よ
り発生する信号をその入力とし、また出力は出力端子１
（３０６）に伝達される。この出力端子１（３０６）は
ＬＳＩ（３０１）の電気的な最終の出力端である。ウェ
ハー上のＬＳＩにおいて、特にこれをパッドと呼ぶ。出
力回路１（３０３）の電源は、電源端子（３１２）より
供給され、ＧＮＤはＧＮＤ端子（３１３）と接続され
る。また内部回路（３０２）の電源も電源端子（３１
２）より供給され、つまり内部回路（３０２）と出力回
路１（３０３）の電源は共通である。
【０００４】ところで、ＬＳＩの測定を行うには、通常
ＬＳＩ検査装置（以下ＬＳＩテスタと呼ぶ）を用いる。
図５において、ＬＳＩ（３０１）を測定するにあたりＬ
ＳＩテスタ（３１４）を用いる。ＬＳＩ（３０１）とＬ
ＳＩテスタ（３１４）との接続は、上述のＬＳＩのパッ
ド（＝電源端子（３１２）、出力端子１（３０６）、出
力端子Ｎ（３１０）、ＧＮＤ端子（３１３）等）と、Ｌ
ＳＩテスタ（３１４）に装着された探針（＝（３１
５），（３１７）〜（３１９））による電気的接触によ
って行われる。このときＬＳＩ（３０１）への電源供給
は、ＬＳＩテスタ（３１４）に内蔵される電源（３２
０）により行われ、またＬＳＩ（３０１）から出力され
る信号等の測定は、やはりＬＳＩテスタ（３１４）に内
蔵される測定回路（３２２）によって行われる。なお、
図５のＢ”、Ｃ”、Ｄ”はそれぞれ電流の流れを示もの
である。
ＬＳＩ検査装置（以下ＬＳＩテスタと呼ぶ）を用いる。
図５において、ＬＳＩ（３０１）を測定するにあたりＬ
ＳＩテスタ（３１４）を用いる。ＬＳＩ（３０１）とＬ
ＳＩテスタ（３１４）との接続は、上述のＬＳＩのパッ
ド（＝電源端子（３１２）、出力端子１（３０６）、出
力端子Ｎ（３１０）、ＧＮＤ端子（３１３）等）と、Ｌ
ＳＩテスタ（３１４）に装着された探針（＝（３１
５），（３１７）〜（３１９））による電気的接触によ
って行われる。このときＬＳＩ（３０１）への電源供給
は、ＬＳＩテスタ（３１４）に内蔵される電源（３２
０）により行われ、またＬＳＩ（３０１）から出力され
る信号等の測定は、やはりＬＳＩテスタ（３１４）に内
蔵される測定回路（３２２）によって行われる。なお、
図５のＢ”、Ｃ”、Ｄ”はそれぞれ電流の流れを示もの
である。
【０００５】このとき、内部回路（３０２）から出力さ
れ、出力回路１（３０３）のＡ”点に伝達される信号波
形と、その信号をうけて出力端子１（３０６）に出力さ
れる信号波形をあわせて図６に示されている。
れ、出力回路１（３０３）のＡ”点に伝達される信号波
形と、その信号をうけて出力端子１（３０６）に出力さ
れる信号波形をあわせて図６に示されている。
【０００６】
【発明が解決しようとする課題】ウェハー状態のＬＳＩ
の試験は、図５及び図６で上述したように、ＬＳＩテス
タに探針を装着して行われるが、この探針のインピーダ
ンスは無視できない。内部回路（３０２）内の、トラン
ジスタのスイッチング等の影響による電圧変動が、出力
回路１（３０３）に対しても影響を及ぼし、例えば上述
した出力回路１（３０３）の出力信号波形に示すよう
に、信号立ち上がり時のオーバーシュート、あるいは信
号立ち下がり時のアンダーシュートとして、信号ノイズ
を増大させ、ＬＳＩの安定的測定を阻害する原因となっ
ているものである。
の試験は、図５及び図６で上述したように、ＬＳＩテス
タに探針を装着して行われるが、この探針のインピーダ
ンスは無視できない。内部回路（３０２）内の、トラン
ジスタのスイッチング等の影響による電圧変動が、出力
回路１（３０３）に対しても影響を及ぼし、例えば上述
した出力回路１（３０３）の出力信号波形に示すよう
に、信号立ち上がり時のオーバーシュート、あるいは信
号立ち下がり時のアンダーシュートとして、信号ノイズ
を増大させ、ＬＳＩの安定的測定を阻害する原因となっ
ているものである。
【０００７】
【課題を解決するための手段】本発明は、Ｐｃｈ型ＭＯ
ＳトランジスタとＮｃｈ型ＭＯＳトランジスタによりＣ
ＭＯＳ構成される出力回路と、電源端子用としてのボン
ディングパッドと接地端子用としてのボンディングパッ
ドに接続される論理ゲートで構成される内部回路で構成
される半導体集積回路において、前記電源端子用として
のボンディングパッドとは独立に、内部回路を構成する
Ｐｃｈ型ＭＯＳトランジスタに接続する出力回路用電源
端子用としてのボンディングパッドを備えることを特徴
とする半導体集積回路である。また、本発明は、上記の
半導体集積回路の接地端子用としてのボンディングパッ
ドとは独立に、内部回路を構成するＮｃｈ型ＭＯＳトラ
ンジスタに接続する出力回路用接地端子用としてのボン
ディングパッドを備えることを特徴とする半導体集積回
路である。
ＳトランジスタとＮｃｈ型ＭＯＳトランジスタによりＣ
ＭＯＳ構成される出力回路と、電源端子用としてのボン
ディングパッドと接地端子用としてのボンディングパッ
ドに接続される論理ゲートで構成される内部回路で構成
される半導体集積回路において、前記電源端子用として
のボンディングパッドとは独立に、内部回路を構成する
Ｐｃｈ型ＭＯＳトランジスタに接続する出力回路用電源
端子用としてのボンディングパッドを備えることを特徴
とする半導体集積回路である。また、本発明は、上記の
半導体集積回路の接地端子用としてのボンディングパッ
ドとは独立に、内部回路を構成するＮｃｈ型ＭＯＳトラ
ンジスタに接続する出力回路用接地端子用としてのボン
ディングパッドを備えることを特徴とする半導体集積回
路である。
【０００８】
【作用】本発明は、ウェハー状態の測定において、従来
ＬＳＩの内部回路と出力回路で共用されていた電源端子
およびＧＮＤ端子を、独立して出力回路専用に接続され
る電源端子およびＧＮＤ端子を備えていることにより、
ウェハー状態の半導体集積回路（ＬＳＩ）の試験時に、
探針およびＬＳＩ上の配線が持つインピーダンス成分な
どを原因とする、出力信号のノイズを低減させ、ＬＳＩ
の安定的測定を可能にするものである。
ＬＳＩの内部回路と出力回路で共用されていた電源端子
およびＧＮＤ端子を、独立して出力回路専用に接続され
る電源端子およびＧＮＤ端子を備えていることにより、
ウェハー状態の半導体集積回路（ＬＳＩ）の試験時に、
探針およびＬＳＩ上の配線が持つインピーダンス成分な
どを原因とする、出力信号のノイズを低減させ、ＬＳＩ
の安定的測定を可能にするものである。
【０００９】
【実施例】本発明の実施例について図面を参照して説明
する。 ［実施例１］図１は本発明の第１の実施例の回路図、図
２は信号波形図である。図１に示すように、この実施例
１では、ＬＳＩの電源端子を、内部回路（１０２）用
（電源端子（１１２））とは別に、出力回路用として出
力回路用電源端子（１１１）を独立に設けた。即ち、Ｌ
ＳＩ（１０１）の内部回路（１０２）からの発生信号を
受ける出力回路１（１０３）他を駆動するために、従来
共用していた内部回路用の電源端子用のボンディングパ
ッド（１１２）とは別に、出力回路用電源端子用として
のボンディングパッド（１１１）を独立して設け、これ
を出力回路（１０３）に接続し、電圧供給を行うように
したものである。
する。 ［実施例１］図１は本発明の第１の実施例の回路図、図
２は信号波形図である。図１に示すように、この実施例
１では、ＬＳＩの電源端子を、内部回路（１０２）用
（電源端子（１１２））とは別に、出力回路用として出
力回路用電源端子（１１１）を独立に設けた。即ち、Ｌ
ＳＩ（１０１）の内部回路（１０２）からの発生信号を
受ける出力回路１（１０３）他を駆動するために、従来
共用していた内部回路用の電源端子用のボンディングパ
ッド（１１２）とは別に、出力回路用電源端子用として
のボンディングパッド（１１１）を独立して設け、これ
を出力回路（１０３）に接続し、電圧供給を行うように
したものである。
【００１０】ＬＳＩ（１０１）の内部回路（１０２）に
は、電源端子（１１２）とＧＮＤ端子（１１３）を介し
て、内部回路（１０２）を駆動させるための電圧が供給
されている。また内部回路（１０２）から発生する信号
は、一旦出力回路１（１０３）で受け、これを改めて出
力端子１（１０６）に出力している。またＬＳＩ（１０
１）はＬＳＩテスタ（１１４）と電気的に接続され、Ｌ
ＳＩ（１０１）の電源端子（１１２）には探針（１１
５）を介して電源１（１２０）より、出力回路用電源端
子（１１１）には探針（１１６）を介して電源２（１２
１）より供給され、ＧＮＤ端子（１１３）には探針（１
１９）を介して上記電源のＧＮＤと接続される。
は、電源端子（１１２）とＧＮＤ端子（１１３）を介し
て、内部回路（１０２）を駆動させるための電圧が供給
されている。また内部回路（１０２）から発生する信号
は、一旦出力回路１（１０３）で受け、これを改めて出
力端子１（１０６）に出力している。またＬＳＩ（１０
１）はＬＳＩテスタ（１１４）と電気的に接続され、Ｌ
ＳＩ（１０１）の電源端子（１１２）には探針（１１
５）を介して電源１（１２０）より、出力回路用電源端
子（１１１）には探針（１１６）を介して電源２（１２
１）より供給され、ＧＮＤ端子（１１３）には探針（１
１９）を介して上記電源のＧＮＤと接続される。
【００１１】そして、出力端子１（１０６）および出力
端子Ｎ（１１０）は、それぞれ探針（１１７）および
（１１８）を介して測定回路（１２２）と接続されて、
出力信号の測定がなされる。出力回路１（１０３）は、
Ｐｃｈ型トランジスタ（１０４）とＮｃｈ型トランジス
タ（１０５）によるＣＭＯＳ構成となっており、出力端
子１（１０６）より信号が出力される。出力回路１（１
０３）の電源は出力回路用電源端子（１１１）より供給
され、またＧＮＤは内部回路（１０２）のＧＮＤ端子
（１１３）と共通である。
端子Ｎ（１１０）は、それぞれ探針（１１７）および
（１１８）を介して測定回路（１２２）と接続されて、
出力信号の測定がなされる。出力回路１（１０３）は、
Ｐｃｈ型トランジスタ（１０４）とＮｃｈ型トランジス
タ（１０５）によるＣＭＯＳ構成となっており、出力端
子１（１０６）より信号が出力される。出力回路１（１
０３）の電源は出力回路用電源端子（１１１）より供給
され、またＧＮＤは内部回路（１０２）のＧＮＤ端子
（１１３）と共通である。
【００１２】なお、図１には出力回路Ｎ（１０７）も記
載しているが、ＬＳＩには通常のような出力回路を複数
個備えており、これはその意味で記載したものである。
このため、電源、ＧＮＤ他の電気的な接続関係、動作等
に関しては、出力回路１（１０３）と全く同様である。
また図１のＢ、Ｃ、Ｄはそれぞれ電流の流れを示す。Ｌ
ＳＩ（１０１）の内部回路（１０２）および出力回路１
（１０３）に供給される電圧をハイレベルとしたとき
の、出力回路１（１０３）の振る舞いを考える。内部回
路（１０２）から発生する信号は、出力回路１（１０
３）のＡ点に伝達される。この信号がハイレベルからロ
ウレベルに立ち下がるとき、Ｐｃｈトランジスタ（１０
４）は、Ａ点のレベルが立ち下がるにつれてＯＦＦ→Ｏ
Ｎ状態に移行するとともに出力端子１（１０６）に対す
る充電電流Ｃが流れる。
載しているが、ＬＳＩには通常のような出力回路を複数
個備えており、これはその意味で記載したものである。
このため、電源、ＧＮＤ他の電気的な接続関係、動作等
に関しては、出力回路１（１０３）と全く同様である。
また図１のＢ、Ｃ、Ｄはそれぞれ電流の流れを示す。Ｌ
ＳＩ（１０１）の内部回路（１０２）および出力回路１
（１０３）に供給される電圧をハイレベルとしたとき
の、出力回路１（１０３）の振る舞いを考える。内部回
路（１０２）から発生する信号は、出力回路１（１０
３）のＡ点に伝達される。この信号がハイレベルからロ
ウレベルに立ち下がるとき、Ｐｃｈトランジスタ（１０
４）は、Ａ点のレベルが立ち下がるにつれてＯＦＦ→Ｏ
Ｎ状態に移行するとともに出力端子１（１０６）に対す
る充電電流Ｃが流れる。
【００１３】一方Ｎｃｈトランジスタ（１０５）はＯＮ
→ＯＦＦ状態に移行していく。この状態変化する過程で
は、両トランジスタがＯＮ状態となるため、出力回路用
電源端子（１１１）とＧＮＤ端子（１１３）間にも電流
Ｂが流れることになる。この電流は通常、貫通電流と呼
ばれる。そして出力回路１（１０３）から出力信号は、
図２に示すような波形となり、出力端子１（１０６）に
出力される。Ａ点の波形が、ロウレベルからハイレベル
に立ち上がるときについては、Ｐｃｈトランジスタ（１
０４）は、Ａ点のレベルが立ち上がるにつれてＯＮ→Ｏ
ＦＦ状態に移行する。一方Ｎｃｈトランジスタ（１０
５）はＯＦＦ→ＯＮ状態に移行していくとともに出力端
子１（１０６）からの放電電流Ｄが流れる。この過程で
もやはり両トランジスタがＯＮ状態となるため、出力回
路用電源端子（１１１）とＧＮＤ端子（１１３）間には
貫通電流Ｂが流れる。
→ＯＦＦ状態に移行していく。この状態変化する過程で
は、両トランジスタがＯＮ状態となるため、出力回路用
電源端子（１１１）とＧＮＤ端子（１１３）間にも電流
Ｂが流れることになる。この電流は通常、貫通電流と呼
ばれる。そして出力回路１（１０３）から出力信号は、
図２に示すような波形となり、出力端子１（１０６）に
出力される。Ａ点の波形が、ロウレベルからハイレベル
に立ち上がるときについては、Ｐｃｈトランジスタ（１
０４）は、Ａ点のレベルが立ち上がるにつれてＯＮ→Ｏ
ＦＦ状態に移行する。一方Ｎｃｈトランジスタ（１０
５）はＯＦＦ→ＯＮ状態に移行していくとともに出力端
子１（１０６）からの放電電流Ｄが流れる。この過程で
もやはり両トランジスタがＯＮ状態となるため、出力回
路用電源端子（１１１）とＧＮＤ端子（１１３）間には
貫通電流Ｂが流れる。
【００１４】以上が出力回路の動作の概略であるが、こ
の実施例１では内部回路と出力回路の電源端子を分けて
いるため、内部回路内の多数のトランジスタのスイッチ
ング等の影響による電圧変動が減少し、出力回路に対す
る影響も少なくなり、従来の出力端子１（３０６）の出
力信号波形（図６）のような、信号立ち上がり時のオー
バーシュート等の不安定な信号ノイズを、図２に示すよ
うに低減することが可能となる。
の実施例１では内部回路と出力回路の電源端子を分けて
いるため、内部回路内の多数のトランジスタのスイッチ
ング等の影響による電圧変動が減少し、出力回路に対す
る影響も少なくなり、従来の出力端子１（３０６）の出
力信号波形（図６）のような、信号立ち上がり時のオー
バーシュート等の不安定な信号ノイズを、図２に示すよ
うに低減することが可能となる。
【００１５】［実施例２］図３は第２の実施例の回路
図、図４は信号波形図である。図３に示すように、実施
例２ではＬＳＩの電源端子とＧＮＤ端子を、内部回路
（２０２）用の電源端子（２１２）、ＧＮＤ端子（２１
３）とは別に、それぞれ出力回路用として出力回路用電
源端子（２１１）、出力回路用ＧＮＤ端子（２２３）を
独立に設けた。
図、図４は信号波形図である。図３に示すように、実施
例２ではＬＳＩの電源端子とＧＮＤ端子を、内部回路
（２０２）用の電源端子（２１２）、ＧＮＤ端子（２１
３）とは別に、それぞれ出力回路用として出力回路用電
源端子（２１１）、出力回路用ＧＮＤ端子（２２３）を
独立に設けた。
【００１６】ＬＳＩ（２０１）の内部回路（２０２）に
は、電源端子（２１２）とＧＮＤ端子（２１３）を介し
て、内部回路（２０２）を駆動させるための電圧が供給
されている。また内部回路（２０２）から発生する信号
は、一旦出力回路１（２０３）で受け、これを改めて出
力端子１（２０６）に出力している。またＬＳＩ（２０
１）はＬＳＩテスタ（２１４）と電気的に接続され、Ｌ
ＳＩ（２０１）の電源端子（２１２）には探針（２１
５）を介して電源１（２２０）より電源が供給され、Ｇ
ＮＤ端子（２１３）には探針（２１９）を介して電源１
（２２０）のＧＮＤと接続される。
は、電源端子（２１２）とＧＮＤ端子（２１３）を介し
て、内部回路（２０２）を駆動させるための電圧が供給
されている。また内部回路（２０２）から発生する信号
は、一旦出力回路１（２０３）で受け、これを改めて出
力端子１（２０６）に出力している。またＬＳＩ（２０
１）はＬＳＩテスタ（２１４）と電気的に接続され、Ｌ
ＳＩ（２０１）の電源端子（２１２）には探針（２１
５）を介して電源１（２２０）より電源が供給され、Ｇ
ＮＤ端子（２１３）には探針（２１９）を介して電源１
（２２０）のＧＮＤと接続される。
【００１７】出力回路用電源端子（２１１）には探針
（２１６）を介して電源２（２２１）より電源が供給さ
れ、出力回路用ＧＮＤ端子（２２３）には探針（２２
４）を介して電源３（２２５）が接続される。そして出
力男子１（２０６）および出力端子Ｎ・（２１０）はそ
れぞれ探針（２１７）および（２１８）を介して測定回
路（２２２）と接続されて、出力信号の測定がなされ
る。また出力回路１（２０３）および出力回路Ｎ（２０
７）の構成、動作については、上記実施例１と全く同様
である。
（２１６）を介して電源２（２２１）より電源が供給さ
れ、出力回路用ＧＮＤ端子（２２３）には探針（２２
４）を介して電源３（２２５）が接続される。そして出
力男子１（２０６）および出力端子Ｎ・（２１０）はそ
れぞれ探針（２１７）および（２１８）を介して測定回
路（２２２）と接続されて、出力信号の測定がなされ
る。また出力回路１（２０３）および出力回路Ｎ（２０
７）の構成、動作については、上記実施例１と全く同様
である。
【００１８】ただし、この実施例２では、内部回路と出
力回路のＧＮＤ端子も分けており、出力回路１（２０
３）のＧＮＤには、ロウレベル（＝ＧＮＤ端子（２１
３）に入力されるＧＮＤレベル電圧と同じ）が印加され
ている。このため内部回路内の多数のトランジスタのス
イッチング等の影響によるＧＮＤ電圧の変動が減少する
ため、出力回路に対する影響も少なくなり、従来の出力
回路１（３０３）の出力信号波形のような、信号立ち下
がり時のアンダーシュート等の不安定な信号ノイズを、
図４の出力端子１（２０６）の波形のように低減するこ
とが可能となる。
力回路のＧＮＤ端子も分けており、出力回路１（２０
３）のＧＮＤには、ロウレベル（＝ＧＮＤ端子（２１
３）に入力されるＧＮＤレベル電圧と同じ）が印加され
ている。このため内部回路内の多数のトランジスタのス
イッチング等の影響によるＧＮＤ電圧の変動が減少する
ため、出力回路に対する影響も少なくなり、従来の出力
回路１（３０３）の出力信号波形のような、信号立ち下
がり時のアンダーシュート等の不安定な信号ノイズを、
図４の出力端子１（２０６）の波形のように低減するこ
とが可能となる。
【００１９】
【発明の効果】以上説明したように本発明によれば、Ｌ
ＳＩの内部色とは別に出力回路専用の電源端子、もしく
はＧＮＤ端子を設け、出力回路への電源を独立させるこ
とにより、ウェハー状態のＬＳＩの試験時に、出力回路
に対する電圧変動等の影響を少なくし、その結果出力信
号のノイズを低減させ、ＬＳＩの安定的測定が可能とな
るという効果を奏するものである。
ＳＩの内部色とは別に出力回路専用の電源端子、もしく
はＧＮＤ端子を設け、出力回路への電源を独立させるこ
とにより、ウェハー状態のＬＳＩの試験時に、出力回路
に対する電圧変動等の影響を少なくし、その結果出力信
号のノイズを低減させ、ＬＳＩの安定的測定が可能とな
るという効果を奏するものである。
【図１】本発明の第１の実施例の回路図
【図２】本発明の第１の実施例の信号波形図
【図３】本発明の第２の実施例の回路図
【図４】本発明の第２の実施例の信号波形図
【図５】従来例の回路図
【図６】従来例の信号波形図
１０１，２０１，３０１ ＬＳＩ １０２，２０２，３０２ 内部回路 １０３，２０３，３０３ 出力回路１ １０４，２０４，３０４ Ｐｃｈ型トランジスタ １０５，２０５，３０５ Ｎｃｈ型トランジスタ １０６，２０６，３０６ 出力端子１ １０７，２０７，３０７ 出力回路Ｎ １０８，２０８，３０８ Ｐｃｈ型トランジスタ １０９，２０９，３０９ Ｎｃｈ型トランジスタ １１０，２１０，３１０ 出力端子Ｎ １１１，２１１ 出力回路用電源端子 １１２，２１２，３１２ 電源端子 １１３，２１３，３１３ ＧＮＤ端子 １１４，２１４，３１４ ＬＳＩテスタ １１５，２１５，３１５ 探針 １１６，２１６ 探針 １１７，２１７，３１７ 探針 １１８，２１８，３１８ 探針 １１９，２１９，３１９ 探針 ２２４ 探針 ３２０ 電源 １２０，２２０ 電源１ １２１，２２１ 電源２ １２２，２２２，３２２ 測定回路 ２２３ 出力回路用ＧＮＤ端子 ２２５ 電源３
Claims (2)
- 【請求項１】 Ｐｃｈ型ＭＯＳトランジスタとＮｃｈ型
ＭＯＳトランジスタによりＣＭＯＳ構成される出力回路
と、電源端子用としてのボンディングパッドと接地端子
用としてのボンディングパッドに接続される論理ゲート
で構成される内部回路で構成される半導体集積回路にお
いて、前記電源端子用としてのボンディングパッドとは
独立に、内部回路を構成するＰｃｈ型ＭＯＳトランジス
タに接続する出力回路用電源端子用としてのボンディン
グパッドを備えることを特徴とする半導体集積回路。 - 【請求項２】 請求項１記載の半導体集積回路の接地端
子用としてのボンディングパッドとは独立に、内部回路
を構成するＮｃｈ型ＭＯＳトランジスタに接続する出力
回路用接地端子用としてのボンディングパッドを備える
ことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07058040A JP3132635B2 (ja) | 1995-02-22 | 1995-02-22 | 半導体集積回路の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07058040A JP3132635B2 (ja) | 1995-02-22 | 1995-02-22 | 半導体集積回路の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236590A true JPH08236590A (ja) | 1996-09-13 |
| JP3132635B2 JP3132635B2 (ja) | 2001-02-05 |
Family
ID=13072831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07058040A Expired - Fee Related JP3132635B2 (ja) | 1995-02-22 | 1995-02-22 | 半導体集積回路の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3132635B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58194363A (ja) * | 1982-05-07 | 1983-11-12 | Hitachi Ltd | 半導体集積回路装置 |
| JPS63104363A (ja) * | 1986-10-21 | 1988-05-09 | Nec Corp | 半導体集積回路装置 |
| JPH01184946A (ja) * | 1988-01-20 | 1989-07-24 | Fuji Electric Co Ltd | 半導体集積回路装置 |
-
1995
- 1995-02-22 JP JP07058040A patent/JP3132635B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58194363A (ja) * | 1982-05-07 | 1983-11-12 | Hitachi Ltd | 半導体集積回路装置 |
| JPS63104363A (ja) * | 1986-10-21 | 1988-05-09 | Nec Corp | 半導体集積回路装置 |
| JPH01184946A (ja) * | 1988-01-20 | 1989-07-24 | Fuji Electric Co Ltd | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3132635B2 (ja) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006484B1 (ko) | Ic평가회로 소자와 평가회로 소자 검사수단을 갖는 반도체 집적회로 | |
| US7843206B2 (en) | Semiconductor integrated circuit and method for inspecting same | |
| US7960983B2 (en) | Circuit for detecting bonding defect in multi-bonding wire | |
| US5672982A (en) | Semiconductor integrated circuit | |
| US7679394B2 (en) | Power supply noise resistance testing circuit and power supply noise resistance testing method | |
| JP2958992B2 (ja) | 半導体集積回路 | |
| US6498508B2 (en) | Semiconductor integrated circuit device and testing method therefor | |
| KR100370932B1 (ko) | 반도체 장치 | |
| JP3132635B2 (ja) | 半導体集積回路の試験方法 | |
| JP2000009808A (ja) | 半導体装置および液晶駆動装置 | |
| JPH0568103B2 (ja) | ||
| JP2765508B2 (ja) | 半導体集積回路およびその試験方法 | |
| JP2617611B2 (ja) | 半導体集積回路 | |
| JP2665054B2 (ja) | 半導体集積回路 | |
| JP2962051B2 (ja) | 半導体集積回路装置 | |
| JPH0582652A (ja) | 半導体集積回路装置 | |
| JPH08181584A (ja) | 可変遅延回路および遅延時間検査方法 | |
| US6051442A (en) | CMOS integrated circuit device and its inspecting method and device | |
| JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
| JPH0254546A (ja) | 半導体集積回路 | |
| JPH0618610A (ja) | 半導体装置 | |
| JPH06201764A (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JPH07128396A (ja) | 半導体集積回路 | |
| JP2003279625A (ja) | 半導体集積回路 | |
| JPS6218051A (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |