JPH0712901A - バウンダリスキャン機能付ｉｃソケット - Google Patents
バウンダリスキャン機能付ｉｃソケットInfo
- Publication number
- JPH0712901A JPH0712901A JP5145049A JP14504993A JPH0712901A JP H0712901 A JPH0712901 A JP H0712901A JP 5145049 A JP5145049 A JP 5145049A JP 14504993 A JP14504993 A JP 14504993A JP H0712901 A JPH0712901 A JP H0712901A
- Authority
- JP
- Japan
- Prior art keywords
- test
- socket
- circuit
- boundary scan
- tap controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 デバイス自体に試験回路を組み込むことな
く、実装状態でデバイスおよびデバイスが搭載された基
板の動作試験を行うことを可能とする試験回路を組み込
んだＩＣソケットを提供すること。 【構成】 ＩＣのピンがそれぞれ挿入されるＩＣリード
受け金具と、該ＩＣリード受け金具と導通するＩＣソケ
ット端子とがＩＣの各ピン毎に設けられるＩＣソケット
において、ＩＣリード受け金具とＩＣソケット端子との
間にそれぞれ設けられたバウンダリースキャンセルと、
各バウンダリースキャンセルと閉回路によってシリアル
に接続されるバウンダリ試験を行うためのＴＡＰコント
ローラと、ＴＡＰコントローラと接続し、該ＴＡＰコン
トローラによる試験を行うための信号の入出力端子とな
る複数のテスト用端子とを有する。
く、実装状態でデバイスおよびデバイスが搭載された基
板の動作試験を行うことを可能とする試験回路を組み込
んだＩＣソケットを提供すること。 【構成】 ＩＣのピンがそれぞれ挿入されるＩＣリード
受け金具と、該ＩＣリード受け金具と導通するＩＣソケ
ット端子とがＩＣの各ピン毎に設けられるＩＣソケット
において、ＩＣリード受け金具とＩＣソケット端子との
間にそれぞれ設けられたバウンダリースキャンセルと、
各バウンダリースキャンセルと閉回路によってシリアル
に接続されるバウンダリ試験を行うためのＴＡＰコント
ローラと、ＴＡＰコントローラと接続し、該ＴＡＰコン
トローラによる試験を行うための信号の入出力端子とな
る複数のテスト用端子とを有する。
Description
【０００１】
【産業上の利用分野】本発明はＩＣソケットに関し、特
に、実装されたデバイスの回路試験を容易とするための
試験回路を具備するＩＣソケットに関する。
に、実装されたデバイスの回路試験を容易とするための
試験回路を具備するＩＣソケットに関する。
【０００２】
【従来の技術】ＬＳＩ、メモリ等の高機能なデバイスお
よびデバイスが搭載された基板の動作試験を行うには、
実装された状態での動作を確認する必要があるが、近年
の高密度にデバイスが実装された基板では動作を確認す
るための設定を行うことが困難である。そこで、従来よ
りデバイスの設計段階でデバイス内部に動作試験用の試
験回路を組み込み、該回路を用いて実装されたデバイス
の動作確認が行われていた。
よびデバイスが搭載された基板の動作試験を行うには、
実装された状態での動作を確認する必要があるが、近年
の高密度にデバイスが実装された基板では動作を確認す
るための設定を行うことが困難である。そこで、従来よ
りデバイスの設計段階でデバイス内部に動作試験用の試
験回路を組み込み、該回路を用いて実装されたデバイス
の動作確認が行われていた。
【０００３】
【発明が解決しようとする課題】上述したようにデバイ
ス自体に試験回路を組み込むことが従来より行われてい
るが、この場合、デバイス内に設けられる動作試験のた
めの領域がデバイス本来の機能のための領域に対して大
きな割合を持ってしまい、オーバーヘッドが増大し、デ
バイスの設計に負担が増すという問題点がある。
ス自体に試験回路を組み込むことが従来より行われてい
るが、この場合、デバイス内に設けられる動作試験のた
めの領域がデバイス本来の機能のための領域に対して大
きな割合を持ってしまい、オーバーヘッドが増大し、デ
バイスの設計に負担が増すという問題点がある。
【０００４】また、デバイス自体に試験回路が組み込ま
れていないデバイスに対して試験回路を追加することは
できないため、このようなデバイスが高密度実装される
場合には、実装状態での動作確認を行うことができない
という問題点がある。
れていないデバイスに対して試験回路を追加することは
できないため、このようなデバイスが高密度実装される
場合には、実装状態での動作確認を行うことができない
という問題点がある。
【０００５】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、デバイス自体
に試験回路を組み込むことなく、実装状態でデバイスお
よびデバイスが搭載された基板の動作試験を行うことを
可能とする試験回路を組み込んだＩＣソケットを提供す
ることを目的とする。
る問題点に鑑みてなされたものであって、デバイス自体
に試験回路を組み込むことなく、実装状態でデバイスお
よびデバイスが搭載された基板の動作試験を行うことを
可能とする試験回路を組み込んだＩＣソケットを提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】本発明のバウンダリスキ
ャン機能付ＩＣソケットは、ＩＣのピンがそれぞれ挿入
されるＩＣリード受け金具と、該ＩＣリード受け金具と
導通するＩＣソケット端子とがＩＣの各ピン毎に設けら
れるＩＣソケットにおいて、ＩＣリード受け金具とＩＣ
ソケット端子との間にそれぞれ設けられたバウンダリー
スキャンセルと、各バウンダリースキャンセルと閉回路
によってシリアルに接続されるバウンダリ試験を行うた
めのＴＡＰコントローラと、ＴＡＰコントローラと接続
し、該ＴＡＰコントローラによる試験を行うための信号
の入出力端子となる複数のテスト用端子とを有する。
ャン機能付ＩＣソケットは、ＩＣのピンがそれぞれ挿入
されるＩＣリード受け金具と、該ＩＣリード受け金具と
導通するＩＣソケット端子とがＩＣの各ピン毎に設けら
れるＩＣソケットにおいて、ＩＣリード受け金具とＩＣ
ソケット端子との間にそれぞれ設けられたバウンダリー
スキャンセルと、各バウンダリースキャンセルと閉回路
によってシリアルに接続されるバウンダリ試験を行うた
めのＴＡＰコントローラと、ＴＡＰコントローラと接続
し、該ＴＡＰコントローラによる試験を行うための信号
の入出力端子となる複数のテスト用端子とを有する。
【０００７】
【作用】ＩＣが搭載されるＩＣソケットに試験回路が組
み込まれるので、テスト回路が組み込まれていないＩＣ
についても実装状態で動作確認を行うことができる。ま
た、搭載されるＩＣについては、試験回路が不要となる
ので、ＩＣ設計が容易となる。
み込まれるので、テスト回路が組み込まれていないＩＣ
についても実装状態で動作確認を行うことができる。ま
た、搭載されるＩＣについては、試験回路が不要となる
ので、ＩＣ設計が容易となる。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明のＩＣソケットの一実施例の
構成を摸式的に示す図である。
構成を摸式的に示す図である。
【００１０】ＩＣソケット本体１の内部にはＩＥＥＥ−
１１４９．１に規定されるバウンダリスキャン試験動作
に準拠する動作を行う試験回路２が設けられている。ま
た、搭載するＬＳＩ、メモリ等のＩＣのピン毎に、該ピ
ンを挿入するためのＩＣリード受け金具３、ＩＣソケッ
ト端子４およびバウンダリースキャンセル５がそれぞれ
設けられている。試験回路２は上記のバウンダリースキ
ャンセル５、ＴＡＰ（Test Access Port）コントローラ
６、ＴＤＩ（Test Data Input），ＴＣＫ（Test Cloc
k），ＴＭＳ（Test Mode Select），ＴＤＯ（Test Data
Output）等のポートとしてそれぞれ用いられるテスト
用端子７〜１０からなるもので、ＴＡＰコントローラ６
は、各テスト用端子７〜１０と接続され、各バウンダリ
ースキャンセル５とシリアルな閉回路を構成するように
接続されている。ＴＤＩ用のポートであるテスト用端子
７は、上述したＴＡＰコントローラ６と各バウンダリー
スキャンセル５との間に形成される閉回路を介してＴＡ
Ｐコントローラ６と接続されている。
１１４９．１に規定されるバウンダリスキャン試験動作
に準拠する動作を行う試験回路２が設けられている。ま
た、搭載するＬＳＩ、メモリ等のＩＣのピン毎に、該ピ
ンを挿入するためのＩＣリード受け金具３、ＩＣソケッ
ト端子４およびバウンダリースキャンセル５がそれぞれ
設けられている。試験回路２は上記のバウンダリースキ
ャンセル５、ＴＡＰ（Test Access Port）コントローラ
６、ＴＤＩ（Test Data Input），ＴＣＫ（Test Cloc
k），ＴＭＳ（Test Mode Select），ＴＤＯ（Test Data
Output）等のポートとしてそれぞれ用いられるテスト
用端子７〜１０からなるもので、ＴＡＰコントローラ６
は、各テスト用端子７〜１０と接続され、各バウンダリ
ースキャンセル５とシリアルな閉回路を構成するように
接続されている。ＴＤＩ用のポートであるテスト用端子
７は、上述したＴＡＰコントローラ６と各バウンダリー
スキャンセル５との間に形成される閉回路を介してＴＡ
Ｐコントローラ６と接続されている。
【００１１】上記のように構成された本実施例におい
て、ＩＣソケット本体１に搭載され、ＩＣソケット本体
１を介して基板（不図示）に実装されるＩＣの動作確認
試験は、各テスト用端子７〜９へ動作確認用の信号を送
出してＴＡＰコントローラ６によって実装されたＩＣが
動作確認を行う所定の状態となるように制御させ、この
状態でテスト用端子１０に出力されるシリアルデータを
確認するバウンダリスキャン試験によって行われる。
て、ＩＣソケット本体１に搭載され、ＩＣソケット本体
１を介して基板（不図示）に実装されるＩＣの動作確認
試験は、各テスト用端子７〜９へ動作確認用の信号を送
出してＴＡＰコントローラ６によって実装されたＩＣが
動作確認を行う所定の状態となるように制御させ、この
状態でテスト用端子１０に出力されるシリアルデータを
確認するバウンダリスキャン試験によって行われる。
【００１２】本実施例においては、ＩＣの試験回路がＩ
Ｃを搭載するＩＣソケットに設けられているので、該試
験にて不具合が発見されたＩＣのみを交換することがで
きるという利点を有する。現在のようにデバイスが高密
度に実装された基板では、特定のデバイスのみを交換す
ることは不可能であり、基板ごと交換しなければならな
かったが、本実施例のＩＣソケットを用いることにより
試験が必要とされるＩＣについては交換が可能となると
いう大きな利点を有する。
Ｃを搭載するＩＣソケットに設けられているので、該試
験にて不具合が発見されたＩＣのみを交換することがで
きるという利点を有する。現在のようにデバイスが高密
度に実装された基板では、特定のデバイスのみを交換す
ることは不可能であり、基板ごと交換しなければならな
かったが、本実施例のＩＣソケットを用いることにより
試験が必要とされるＩＣについては交換が可能となると
いう大きな利点を有する。
【００１３】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
いるので、以下に記載するような効果を奏する。
【００１４】ＩＣソケットにバウンダリスキャン試験を
行うための回路を設けたことにより、デバイス自体に試
験回路を組み込むことなく、実装状態でデバイスの動作
試験を行うこと、および、デバイスが搭載された基板が
正常に製造されたかを確認することができる効果があ
る。
行うための回路を設けたことにより、デバイス自体に試
験回路を組み込むことなく、実装状態でデバイスの動作
試験を行うこと、および、デバイスが搭載された基板が
正常に製造されたかを確認することができる効果があ
る。
【図１】本発明のＩＣソケットの一実施例の構成を摸式
的に示す図である。
的に示す図である。
１ ＩＣソケット本体 ２ 試験回路 ３ ＩＣリード受け具 ４ ＩＣソケット端子 ５ バウンダリースキャンセル ６ ＴＡＰコントローラ ７〜１０ テスト用端子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１１月１０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (1)
- 【請求項１】 ＩＣのピンがそれぞれ挿入されるＩＣリ
ード受け金具と、該ＩＣリード受け金具と導通するＩＣ
ソケット端子とがＩＣの各ピン毎に設けられるＩＣソケ
ットにおいて、 前記ＩＣリード受け金具とＩＣソケット端子との間にそ
れぞれ設けられたバウンダリースキャンセルと、 前記各バウンダリースキャンセルと閉回路によってシリ
アルに接続されるバウンダリ試験を行うためのＴＡＰコ
ントローラと、 前記ＴＡＰコントローラと接続し、該ＴＡＰコントロー
ラによる試験を行うための信号の入出力端子となる複数
のテスト用端子とを有することを特徴とするバウンダリ
スキャン機能付ＩＣソケット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5145049A JPH0712901A (ja) | 1993-06-16 | 1993-06-16 | バウンダリスキャン機能付ｉｃソケット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5145049A JPH0712901A (ja) | 1993-06-16 | 1993-06-16 | バウンダリスキャン機能付ｉｃソケット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0712901A true JPH0712901A (ja) | 1995-01-17 |
Family
ID=15376205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5145049A Pending JPH0712901A (ja) | 1993-06-16 | 1993-06-16 | バウンダリスキャン機能付ｉｃソケット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0712901A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100335354B1 (ko) * | 1999-01-11 | 2002-05-06 | 듀아키시즈 가부시키가이샤 | 통신 소자 및 이것을 사용한 통신 장치 |
| KR100339865B1 (ko) * | 1995-12-27 | 2002-09-19 | 듀아키시즈 가부시키가이샤 | 감시제어장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0349248A (ja) * | 1989-07-17 | 1991-03-04 | Nec Corp | Ｌｓｉソケット |
| JPH0563044A (ja) * | 1991-08-31 | 1993-03-12 | Nec Corp | テスト機能付ｉｃソケツト |
-
1993
- 1993-06-16 JP JP5145049A patent/JPH0712901A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0349248A (ja) * | 1989-07-17 | 1991-03-04 | Nec Corp | Ｌｓｉソケット |
| JPH0563044A (ja) * | 1991-08-31 | 1993-03-12 | Nec Corp | テスト機能付ｉｃソケツト |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100339865B1 (ko) * | 1995-12-27 | 2002-09-19 | 듀아키시즈 가부시키가이샤 | 감시제어장치 |
| KR100335354B1 (ko) * | 1999-01-11 | 2002-05-06 | 듀아키시즈 가부시키가이샤 | 통신 소자 및 이것을 사용한 통신 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2513904B2 (ja) | テスト容易化回路 | |
| US6016563A (en) | Method and apparatus for testing a logic design of a programmable logic device | |
| JP2827229B2 (ja) | 半導体集積回路 | |
| JP4354051B2 (ja) | 接続性テストシステム | |
| US6408414B1 (en) | Semiconductor device provided with a boundary-scan test circuit | |
| US10866283B2 (en) | Test system with embedded tester | |
| JPH04212524A (ja) | 半導体集積回路 | |
| US5367263A (en) | Semiconductor integrated circuit device and test method therefor | |
| EP1358498A1 (en) | Input/output continuity test mode circuit | |
| EP0414014B1 (en) | Semiconductor device and method of testing the same | |
| JPH0712901A (ja) | バウンダリスキャン機能付ｉｃソケット | |
| JPH07159493A (ja) | 半導体デバイスの検査方法 | |
| US7275188B1 (en) | Method and apparatus for burn-in of semiconductor devices | |
| JP3640671B2 (ja) | 固定論理値を出力する手段の出力と回路の入力との間の接続を検査する装置及び方法 | |
| JPH07159483A (ja) | 集積回路装置およびそのテスト方法 | |
| JP3487810B2 (ja) | バウンダリスキャン回路およびその方法 | |
| JP2558818B2 (ja) | 半田付不良検査用テスト回路を有する多ピンｌｓｉ | |
| JP2558819B2 (ja) | 半田付不良検査用テスト回路を有する多ピンｌｓｉ | |
| JPH11218560A (ja) | 検査回路 | |
| JP2641979B2 (ja) | Ｌｓｉのテスト方式 | |
| JPH0727827A (ja) | モジュールおよびそれを用いた半導体集積回路装置 | |
| JPS6039186B2 (ja) | 半導体素子 | |
| JP2000284024A (ja) | 半導体装置及び集積回路 | |
| JPH08136616A (ja) | 混成集積回路 | |
| JP2000258504A (ja) | 半導体装置検査回路 |