JPH0349248A - Ｌｓｉソケット - Google Patents
ＬｓｉソケットInfo
- Publication number
- JPH0349248A JPH0349248A JP1185406A JP18540689A JPH0349248A JP H0349248 A JPH0349248 A JP H0349248A JP 1185406 A JP1185406 A JP 1185406A JP 18540689 A JP18540689 A JP 18540689A JP H0349248 A JPH0349248 A JP H0349248A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- lsi
- test
- socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 28
- 238000010586 diagram Methods 0.000 description 7
- 238000011990 functional testing Methods 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Connecting Device With Holders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＬ Ｉ Ｓソケットに関し、特に電子機器−（
ｒＺに使用するプリント基板に接続するＬＳＩソケット
に関する。
ｒＺに使用するプリント基板に接続するＬＳＩソケット
に関する。
（、（ＪＹｓＫの技術〕
１ノで米のｒ、、 ｓ ｒソケットに挿着するＩ−、Ｓ
Ｉの機能試験は、ｔ、 Ｓ Ｉ ｑ＋一体ではＬＳＩ
テスタにより検証していた。さらにＬＳＩを１リント基
板に実装した状態ではインサーキットテスター、汎用テ
スタ、もしくは専用テスターを開発し機能試験を行なっ
ている。
Ｉの機能試験は、ｔ、 Ｓ Ｉ ｑ＋一体ではＬＳＩ
テスタにより検証していた。さらにＬＳＩを１リント基
板に実装した状態ではインサーキットテスター、汎用テ
スタ、もしくは専用テスターを開発し機能試験を行なっ
ている。
上述した従来のＬＳＩソケットを介して汎用ＬＳＩがプ
リント基板に搭載された場合テスタでは多くの試験パタ
ーンを作成する！ｚ・要がある。
リント基板に搭載された場合テスタでは多くの試験パタ
ーンを作成する！ｚ・要がある。
はな、インサーキットテスタでは集積度の高いＬＳＩの
ときは試験が・困難となっている。Ｊな、汎用ＬＳＩが
複数搭載された電子回路パッケージにおいても汎用の機
能テスタでは試験パターンが莫大となり機能検証が困難
となってきている。さらに、プリント基板上に新たに試
験回路を追加することは実装する領域が２割〜３割増加
することになり、実装効率が悪くなる。また、専用機能
テスタは一番最適な方法であるが、構成回銘毎に作成す
るため多大な費用が必要になる。
ときは試験が・困難となっている。Ｊな、汎用ＬＳＩが
複数搭載された電子回路パッケージにおいても汎用の機
能テスタでは試験パターンが莫大となり機能検証が困難
となってきている。さらに、プリント基板上に新たに試
験回路を追加することは実装する領域が２割〜３割増加
することになり、実装効率が悪くなる。また、専用機能
テスタは一番最適な方法であるが、構成回銘毎に作成す
るため多大な費用が必要になる。
本発明のＬＳＩソケットは、ＬＳＩのり−Ｉ；端子を挿
入するソケットと、プリント基板に接続する接続端子と
、前記ＬＳＩを試験する試験回路と、制御信号によって
前記ソケットの接続な前記接続端子または前記試験回路
に切替えるセレクタ回路とを有している。
入するソケットと、プリント基板に接続する接続端子と
、前記ＬＳＩを試験する試験回路と、制御信号によって
前記ソケットの接続な前記接続端子または前記試験回路
に切替えるセレクタ回路とを有している。
次に、本発明について図面を参照して説明する。第１図
及び第２図は本発明の一実施例のブロック図及び斜視図
である。
及び第２図は本発明の一実施例のブロック図及び斜視図
である。
ソケット本体１４は、ＬＳＩ２を挿着するソケット１２
と、プリント基板に接続する接続端子１３とＬＳＩ２の
機能試験をするバウンダリイスキャンパス（以下ＢＳと
記す）回路１とを有して構成される。ＢＳ回Ｉｔは制御
端子７から入力される制御信号によってソケット１２の
接続を接続端子１３または試験回路に切替る。次に動作
について説明する。
と、プリント基板に接続する接続端子１３とＬＳＩ２の
機能試験をするバウンダリイスキャンパス（以下ＢＳと
記す）回路１とを有して構成される。ＢＳ回Ｉｔは制御
端子７から入力される制御信号によってソケット１２の
接続を接続端子１３または試験回路に切替る。次に動作
について説明する。
第３図は本実施例のスキャンパス回路の詳細ブロック図
、第４図及び第５図はＬＳＩの入力及び′１旨）−Ｊに
グｒする動１乍モードを示す図である。通常動作モード
すなわち非試験状態の場合は、セレクタ回路８゜１１の
端子Ａの信号レベルをｒ Ｉ Ｊに、端子Ｂの信号レベ
ルを「］」に設定する。次に試験モードの場合は、入力
端ＦがらのシリアルデータＳＩＮをラッチ回路９に人出
し保持させる。データを送り込むためのデータシフトは
、端子Ａを信号レベル「１」にし、端子０に正のパルス
を人力することによりＪ’ｌｆｆ次、ラッチ回路９のデ
ータシフトを行う。ラッチ回路９にラッチされたデータ
は端子Ａの信号レベルをｒ Ｑ 、＋にセットする二と
により端子Ｈに接続したＬＳＩの入力端子に印加するこ
とができる。またＬ Ｓ Ｉ端子に対応したソケッ１〜
端子りからパラレルに試験データをラッーｙ−回路９に
収り込む場合は、端子Ａ、Ｂを［ＯＪにセットすること
により可能となる。
、第４図及び第５図はＬＳＩの入力及び′１旨）−Ｊに
グｒする動１乍モードを示す図である。通常動作モード
すなわち非試験状態の場合は、セレクタ回路８゜１１の
端子Ａの信号レベルをｒ Ｉ Ｊに、端子Ｂの信号レベ
ルを「］」に設定する。次に試験モードの場合は、入力
端ＦがらのシリアルデータＳＩＮをラッチ回路９に人出
し保持させる。データを送り込むためのデータシフトは
、端子Ａを信号レベル「１」にし、端子０に正のパルス
を人力することによりＪ’ｌｆｆ次、ラッチ回路９のデ
ータシフトを行う。ラッチ回路９にラッチされたデータ
は端子Ａの信号レベルをｒ Ｑ 、＋にセットする二と
により端子Ｈに接続したＬＳＩの入力端子に印加するこ
とができる。またＬ Ｓ Ｉ端子に対応したソケッ１〜
端子りからパラレルに試験データをラッーｙ−回路９に
収り込む場合は、端子Ａ、Ｂを［ＯＪにセットすること
により可能となる。
第５図は、ＬＳＩ出力に対する動作モードで、り）す、
第３図の端子Ａ、Ｂに信号レベル「１１をセラｌ−する
と通常動作モードとなり、端子Ａに信号レベル「１１を
セラｌ−Ｌ端子Ｃに正のパルス信号を印加することによ
り端子りに接続したＬＳＩ出力信号をラッチ回路９に取
り込むことができる。
第３図の端子Ａ、Ｂに信号レベル「１１をセラｌ−する
と通常動作モードとなり、端子Ａに信号レベル「１１を
セラｌ−Ｌ端子Ｃに正のパルス信号を印加することによ
り端子りに接続したＬＳＩ出力信号をラッチ回路９に取
り込むことができる。
さらに端子Ａ、Ｂを「Ｏｊにセットすることにより端子
Ｈに接続したＬＳＩソケットの外部信号にランチ回路９
のラッチデータを出力することかできる。
Ｈに接続したＬＳＩソケットの外部信号にランチ回路９
のラッチデータを出力することかできる。
このようにスキャンパス回路１０をＬＳＩの出力及び入
力端子に接続し端子７ （Ａ、Ｂ、Ｃ）に制御信号を加
えることにより、ＬＳＩに対し試験入力及び試験結果の
出力可能とし、しかもＬＳＩンケノトには独に設定した
シリアル入力、シリアル出力端子によりＬＳＩソケット
から直接試験人力と試験結果の出力を可能とすることが
できる。
力端子に接続し端子７ （Ａ、Ｂ、Ｃ）に制御信号を加
えることにより、ＬＳＩに対し試験入力及び試験結果の
出力可能とし、しかもＬＳＩンケノトには独に設定した
シリアル入力、シリアル出力端子によりＬＳＩソケット
から直接試験人力と試験結果の出力を可能とすることが
できる。
以上説明したように本発明は、バウンダリイスキャンパ
ス回路をソケット本体に内蔵することにより、従来より
困難であった高集積度の汎用ＬＳＩの試験をプリント基
板に実装した場合においても容易に内蔵したバウンダリ
イスキャンパス回路を動作させることにより試験が可能
となる。
ス回路をソケット本体に内蔵することにより、従来より
困難であった高集積度の汎用ＬＳＩの試験をプリント基
板に実装した場合においても容易に内蔵したバウンダリ
イスキャンパス回路を動作させることにより試験が可能
となる。
さらに実″′Ａ横Ｊｕ上スペースかない場合においても
、スキャンパス回路のスペースをとることなく試験回路
を構成することが可能となる効果がある。
、スキャンパス回路のスペースをとることなく試験回路
を構成することが可能となる効果がある。
第１図及び第２図は本発明の一実施例のブロック図及び
斜視図、第３図は本実施例のＢＳ回路のｒ’、￥ＭＡブ
ロック図、第４図及び第５図は本実施例を説明するため
のＬＳｒの入力及び出力に対する４９Ｊ乍モードを示す
図である。 ■・・バウンダリイスキャンパス（ＢＳ）回路、２・・
ＬＳＩ、ｌ ４，５．６・入出力糸１子、７・・・制ｔ
１４子、８，１１・・・セレクタ回路、９・ラッチ回路
、１０・・・スキャンバス回路、１２・・・ソケ７・ト
、１３・・・接続端子、１４・・・ソケット本体。
斜視図、第３図は本実施例のＢＳ回路のｒ’、￥ＭＡブ
ロック図、第４図及び第５図は本実施例を説明するため
のＬＳｒの入力及び出力に対する４９Ｊ乍モードを示す
図である。 ■・・バウンダリイスキャンパス（ＢＳ）回路、２・・
ＬＳＩ、ｌ ４，５．６・入出力糸１子、７・・・制ｔ
１４子、８，１１・・・セレクタ回路、９・ラッチ回路
、１０・・・スキャンバス回路、１２・・・ソケ７・ト
、１３・・・接続端子、１４・・・ソケット本体。
Claims (1)
- ＬＳＩのリード端子を挿入するソケットと、プリント基
板に接続する接続端子と、前記ＬＳＩを試験する試験回
路と、制御信号によって前記ソケットの接続を前記接続
端子または前記試験回路に切替えるセレクタ回路とを有
することを特徴とするＬＩＳソケット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1185406A JPH0349248A (ja) | 1989-07-17 | 1989-07-17 | Ｌｓｉソケット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1185406A JPH0349248A (ja) | 1989-07-17 | 1989-07-17 | Ｌｓｉソケット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0349248A true JPH0349248A (ja) | 1991-03-04 |
Family
ID=16170239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1185406A Pending JPH0349248A (ja) | 1989-07-17 | 1989-07-17 | Ｌｓｉソケット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0349248A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0712901A (ja) * | 1993-06-16 | 1995-01-17 | Nec Corp | バウンダリスキャン機能付ｉｃソケット |
| JPH0784009A (ja) * | 1993-09-14 | 1995-03-31 | Nec Corp | 半導体集積回路の試験装置 |
| WO2007108252A1 (ja) * | 2006-03-17 | 2007-09-27 | Techno-Sem Laboratory Co., Ltd. | Ｉｃソケット及び半導体集積回路試験装置 |
-
1989
- 1989-07-17 JP JP1185406A patent/JPH0349248A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0712901A (ja) * | 1993-06-16 | 1995-01-17 | Nec Corp | バウンダリスキャン機能付ｉｃソケット |
| JPH0784009A (ja) * | 1993-09-14 | 1995-03-31 | Nec Corp | 半導体集積回路の試験装置 |
| WO2007108252A1 (ja) * | 2006-03-17 | 2007-09-27 | Techno-Sem Laboratory Co., Ltd. | Ｉｃソケット及び半導体集積回路試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6016563A (en) | Method and apparatus for testing a logic design of a programmable logic device | |
| KR0138225B1 (ko) | 테스트 및 자체진단용 경계주사 기저의 시스템과 방법 | |
| JP2641214B2 (ja) | 回路試験方法 | |
| US5416409A (en) | Apparatus and method for testing circuit board interconnect integrity | |
| US7661048B2 (en) | Apparatus and method for embedded boundary scan testing | |
| US6430718B1 (en) | Architecture, circuitry and method for testing one or more integrated circuits and/or receiving test information therefrom | |
| KR100698860B1 (ko) | Ｊｔａｇ 시험 방식 | |
| US5819025A (en) | Method of testing interconnections between integrated circuits in a circuit | |
| US20040001432A1 (en) | Embedding a JTAG host controller into an FPGA design | |
| US5448166A (en) | Powered testing of mixed conventional/boundary-scan logic | |
| US6347387B1 (en) | Test circuits for testing inter-device FPGA links including a shift register configured from FPGA elements to form a shift block through said inter-device FPGA links | |
| US5487074A (en) | Boundary scan testing using clocked signal | |
| US6636061B1 (en) | Method and apparatus for configurable hardware augmented program generation | |
| CA2057340C (en) | Arrangement for testing digital circuit devices having tri-state outputs | |
| US20080103619A1 (en) | Manufacturing Test and Programming System | |
| US20020194564A1 (en) | Semiconductor integrated circuit having test circuit | |
| JPH0349248A (ja) | Ｌｓｉソケット | |
| US6119256A (en) | Apparatus for testing a fixed logic value interconnection between integrated circuits | |
| JPH03211481A (ja) | Ｌｓｉテスト回路 | |
| JPH1152025A (ja) | メモリーモジュール接続試験用モジュール | |
| JP3166844B2 (ja) | 電子部品実装基板及びその試験方法 | |
| Nayes et al. | Adding boundary-scan test capability to an existing multi-strategy tester | |
| JPS63164456A (ja) | 半導体集積回路 | |
| JPH04157747A (ja) | リード線ボンディング良否判定試験用回路内蔵半導体集積回路 | |
| JPH02281160A (ja) | 短絡検査方式 |