JP3166844B2 - 電子部品実装基板及びその試験方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子部品実装基板
の試験に関し、特にバウンダリ・スキャン対応部品と非
バウンダリ・スキャン対応部品とが混在して実装された
電子部品実装基板において、バウンダリ・スキャン対応
部品の接続状態を試験する試験回路とその試験方法に関
するものである。

【０００２】

【従来の技術】従来この種の電子部品実装基板の試験方
法においては、バウンダリ・スキャン対応部品を試験す
る場合においても、基板の一部に非バウンダリ・スキャ
ン対応部品が実装されていると、テストポイントを必要
としないバウンダリ・スキャン対応部品の機能を十分に
活用できずに、搭載部品の端子へ直接アクセスするイン
サートキット・テスト方式が用いられている。図７はこ
のようなインサーキット・テスト方式によるテストポイ
ントを示す図である。インサーキット・テスト方式の試
験においては、試験データをテストポイント２０１〜２
０４、２２１〜２２４、２５１〜２５４から供給するた
めに、基板の品種毎に治具を作成する必要がある。

【０００３】上述の試験を簡単にするために、特開平８
−３２７７０１号公報において、可動プローブを使用す
る試験方法が開示されている。その試験方法の要点は、
図８に示すように、可動プローブ３１０を用いてテスト
ポイント３０１〜３０４、３２１〜３２４、３５１〜３
５４に試験データを供給することにより、特別に治具を
作成しなくてもバウンダリ・スキャン対応部品と非バウ
ンダリ・スキャン対応部品とが実装された電子部品実装
基板の試験を可能にしたものである。

【０００４】

【発明が解決しようとする課題】上述した図８に示す従
来の電子部品実装基板の試験方法においては、テストポ
イント３０１〜３０４、３２１〜３２４、３５１〜３５
４のそれぞれに対して可動プローブ３１０を移動して試
験を行わなければならぬため、実装基板が高密度化され
てテストポイントが多数ある場合には、試験に長時間を
必要とするという欠点がある。

【０００５】さらに最近においては環境を保護する見地
から実装基板の無洗浄化が図られているが、はんだフラ
ックスの影響による接触不良が発生するため、再試験の
頻度が増加して試験時間がより長くなるという問題があ
る。また、ピッチの狭いリードを設けた部品や、ＢＧＡ
部品及びＬＬＣ（リードレスチップ）部品などのような
物理的にコンタクトができない部品もある。

【０００６】本発明の目的は、バウンダリ・スキャン対
応部品と非バウンダリ・スキャン対応部品が実装された
電子部品実装基板において、専用治具を用いることな
く、短時間で試験実施可能なバウンダリ・スキャン対応
部品を含む電子部品実装基板およびその試験方法を提供
することにある。

【０００７】

【課題を解決するための手段】本発明の電子部品実装基
板は、バウンダリ・スキャン対応部品と、非バウンダリ
・スキャン対応部品とが混在して実装された電子部品実
装基板において、バウンダリ・スキャン対応部品の接続
状態を試験するために、バウンダリ・スキャン対応部品
及び非バウンダリ・スキャン対応部品に接続されて、バ
ウンダリ・スキャン対応部品と試験データのやりとりを
行なう試験回路と、バウンダリ・スキャン対応部品のＴ
ＡＰコントローラ及び試験回路を制御するための試験制
御部とが設けられる。

【０００８】試験回路は、基板内に組込まれたＲＯＭが
好適である。試験制御部は、基板の外部に設けられて基
板と試験端子を介して接続されるか、又は基板内に組み
込まれて、ＴＡＰコントローラ及び前記試験回路を制御
する。バウンダリ・スキャン部品と非バウンダリ・スキ
ャン部品との間の接続は、試験中は試験制御部によって
電気的に接続が遮断されて試験モードが設定される。

【０００９】上述のように構成した電子部品実装基板に
設けられたバウンダリ・スキャン対応部品の入出力端子
の接続状態を試験する方法は、試験制御部から実装基板
へ信号を送って基板を試験モードに設定した後、バウン
ダリ・スキャン対応部品に試験データを送信し、バウン
ダリ・スキャン対応部品は試験データを受信して、バウ
ンダリ・スキャンのシフト−ＤＲの動作で出力セルへ試
験データをシフトし、さらに出力セルに設定された試験
データをバウンダリ・スキャンのアップデート−ＤＲの
動作で出力端子へ送出し、出力端子から送出された試験
データを、試験回路がアドレス端子で受信した後、試験
データに対応するデータをデータ端子からバウンダリ・
スキャン対応部品に送信し、バウンダリ・スキャン対応
部品は、バウンダリ・スキャンのキャプチャ−ＤＲの動
作で対応するデータを受信して、バウンダリ・スキャン
のシフト−ＤＲの動作でシフトし、対応するデータを試
験制御部が受信して、期待値と照合することによって入
出力端子の試験を行うようになっている。

【００１０】

【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。図１は本発明の電子部品実装
基板の第１の実施の形態を示すブロック図である。

【００１１】電子部品実装基板１には、試験の対象とな
るバウンダリ・スキャン対応部品２と非バウンダリ・ス
キャン対応部品５とが混在して実装され、さらに試験回
路４及び試験端子６が設けられている。

【００１２】電子部品実装基板１の外部には、試験制御
部３が基板１に設けられた試験端子６と接続可能に設け
られる。

【００１３】バウンダリ・スキャン対応部品２は、ＩＥ
ＥＥ１１４９．１に準拠したバウンダリ・スキャン可能
な電子部品であって、一方の外面に試験データを受信で
きる複数の入力端子１２０が設けられ、他方の外面には
設定された試験データを出力することができる出力端子
１２６が複数個設けられている。さらにまた、ＩＥＥＥ
１１４９．１に準拠したバウンダリ・スキャン試験を行
うための専用端子として、試験データ受信のためのＴＤ
Ｉ（ｔｅｓｔ ｄａｔａ−ｉｎ）端子１２１、試験デー
タを出力するＴＤＯ（ｔｅｓｔ ｄａｔａ−ｏｕｔ）端
子１２５、ＴＣＫ（ｔｅｓｔ ｃｌｏｃｋ）端子１２
２、ＴＭＳ（ｔｅｓｔ ｍｏｄｅ ｓｅｌｅｃｔ）端子
１２３、及びＴＲＳＴ（ｔｅｓｔ ｒｅｓｅｔ）端子１
２４が設けられている。

【００１４】バウンダリ・スキャン対応部品２の内部に
は、入力端子１２０に対応してバウンダリ・スキャンの
ための入力セル１２７がシリーズに設けられ、バウンダ
リ・スキャンのパラレル動作により入力端子１２０から
試験データを取り込むようになっており、さらに入力セ
ル１２７に対向するようにバウンダリ・スキャンのため
の出力セル１２９がシリーズに設けられて、バウンダリ
・スキャンのシフト動作によって試験データが設定され
るようになっている。ＴＡＰ（ｔｅｓｔ ａｃｃｅｓｓ
ｐｏｒｔ）コントローラ１２８は、試験制御部３から
の試験データを受信し試験制御部３によって制御され
て、試験データ信号を出入させるコントローラである。

【００１５】試験回路４は、バウンダリ・スキャン対応
部品２と非バウンダリ・スキャン対応部品５とに接続さ
れて、信号のデータをやりとりする回路であって、複数
の試験入力端子１７１と試験出力端子１７２とを備え、
バウンダリ・スキャン対応部品２の出力端子１２６から
のデータを試験入力端子１７１で取り込み、そのデータ
に対応する試験データを試験出力端子１７２から出力し
て、バウンダリ・スキャン対応部品２の入力端子１２０
に供給する機能を備え、さらに試験機能が動作中は、バ
ウンダリ・スキャン対応部品２と非バウンダリ・スキャ
ン対応部品５とを、試験制御部３の信号によって試験モ
ードに設定することができる。

【００１６】試験制御部３は、試験データを生成し、試
験結果の良否の判定を行うための装置であって、基板１
の外部に設けられ、基板１に設けられた試験端子６の各
端子１６１〜１６５に接続可能なＴＤＩ（ｔｅｓｔ ｄ
ａｔａ−ｉｎ）端子１３１、ＴＣＫ（ｔｅｓｔ ｃｌｏ
ｃｋ）端子１３２、ＴＭＳ（ｔｅｓｔ ｍｏｄｅ ｓｅ
ｌｅｃｔ）端子１３３、ＴＲＳＴ（ｔｅｓｔ ｒｅｓｅ
ｔ）端子１３４及びＴＤＯ（ｔｅｓｔ ｄａｔａ−ｏｕ
ｔ）端子１３５を具備し、これらの端子は試験端子６の
各端子１６１〜１６５を介してバウンダリ・スキャン対
応部品２に設けられたＴＤＩ端子１２１、ＴＣＫ端子１
２２、ＴＭＳ端子１２３、ＴＲＳＴ端子１２４及びＴＤ
Ｏ端子１２５と接続される。試験制御部３は、これらの
端子を通してＴＡＰコントローラ１２８を制御する機能
を備え、さらに、通常動作モードと試験モードを切り替
えるためのＴＣＴＬ（ｔｅｓｔ ｃｏｎｔｒｏｌ）端子
１３６を具備している。

【００１７】次に、図１に示す本発明の電子部品実装基
板の試験工程の流れを、図２に示すフローチャートを用
いて説明する。試験制御部３により基板を試験モードに
設定した後、 工程Ｐ１・・・試験制御部３のＴＤＩ端子１３１から出
力端子１２６用の試験データを基板１の端子１６１を経
由して出力し、 工程Ｐ２・・・バウンダリ・スキャン対応部品２のＴＤ
Ｉ端子１２１が試験データを受信し、 工程Ｐ３・・・バウンダリ・スキャン対応部品のシフト
動作により出力セル１２９に試験データを設定し、 工程Ｐ４・・・出力セル１２９に設定された試験データ
をバウンダリ・スキャンのパラレル出力動作で出力端子
１２６に出力して出力端子１２６を活性化し、 工程Ｐ５・・・出力端子１２６から出力された試験デー
タを試験回路４の試験入力端子１７１で受信し、 工程Ｐ６・・・試験回路４が入力された試験データに対
応する試験データを生成して試験出力端子１７２から出
力し、 工程Ｐ７・・・バウンダリ・スキャン対応部品２が入力
端子１２０において試験データを受信して入力端子１２
０を活性化させ、 工程Ｐ８・・・バウンダリ・スキャンのパラレル入力動
作で入力端子１２０から入力セル１２７に試験データを
取り込み、 工程Ｐ９・・・バウンダリ・スキャン対応部品２が取り
込んだ試験データをバウンダリ・スキャンのシフト動作
によりＴＤＯ端子１２５へ出力し、 工程Ｐ１０・・・試験制御部３がＴＤＯ端子１２５から
の試験データをＴＤＯ端子１３５で受信し、正規データ
と比較することによりバウンダリ・スキャン対応部品２
の試験を行う。

【００１８】次に本発明の第２の実施の形態について、
図３に示すブロック図を用いて説明する。本第２の実施
の形態においては、第１の実施の形態に用いられた試験
回路にＲＯＭを利用した。

【００１９】図３において、電子部品実装基板１１に
は、試験の対象となるバウンダリ・スキャン対応部品２
と非バウンダリ・スキャン対応部品５とが混在して実装
され、さらに試験ＲＯＭ７及び試験端子６が設けられて
いる。これらの構成は、試験ＲＯＭ７を除き、図１にお
いて述べた第１の実施の形態と同じであるが、後述の説
明の便宜のために符号の一部を変更しさらに追加してあ
る。

【００２０】電子部品実装基板１１には、一般的なバウ
ンダリ・スキャン試験に必要とされる試験端子６とし
て、ＴＤＩ端子５６１、ＴＤＯ端子５６５、ＴＣＫ端子
５６２、ＴＭＳ端子５６３及びＴＲＳＴ端子５６４の５
個の端子と、試験ＲＯＭ７を制御して試験モードとする
ためのＴＣＴＬ端子５６６が設けられている。

【００２１】また、試験ＲＯＭ７には、アドレス端子５
７１が設けられ、バウンダリ・スキャン対応部品２の出
力端子５９１〜５９３に接続している。試験ＲＯＭ７に
設けられたデータ端子５７２が、バウンダリ・スキャン
対応部品２の入力端子５８１〜５８３に接続している。
この接続によって、試験ＲＯＭ７はバウンダリ・スキャ
ン対応部品２の出力端子５９１〜５９３のデータをアド
レスとして受け、そのアドレスに対応したデータをバウ
ンダリ・スキャン対応部品２の入力端子５８１〜５８３
へ供給する役目をする。

【００２２】次に、図３に示す第２の実施の形態におい
て、バウンダリ・スキャン対応部品２の入力端子５８１
〜５８３及び出力端子５９１〜５９３の試験方法につい
て説明する。

【００２３】試験制御部３が、ＴＣＴＬ端子５３６から
信号を発して試験ＲＯＭ７を試験モードに設定した後、
ＴＤＩ端子５３１から電子部品実装基板１１に設けられ
たＴＤＩ端子５６１を経由して、出力端子５９１〜５９
３を試験するためのデータを送信する。

【００２４】バウンダリ・スキャン対応部品２は、ＴＤ
Ｉ端子５２１から試験データを受信し、バウンダリ・ス
キャンのＳｈｉｆｔ−ＤＲの動作によって出力セル５９
４〜５９６に試験データをシフトする。

【００２５】出力セル５９４〜５９６に設定された試験
データは、バウンダリ・スキャンのＵｐｄａｔｅ−ＤＲ
の動作によって出力端子５９１〜５９３へ送出される。

【００２６】試験ＲＯＭ７は、出力端子５９１〜５９３
から出力されたデータをアドレス端子５７１で受信し、
その値に対応するデータを、データ端子５７２から入力
端子５８１〜５８３の試験データとして送信する。

【００２７】入力端子５８１〜５８３は試験データを受
信し、バウンダリ・スキャンのＣａｐｔｕｒｅ−ＤＲの
動作で対応する入力セル５８４〜５８６に試験データを
とり込む。

【００２８】入力セル５８４〜５８６でとり込まれた試
験データは、バウンダリ・スキャンのＳｈｉｆｔ−ＤＲ
の動作でＴＤＯ端子５２５へシフトされる。

【００２９】ＴＤＯ端子５２５から送信された試験デー
タは、試験制御部３のＴＤＯ端子５３５で受信されて期
待値と照合される。

【００３０】その結果出力端子５９１〜５９３と入力端
子５８１〜５８３との試験結果の判定が行われる。すな
わち、出力端子５９１〜５９３の試験においては、試験
データが試験ＲＯＭ７のアドレス端子５７１へ正常に通
知されることにより正常性が確認され、入力端子５８１
〜５８３の試験においては、試験ＲＯＭ７のデータ端子
５７２からの試験データが正常に受信されることにより
正常性が確認される。

【００３１】次に図４を用い、本発明の第２の実施の形
態において出力端子にショート障害がある場合について
説明する。

【００３２】先ず試験制御部３のＴＤＩ端子５３１から
試験パターンの一つである試験データ［１０１］を送信
し、バウンダリ・スキャン対応部品２のＴＤＩ端子５２
１から入力し、出力セル５９４〜５９６に設定する。次
に、出力セル５９４〜５９６の試験データを出力端子５
９１〜５９３へ送信する。

【００３３】このとき出力端子５９１〜５９３が正常な
場合には、試験データ［１０１］が試験ＲＯＭ７のアド
レス端子５７１へ通知されるが、出力端子５９１と出力
端子５９２との間がショートしている場合には、アドレ
ス端子５７１へ通知される試験データは［００１］とな
る。

【００３４】試験ＲＯＭ７は、アドレス端子５７１に通
知されたアドレス値［００１］を入力して、データ端子
５７２から対応する試験データ［１１０］を出力する。
試験ＲＯＭ７のデータ端子５７２から出力された試験デ
ータ［１１０］は、バウンダリ・スキャン対応部品２の
入力端子５８１〜５８３で受信し、そして入力セル５８
４〜５８６を介し、ＴＤＯ端子５２５へＳｈｉｆｔ−Ｄ
Ｒの動作でシフト出力され、さらに試験制御部３のＴＤ
Ｏ端子５３５で受信する。

【００３５】受信したデータ［１１０］は、正常なる場
合の期待値［０１０］と相違するため障害のあることが
検出できる。同様な手順によってバウンダリ・スキャン
対応部品２の入力端子５８１〜５８３と出力端子５９１
〜５９３に対し、［図６］に示すような試験パターンす
なわちオール０、オール１、及び００１、０１０、１０
０を組合せた入力データを供給することによって、バウ
ンダリ・スキャン対応部品２の入出力端子の試験を行う
ことができる。

【００３６】図５は、本発明の電子部品実装基板の第３
の実施の形態のブロック図である。本第３の実施の形態
は、上述の第１の実施の形態において、試験制御部３を
実装基板２１の中に組み込んだものである。このように
形成した電子部品実装基板２１においては、第１の実施
の形態における試験端子６を省略することができるとと
もに、試験制御部３を基板２１の中に組み入れたため
に、基板２１単独に試験を行うことができる。

【００３７】

【発明の効果】以上説明したように本発明は、バウンダ
リ・スキャン対応部品と非バウンダリ・スキャン対応部
品とが混在して実装された基板に試験回路を組み込み、
またバウンダリ・スキャン対応部品を制御する試験制御
部を設けたため、専用治具を用いることなくかつ短時間
でバウンダリ・スキャン対応部品の試験ができる電子部
品実装基板が得られるという効果がある。

【図面の簡単な説明】

【図１】本発明の電子部品実装基板の第１の実施の形態
を示すブロック図である。

【図２】図１に示す基板の試験工程の流れを示すフロー
チャートである。

【図３】本発明の電子部品実装基板の第２の実施の形態
を示すブロック図である。

【図４】図３に示す基板における障碍の検出の説明図で
ある。

【図５】本発明の電子部品実装基板の第３の実施の形態
を示すブロック図である。

【図６】本発明の試験パターンを示す図である。

【図７】従来の技術による試験方法を説明する略図であ
る。

【図８】図７と同様の図である。

【符号の説明】

１、１１、２１ 電子部品実装基板 ２ バウンダリ・スキャン対応部品 ３ 試験制御部 ４ 試験回路 ５ 非バウンダリ・スキャン対応部品 ６ 試験端子 ７ 試験ＲＯＭ １２０、５８１、５８２、５８３ 入力端子 １２１、１３１、１６１、５２１、５３１、５６１
ＴＤＩ（ｔｅｓｔ ｄａｔａ−ｉｎ）端子 １２２、１３２、１６２、５２２、５３２、５６２
ＴＣＫ（ｔｅｓｔ ｃｌｏｃｋ）端子 １２３、１３３、１６３、５２３、５３３、５６３
ＴＭＳ（ｔｅｓｔ ｍｏｄｅ ｓｅｌｅｃｔ）端子 １２４、１３４、１６４、５２４、５３４、５６４
ＴＲＳＴ（ｔｅｓｔ ｒｅｓｅｔ）端子 １２５、１３５、１６５、５２５、５３５、５６５
ＴＤＯ（ｔｅｓｔ ｄａｔａ−ｏｕｔ）端子 １２６、５９１、５９２、５９３ 出力端子 １２７、５８４、５８５、５８６ 入力セル １２８、５２８ ＴＡＰコントローラ １２９、５９４、５９５、５９６ 出力セル １３６、１６６、５３６、５６６ ＴＣＴＬ（ｔｅｓ
ｔ ｃｏｎｔｒｏｌ）端子 １７１、５７１ 試験入力端子／アドレス端子 １７２、５７２ 試験出力端子／データ端子 ２０１、２０２、２０３、２０４、２２１、２２２、２
２３、２２４、２５１、２５２、２５３、２５４、３０
１、３０２、３０３、３０４、３２１、３２２、３２
３、３２４、３５１、３５２、３５３、３５４ テス
トポイント

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 バウンダリ・スキャン対応部品と、非バ
   ウンダリ・スキャン対応部品とが混在して実装された電
   子部品実装基板における前記バウンダリ・スキャン対応
   部品の接続状態を試験するために、前記バウンダリ・ス
   キャン対応部品及び非バウンダリ・スキャン対応部品に
   接続されて、前記バウンダリ・スキャン対応部品と試験
   データのやり取りを行なう試験回路を有する前記電子部
   品実装基板において、 前記バウンダリ・スキャン対応部品のＴＡＰコントロー
   ラ及び前記試験回路を制御するための試験制御部を有
   し、 該試験制御部が、前記基板の外部に設けられた場合は、
   前記基板に設けられた試験端子を介し、前記基板内に組
   み込まれた場合は、直接、前記バウンダリ・スキャン対
   応部品及び前記試験回路に接続されており、 前記バウンダリ・スキャン対応部品と非バウンダリ・ス
   キャン対応部品とが、前記試験中は前記試験制御部によ
   って電気的に接続が遮断されて試験モードが設定され
   る、 ことを特徴とする電子部品実装基板。
2. 【請求項２】 バウンダリ・スキャン対応部品と、非バ
   ウンダリ・スキャン対応部品とが混在して実装された電
   子部品実装基板におけるバウンダリ・スキャン対応部品
   の入出力端子の接続状態を試験する電子部品実装基板の
   試験方法であって、 試験制御部から前記実装基板へ信号を送って該基板を試
   験モードに設定した後、前記バウンダリ・スキャン対応
   部品に試験データを送信し、 該バウンダリ・スキャン対応部品は該試験データを受信
   して、バウンダリ・スキャンのシフト−ＤＲの動作で出
   力セルへ該試験データをシフトし、さらに該出力セルに
   設定された該試験データをバウンダリ・スキャンのアッ
   プデート−ＤＲの動作で出力端子へ送信し、 該出力端子から送出された試験データを、試験回路がア
   ドレス端子で受信した後、該試験データに対応するデー
   タをデータ端子から前記バウンダリ・スキャン対応部品
   に送信し、 該バウンダリ・スキャン対応部品は、バウンダリ・スキ
   ャンのキャプチャのシフト−ＤＲの動作でシフトし、 該対応するデータを前記試験制御部が受信して、期待値
   と照合することによって前記入出力端子の試験を行なう
   電子部品実装基板の試験方法。