JP2003519358A - 集積回路コンポーネントにおける電気信号の測定および分析装置 - Google Patents

集積回路コンポーネントにおける電気信号の測定および分析装置

Info

Publication number
JP2003519358A
JP2003519358A JP2000555104A JP2000555104A JP2003519358A JP 2003519358 A JP2003519358 A JP 2003519358A JP 2000555104 A JP2000555104 A JP 2000555104A JP 2000555104 A JP2000555104 A JP 2000555104A JP 2003519358 A JP2003519358 A JP 2003519358A
Authority
JP
Japan
Prior art keywords
contact points
signals
integrated circuit
connection contact
test connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000555104A
Other languages
English (en)
Inventor
シュミット ヴィルヘルム
デルヘーファー カールステン
Original Assignee
インフィネオン テクノロジース アクチエンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジース アクチエンゲゼルシャフト filed Critical インフィネオン テクノロジース アクチエンゲゼルシャフト
Publication of JP2003519358A publication Critical patent/JP2003519358A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Abstract

(57)【要約】 本発明によれば、集積回路コンポーネント（チップ）（１）に１つまたは複数の外部のテストコネクションコンタクトポイント（パッド；ピン；ボール）（２，３）が設けられている。それらのテストコネクションコンタクトポイントへ、ダイレクトには接近できない回路個所たとえばチップ内部の個所（１５〜２０）または隠されているコンタクトポイントから、たとえばマルチプレクス回路（７，８）によりそのつど選択的に切り替え可能にコンポーネント内部の導体路を介して、測定もしくは分析すべき信号が（４，５，６）が導かれる。本発明による装置を、たとえば高密度に集積された半導体チップにおいて適用することができる。

Description

【発明の詳細な説明】
【０００１】 本発明は、多数のコネクションコンタクトポイント（パッド Pad；ピン Pin；
ボール Ball）の設けられた集積回路コンポーネント（ＩＣ；集積回路；チップ
）内で、外部からダイレクトには接近できない回路個所に生じる電気信号を電気
的に測定および分析する装置に関する。
【０００２】 集積回路コンポーネントにおける誤動作ならびにクロック動作の コンセプトを分析できるようにするために必要とされるのは、チップ内部の信号
を監視することであり、つまり集積回路コンポーネント内でアクセスないしは接
近できない場所にある信号を監視しなければならない。この場合、時間的に精確
な信号監視が重要な役割を果たすことが多い。そのためにはたとえばクロックを
相互に測定したり、割り込みなど非同期の信号を測定したり、さらに非同期の信
号に依存する動作を分析したりする必要がある。
【０００３】 これまでの分析では、技術的に非常に複雑でありそれゆえきわめて高価でもあ
る専用の分析機器が用いられてきた。このような分析のためには、集積回路コン
ポーネントを開いて測定のために準備しなければならない。しかしながらこのよ
うな措置によって回路の電気特性が変化してしまい、誤りを再現するのがもはや
部分的に不可能になってしまう。
【０００４】 接近できない回路個所というのは、集積回路コンポーネントの定義や設計に起
因する場合もある。たとえば集積回路が新しいいわゆるＢＧＡ（Ball Grid Arra
y）ケーシング内に取り付けられ、その際にシステム内でシステムプレートに取
り付けられていると、ＢＧＡケーシングにおいてシステムボードに対するコンタ
クトポイント（Ball）に接近するのはもはや不可能である。なぜならば、それら
のコンタクトポイントはケーシングの下側に存在しており、したがってケーシン
グとシステムボードとの間に隠れてしまう。このためそれらのコンタクトポイン
トにおいて、分析や試験の目的で信号を取り出すことができない。たとえば集積
半導体回路のためにＴＱＰＦケーシングを使用すれば、このような問題は生じな
い。それというのもこの場合、システム内で信号をじかにピンから取り出せるか
らである。
【０００５】 これに対しＢＧＡケーシングの場合、システムボード上で最も重要な信号がテ
ストポイントへと導かれ、接続されたチップまでさらにそこから案内される。こ
れによって個々のシステムボード上でスペースをとることになり、これに付随し
て必然的に付加的なコストがかかるとともに、ばらすときに余計な手間もかかり
、そのようにばらしてはじめて、部分的に多層構造となっているプリント配線板
の表面にそれ相応の信号を導かなければならない。これらの理由から、ごく少数
の信号だけしかテストポイントに導かれず、つまりエラー発生時に所望の信号を
取り出せない事態の発生する可能性がある。
【０００６】 したがって本発明の課題は、集積回路コンポーネントにおける接近できない回
路個所に生じる信号たとえばチップ内部の信号あるいはすべての信号を、ＢＧＡ
ケーシングにより封止された集積半導体回路のコンタクトポイントにおいて監視
できるようにするために、技術的にほとんど煩雑でない構成を提供し、目立つよ
うになってきた大量生産においてもテストないしは分析を簡単に実施できるよう
にすることにある。
【０００７】 冒頭で述べた形式の装置に係わる本発明によればこの課題は、集積回路コンポ
ーネント内に１つまたは複数の外部のテストコネクションコンタクトポイントが
設けられており、外部から接近できない回路個所からそれらのコンタクトポイン
トへ、測定もしくは分析すべき信号がそれぞれ選択的に切り替え可能にコンポー
ネント内部の導体路を介して供給される。
【０００８】 外部のテストコネクションコンタクトポイントを使用することにより、内部の
チップ信号を見ることができるようにすることが可能となり、時間的な特性を精
確に求めることができるようになる。この目的で、外部から接近できない回路個
所から外部のコネクションコンタクトポイントのうちの１つへ、選択的に切り替
え可能にコンポーネント内部の導体路を介して基準信号が導かれ、外部の接近で
きない回路個所から他の１つのテストコネクションコンタクトポイントもしくは
他の複数のテストコネクションコンタクトポイントへ、そのつど選択的に切り替
え可能にコンポーネント内部の導体路を介して測定もしくは分析すべき信号が導
かれる。
【０００９】 つまり時間的な信号特性を求めるために、分析すべき信号に加えて基準信号も
利用できるようになる。したがって、たとえばクロック信号や非同期の信号など
のようなチップ内部の信号を時間的に精確に分析できるようにする目的で、本発
明によれば少なくとも２つの外部のテストコネクションコンタクトポイントが実
現される。
【００１０】 このように、接近できずアクセスできない信号は集積回路コンポーネントの内
部のチップ信号であり、この集積回路コンポーネントは、それらの信号が基準信
号も含めて選択的に切り替え可能に外部のテストコネクションコンタクトポイン
トへ導かれるように構成されている。
【００１１】 とはいえ、アクセスできない信号を、集積回路コンポーネントのケーシングに
おける接近できないコンタクトポイントに生じる信号としてもよく、それらの信
号は基準信号も含めて選択的に切り替え可能にテストコネクションコンタクトポ
イントへ導かれ、それらのテストコネクションコンタクトポイントは、それらの
うち特別なコンタクトポイントにより形成されている。
【００１２】 この場合、集積回路のケーシングはたとえばいわゆるＢＧＡケーシング（ボー
ルグリッドアレイ Ball Grid Array ケーシング）であって、このケーシングの
場合、コンタクトポイント（ボール Ball）により実現されたテストコネクショ
ンコンタクトポイントに接近することはできない。なぜならばそれらのコンタク
トポイントはケーシングの下部に存在しており、つまりケーシングとそのケーシ
ングの取り付けられているシステムボードとの間で、見えなくなっているからで
ある。その際、他のコンタクトポイントにおける測定および分析すべき信号なら
びにやはり他のコンタクトポイントに生じる基準信号が選択的な切り替えにより
供給される特別なコンタクトポイントが、システムボード上のそれ相応に多数の
金属製のテストポイントと導電接続されている。
【００１３】 つまりＢＧＡケーシング内で１つまたは複数のコンタクトポイントが規定され
、それらの信号は顧客固有のシステムボード上でテストポイントにおいて見るこ
とができる。このようなコンタクトポイントへ、集積回路コンポーネントにおけ
る他のすべてのコンタクトポイントからの信号をみることができるようにするこ
とが可能である。
【００１４】 集積回路コンポーネントにおいて有利には選択的な切り替えのため、時間的に
制御されるマルチプレクス回路が設けられており、このマルチプレクス回路を介
して測定もしくは分析すべき種々の信号ならびに個々の基準信号が、テストコネ
クションコンタクトポイントへ切り替えられて供給される。時間的に制御される
マルチプレクス回路がＢＧＡケーシングにより取り囲まれている集積回路コンポ
ーネント内に設けられていれば、テストコネクションコンタクトポイントとして
は用いられないコンタクトポイントが、マルチプレクス回路の入力側と導電接続
されており、このマルチプレクス回路の出力側は、テストコネクションコンタク
トポイントを成すＢＧＡケーシングのコンタクトポイントと導電接続されている
。この場合、すべてのコンタクトポイント信号を、特定のテストコンタクトへ向
けて任意に多重化させることができる。これまで信号は常に一義的に、１つまた
はごく僅かないくつかのコンタクトポイントに割り当てられていた。
【００１５】 本発明による装置の１つの有利な実施形態によれば、テストコネクションコン
タクトポイントへの選択的な切り替えをまえもって定めるマルチプレクス回路の
制御が、プログラミング可能に構成されている。これにより、マルチプレクス回
路を動作中も必要に応じてプログラミングすることができる。
【００１６】 本発明に応じて構成されている装置を、コンポーネントテスタにより集積回路
コンポーネントを分析するために用いることができ、その際、テストコネクショ
ンコンタクトポイントにそれぞれ生じる信号が、分析のためコンポーネントテス
タへ入力される。
【００１７】 本発明による装置を、システム内のアプリケーションにおいて集積回路コンポ
ーネントをダイレクトに分析するためにも使用することができ、その際、テスト
コネクションコンポーネントに生じる信号が測定され分析される。さらにこの場
合、集積回路コンポーネントの組み込まれているシステムも付加的に分析するこ
とができる。
【００１８】 テストコネクションコンタクトポイントは有利には選択的に逆の動作方向でも
、集積回路コンポーネントにおいて外部から接近できない回路個所へ信号を入力
するために用いることができる（入力モード）。
【００１９】 次に、図面に示されている実施例に基づき本発明について説明する。
【００２０】 図１は集積半導体電気回路コンポーネント（チップ）を示す図であって、これ
には２つの外部のテストコネクションコンタクトポイント（ピン）が設けられて
おり、それらを介して内部のチップ信号を監視することができる。
【００２１】 図２も半導体電気チップを示す図であって、これには２つの外部のテストパッ
ドが設けられており、それらを介して、ＢＧＡケーシングにおいて組み込み時に
はアクセスないしは接近できないパッドの信号を監視することができる。
【００２２】 図３は、ＢＧＡケーシング内に取り付けられた半導体電気チップをシステム全
体としてみた概略図である。
【００２３】 図４のａ，ｂ，ｃはそれぞれ、ＢＧＡケーシング（Plastic Thin Flat Ball G
rid Array）を下方、側面ないしは上方からみた図である。
【００２４】 図１に略示されてる集積半導体回路コンポーネント（チップ）１は、２つの外
部のテストコネクションコンタクトポイントピ（ン）２および３を有しており、
これらを介してチップ内部の信号４，５，６つまりそのままでは接近できない回
路個所に生じる信号を時間的に精確に監視することができる。この場合、たとえ
ばクロックを相互に測定したり、割り込みなど非同期の信号を測定したり、ある
いは非同期の信号に依存する動作を分析したりすることができる。集積回路コン
ポーネント１は、時間的な特性を精確に測定するべきであるため、２つの外部の
コネクションコンタクトポイント２および３を有している。
【００２５】 このような測定のために、テストコネクションコンタクトポイント２または３
の一方における分析すべき信号に加えて、そのつど他方のテストコネクションコ
ンタクトポイントにおいて基準信号が得られる。したがってチップ内部の信号４
，５または６を時間的に精確に分析するために、少なくとも２つのテストコネク
ションコンタクトポイント２，３を設けておく必要がある。内部のチップ信号４
，５または６の選択的な切り替えのため、マルチプレクス回路として２つのマル
チプレクサ７，８が設けられており、これらの入力側９，１０，１１ないしは１
２，１３，１４は、信号を案内するチップ内部の個所１５，１６，１７ないしは
１８，１９，２０と接続されている。両方のマルチプレクサ７または８の出力側
２１および２２は、両方の外部のテストコネクションコンタクトポイント（ピン
）２または３と導電接続されている。
【００２６】 たとえばロジックまたはトライステートとして実現できる両方のマルチプレク
サ７，８の切り替えは、それぞれ１つの制御レジスタ２３または２４により制御
され、それらの制御レジスタはコントローラ、ディジタル信号プロセッサまたは
タップコントローラによって動作中、プログラミング可能である。
【００２７】 図２にもやはり集積半導体電気回路コンポーネント（チップ）２５が略示され
ており、これには外部のテストコネクションコンタクトポイントを成すテストコ
ンタクトポイント（テストパット；テストボール）２６，２７が設けられていて
、これらのテストコンタクトポイントを介して、組み込まれた状態で接近できな
いＢＧＡケーシングのコンタクトポイント（パッド；ボール）２８からの信号を
監視することができる。図４ａ、４ｂ，４ｃに異なる３つの視点で描かれている
ように、システムボード２９に対するコンタクトポイント２８は接近できない。
それというのも、それらのコンタクトポイント２８はケーシング３０の下部に存
在しており、そのためケーシング３０とシステムボード２９との間に隠れてしま
っているからである。
【００２８】 したがってコンタクトポイント２８における信号は、テストや分析の目的で接
近できない。コンタクトポイント２８に生じる信号を選択的に切り替えるため、
図２に示されているようにマルチプレクス回路３１が設けられており、この回路
の複数の入力側３２は個々のコンタクトポイント２８と接続されている。
【００２９】 マルチプレクス回路３１の出力側３３および３４は、両方の外部のテストコン
タクトポイント（テストボール）２６もしくは２７と電気的に接続されている。
たとえばロジックまたはトライステートとして実現できるマルチプレクス回路３
１の切り替えは、制御レジスタ３５によって制御され、この制御レジスタはコン
トローラ、ディジタル信号プロセッサまたはタップコントローラによって動作中
、プログラミング可能である。
【００３０】 図３には、それぞれＢＧＡケーシング内に取り付けられた集積半導体回路コン
ポーネント３６，３７がシステム全体として略示されており、これは顧客固有の
システムボード３８上に構築されている。システムボード３８上には２つの金属
製のテストポイント３９，４０が取り付けられており、これらは両方のテストコ
ンタクトポイント２６，２７と電気的に接続されている。テストコンタクトポイ
ント２６，２７として規定されている集積半導体回路コンポーネント３６のボー
ルの信号は、システムボード３８上の両方のテストポイント３９，４０でみるこ
とができるようにされる。
【００３１】 これらの両方のコンタクトポイント２６，２７つまりはテストポイント３９，
４０に対し、集積回路コンポーネント３６における他のすべてのコンタクトポイ
ント２８からの信号をみえるようにすることができる。他のコンタクトポイント
２８からテストコンタクトポイント２６もしくは２７への個々の信号の選択的な
切り替え制御は、図１と同様にマルチプレクス回路３１によって行われる。
【図面の簡単な説明】
【図１】 集積半導体電気回路コンポーネント（チップ）を示す図であって、これには２
つの外部のテストコネクションコンタクトポイント（ピン）が設けられており、
それらを介して内部のチップ信号を監視することができる。
【図２】 半導体電気チップを示す図であって、これには２つの外部のテストパッドが
設けられており、それらを介して、ＢＧＡケーシングにおいて組み込み時にはア
クセスないしは接近できないパッドの信号を監視することができる。
【図３】 ＢＧＡケーシング内に取り付けられた半導体電気チップをシステム全体として
みた概略図である。
【図４】 図４のａ，ｂ，ｃはそれぞれ、ＢＧＡケーシング（Plastic Thin Flat Ball G
rid Array）を下方、側面ないしは上方からみた図である。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G132 AA01 AD00 AG01 AG08 AH03 AK02 AK07 AK22 AL11 4M106 AA02 AC08 AD23 BA01 5F038 DF01 DT02 DT04 DT05 DT15 EZ20

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 多数のコネクションコンタクトポイント（パッド；ピン；ボ
    ール）の設けられた集積回路コンポーネント（ＩＣ；集積回路；チップ）内で、
    外部から接近できない回路個所に生じる電気信号を電気的に測定および分析する
    装置において、 集積回路コンポーネント（１）に１つまたは複数の外部のテストコネクション
    コンタクトポイント（２，３）が設けられており、 外部から接近できない回路個所（１５〜２０）から該テストコネクションコン
    タクトポイントへ、測定または分析すべき信号（４，５，６）がコンポーネント
    内部の導体路を介してそれぞれ選択的に切り替えられて導かれることを特徴とす
    る、 外部から接近できない回路個所に生じる電気信号を電気的に測定および分析す
    る装置。
  2. 【請求項２】 外部から接近できない回路個所（１５〜１７）から外部のテ
    ストコネクションコンタクトポイント（２，３）の一方（２）へ、コンポーネン
    ト内部の導体路を介して選択的に切り替えられて基準信号が導かれ、外部から接
    近できない回路個所（１８〜２０）から他方のテストコネクションコンタクトポ
    イント（３）または複数のテストコネクションコンタクトポイントへ、コンポー
    ネント内部の導体路を介して選択的に切り替えられて測定または分析すべき信号
    が導かれる、請求項１記載の装置。
  3. 【請求項３】 ただ２つの外部のコネクションコンタクトポイント（２，３
    ）だけが設けられている、請求項２記載の装置。
  4. 【請求項４】 接近できずアクセスできない信号（４，５，６）は集積回路
    コンポーネント（１）における内部のチップ信号であり、該集積回路コンポーネ
    ントは、それらの信号（４，５，６）が基準信号も含めて選択的に切り替え可能
    に前記テストコネクションコンタクトポイント（２，３）へ導かれるように構成
    されている、請求項１から３のいずれか１項記載の装置。
  5. 【請求項５】 接近できずアクセスできない信号（４，５，６）は、集積回
    路コンポーネント（２５）のケーシングにおいて接近できないコンタクトポイン
    ト（２８）に生じる信号であり、それらの信号（４，５，６）は基準信号も含め
    て選択的な切り替えによりテストコネクションコンタクトポイント（２６，２７
    ）へ導かれ、該テストコネクションコンタクトポイントは、前記コンタクトポイ
    ント（２８）のうち特別なコンタクトポイントにより形成されている、請求項１
    から３のいずれか１項記載の装置。
  6. 【請求項６】 集積回路コンポーネントのケーシングはいわゆるＢＧＡケー
    シング（ボールグリッドアレイ Ball Grid Array ケーシング）であり、コンタ
    クトポイント（ボール Ball）により実現されているテストコネクションコンタ
    クトポイント（２８）には、それらのコンタクトポイントがＢＧＡケーシング（
    ３０）の下側に存在しておりケーシングと該ケーシングの取り付けられるシステ
    ムボード（２９，３０）との間で見えないため、接近できず、他のコンタクトポ
    イントにおける測定および分析すべき信号およびやはり他のコンタクトポイント
    に生じる基準信号が選択的な切り替えにより導かれる特別なコンタクトポイント
    （２６，２７）が、前記システムボード（２９，３８）上の相応に多数の金属製
    テストポイント（３９，４０）と導電接続されている、請求項５記載の装置。
  7. 【請求項７】 選択的な切り替えのため集積回路コンポーネント（１；２５
    ）内に、時間的に制御されるマルチプレクス回路（７，８；３１）が設けられて
    おり、該マルチプレクス回路を介して、測定および分析すべき種々の信号ならび
    に個々の基準信号が外部のテストコネクションコンタクトポイント（２，３；２
    ６，２７）へ切り替えられて導かれる、請求項１から６のいずれか１項記載の装
    置。
  8. 【請求項８】 時間的に制御される前記マルチプレクス回路（３１）は、Ｂ
    ＧＡケーシングにより取り囲まれた集積回路コンポーネント（２５）内に設けら
    れており、外部のテストコネクションコンタクトポイント（２８）として用いら
    れないコンタクトポイントは、マルチプレクス回路（３１）の入力側（３２）と
    導電接続されており、該マルチプレクス回路（３１）の出力側（３３，３４）は
    、ＢＧＡケーシングにおいて外部のテストコネクションコンタクトポイント（２
    ６，２７）を成すコンタクトポイントと導電接続されている、請求項５または７
    記載の装置。
  9. 【請求項９】 外部のテストコネクションコンタクトポイント（２，３；２
    ６，２７）への選択的な切り替えをまえもって定めるマルチプレクス回路（７，
    ８；３１）の制御は、プログラミング可能に構成されている、請求項７または８
    記載の装置。
  10. 【請求項１０】 テストコネクションコンタクトポイント（２，３）は選択
    的に逆の動作方向で、集積回路コンポーネント（１）において外部から接近でき
    ない回路個所（１５〜２０）へ信号を入力するために用いられる（入力モード）
    、請求項１から９のいずれか１項記載の装置。
  11. 【請求項１１】 コンポーネントテスタによって集積回路コンポーネント（
    １）を分析するために用いられ、該コンポーネントテスタへ、テストコネクショ
    ンコンタクトポイント（２，３）にそのつど生じる信号が分析のために入力され
    る、請求項１から１０のいずれか１項記載の装置。
  12. 【請求項１２】 システム内のアプリケーションにおいて集積回路コンポー
    ネント（１）を分析するために用いられ、テストコネクションコンタクトポイン
    ト（２，３）に生じる信号が測定され分析される、請求項１から１０のいずれか
    １項記載の装置。
  13. 【請求項１３】 集積回路コンポーネント（１）の組み込まれているシステ
    ムを分析するために付加的に用いられる、請求項１２記載の装置。
JP2000555104A 1998-06-16 1999-06-11 集積回路コンポーネントにおける電気信号の測定および分析装置 Pending JP2003519358A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19826825.4 1998-06-16
DE19826825 1998-06-16
PCT/DE1999/001719 WO1999066337A2 (de) 1998-06-16 1999-06-11 Einrichtung zur vermessung und analyse von elektrischen signalen eines integrierten schaltungsbausteins

Publications (1)

Publication Number Publication Date
JP2003519358A true JP2003519358A (ja) 2003-06-17

Family

ID=7871063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000555104A Pending JP2003519358A (ja) 1998-06-16 1999-06-11 集積回路コンポーネントにおける電気信号の測定および分析装置

Country Status (7)

Country Link
US (5) US6949940B2 (ja)
EP (3) EP1380848B1 (ja)
JP (1) JP2003519358A (ja)
KR (1) KR20010052906A (ja)
CN (1) CN1439101A (ja)
DE (3) DE59915088D1 (ja)
WO (1) WO1999066337A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002049503A (ja) * 2000-03-02 2002-02-15 Texas Instr Inc <Ti> 複数データ処理コアのデバッグ機能を同時サポートする動的に構成可能なデバッグ装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260950A (en) * 1991-09-17 1993-11-09 Ncr Corporation Boundary-scan input circuit for a reset pin
DE59915088D1 (de) * 1998-06-16 2009-11-05 Infineon Technologies Ag Einrichtung zur Vermessung und Analyse von elektrischen Signalen eines integrierten Schaltungsbausteins
DE60118089T2 (de) 2000-03-02 2006-10-05 Texas Instruments Incorporated, Dallas Abtastschnittstelle mit Zeitmultiplexmerkmal zur Signalüberlagerung
US6691780B2 (en) 2002-04-18 2004-02-17 Halliburton Energy Services, Inc. Tracking of particulate flowback in subterranean wells
DE10254390B4 (de) * 2002-11-21 2016-05-12 Dr. Johannes Heidenhain Gmbh Schaltungsanordnung sowie mit dieser Schaltungsanordnung ausgestattetes Winkel- bzw. Längenmessgerät
TWI234003B (en) * 2003-11-07 2005-06-11 Mediatek Inc Method and device for monitoring an integrated circuit
US7299875B2 (en) 2004-06-08 2007-11-27 Halliburton Energy Services, Inc. Methods for controlling particulate migration
US7883740B2 (en) 2004-12-12 2011-02-08 Halliburton Energy Services, Inc. Low-quality particulates and methods of making and using improved low-quality particulates
US20060267221A1 (en) * 2005-05-27 2006-11-30 Allen Greg L Integrated-circuit die having redundant signal pads and related integrated circuit, system, and method
US7318474B2 (en) 2005-07-11 2008-01-15 Halliburton Energy Services, Inc. Methods and compositions for controlling formation fines and reducing proppant flow-back
US7443180B2 (en) * 2006-12-06 2008-10-28 International Business Machines Corporation On-chip probing apparatus
KR101321947B1 (ko) * 2007-09-20 2013-11-04 삼성전자주식회사 정전기 방전 보호회로를 구비하는 반도체 장치 및 이장치의 테스트 방법
US20090134901A1 (en) * 2007-11-28 2009-05-28 Chen Ping-Po Integrated circuit die structure simplifying ic testing and testing method thereof
US20090219032A1 (en) * 2008-02-28 2009-09-03 Qimonda Ag System and method for determining circuit functionality under varying external operating conditions
JP4730451B2 (ja) * 2009-03-16 2011-07-20 富士ゼロックス株式会社 検出データ処理装置及びプログラム
US8564322B2 (en) * 2009-12-21 2013-10-22 International Business Machines Corporation Receiver signal probing using a shared probe point
US9153507B2 (en) * 2012-01-31 2015-10-06 Broadcom Corporation Semiconductor package with improved testability
KR102637795B1 (ko) * 2017-02-10 2024-02-19 에스케이하이닉스 주식회사 반도체 장치
US11350525B2 (en) * 2020-05-18 2022-05-31 Nuvoton Technology Corporation Method and apparatus for mounting a DUT on a test board without use of socket or solder

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3807910A (en) 1972-05-03 1974-04-30 W Paget Compressor
US3801910A (en) * 1972-07-03 1974-04-02 Ibm Externally accessing mechanical difficult to access circuit nodes using photo-responsive conductors in integrated circuits
JPS61228365A (ja) 1985-04-02 1986-10-11 Oki Electric Ind Co Ltd 信号処理ｌｓｉの試験方式
FR2611052B1 (fr) * 1987-02-17 1989-05-26 Thomson Csf Dispositif de test de circuit electrique et circuit comportant ledit dispositif
JP2579327B2 (ja) * 1987-12-04 1997-02-05 富士通株式会社 半導体集積回路
US5070296A (en) * 1990-06-22 1991-12-03 Honeywell Inc. Integrated circuit interconnections testing
JPH0476474A (ja) 1990-07-18 1992-03-11 Nec Corp 半導体集積回路
US5260950A (en) * 1991-09-17 1993-11-09 Ncr Corporation Boundary-scan input circuit for a reset pin
US5418470A (en) * 1993-10-22 1995-05-23 Tektronix, Inc. Analog multi-channel probe system
US5430394A (en) * 1994-03-11 1995-07-04 Advanced Micro Devices, Inc. Configuration and method for testing a delay chain within a microprocessor clock generator
US5517515A (en) * 1994-08-17 1996-05-14 International Business Machines Corporation Multichip module with integrated test circuitry disposed within interposer substrate
US5712858A (en) * 1995-04-11 1998-01-27 Digital Equipment Corporation Test methodology for exceeding tester pin count for an asic device
US6014033A (en) * 1995-08-31 2000-01-11 Texas Instruments Incorporated Method of identifying the point at which an integrated circuit fails a functional test
US6180867B1 (en) * 1996-04-17 2001-01-30 General Electric Company Thermal sensor array and methods of fabrication and use
US5909004A (en) * 1996-04-17 1999-06-01 General Electric Company Thermocouple array and method of fabrication
US5895978A (en) * 1997-04-02 1999-04-20 International Business Machines Corporation High density signal multiplexing interposer
DE59915088D1 (de) * 1998-06-16 2009-11-05 Infineon Technologies Ag Einrichtung zur Vermessung und Analyse von elektrischen Signalen eines integrierten Schaltungsbausteins
JP2000021939A (ja) * 1998-06-29 2000-01-21 Mitsubishi Electric Corp 突起電極付半導体チップおよびその検査方法
KR100378202B1 (ko) * 2001-07-04 2003-03-29 삼성전자주식회사 지연 시간 조절을 위한 디지탈 위상 보간 회로 및 지연시간 조절 방법
DE10255665B4 (de) * 2002-11-28 2008-05-08 Qimonda Ag Schaltung und Verfahren zur Bestimmung wenigstens eines Spannungs-, Strom- und/oder Leistungswerts einer integrierten Schaltung
US7309998B2 (en) * 2002-12-02 2007-12-18 Burns Lawrence M Process monitor for monitoring an integrated circuit chip
US6933761B2 (en) * 2003-06-20 2005-08-23 Altera Corporation Techniques for dynamically selecting phases of oscillator signals

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002049503A (ja) * 2000-03-02 2002-02-15 Texas Instr Inc <Ti> 複数データ処理コアのデバッグ機能を同時サポートする動的に構成可能なデバッグ装置
JP4551019B2 (ja) * 2000-03-02 2010-09-22 テキサス インスツルメンツ インコーポレイテツド 複数データ処理コアのデバッグ機能を同時サポートする動的に構成可能なデバッグ装置

Also Published As

Publication number Publication date
EP1088239B1 (de) 2006-05-31
EP1398640A3 (de) 2007-06-27
US7239162B2 (en) 2007-07-03
EP1398640A2 (de) 2004-03-17
EP1398640B1 (de) 2009-09-09
EP1088239A1 (de) 2001-04-04
US20060176066A1 (en) 2006-08-10
WO1999066337A3 (de) 2002-09-26
CN1439101A (zh) 2003-08-27
EP1380848A3 (de) 2007-06-27
EP1380848B1 (de) 2009-09-23
DE59915081D1 (de) 2009-10-22
US20080111578A1 (en) 2008-05-15
US6949940B2 (en) 2005-09-27
US7342404B2 (en) 2008-03-11
EP1380848A2 (de) 2004-01-14
US20010052783A1 (en) 2001-12-20
DE59915088D1 (de) 2009-11-05
WO1999066337A2 (de) 1999-12-23
DE59913490D1 (de) 2006-07-06
US20050093562A1 (en) 2005-05-05
US20050116732A1 (en) 2005-06-02
KR20010052906A (ko) 2001-06-25

Similar Documents

Publication Publication Date Title
US7342404B2 (en) Device for measurement and analysis of electrical signals of an integrated circuit component
TWI407120B (zh) 路由探針卡上信號的可程式裝置
US4504784A (en) Method of electrically testing a packaging structure having N interconnected integrated circuit chips
US4441075A (en) Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection
JP2014062925A (ja) 信号測定装置
US4494066A (en) Method of electrically testing a packaging structure having n interconnected integrated circuit chips
US4509008A (en) Method of concurrently testing each of a plurality of interconnected integrated circuit chips
US20080100320A1 (en) Intelligent probe card architecture
US5717699A (en) Method and apparatus for accessing internal integrated circuit signals
KR970707708A (ko) 프로그램 가능한 고집적 전자 검사 장치(programmable high density electronic testing device)
JPH06160457A (ja) 回路板試験装置
JPH02141681A (ja) 試験プローブ
CN100492018C (zh) 通用测量转接器系统
JP2002176140A (ja) 半導体集積回路ウェハ
KR20030075160A (ko) 입출력 도통 테스트 모드 회로
US7285973B1 (en) Methods for standardizing a test head assembly
US20040193989A1 (en) Test system including a test circuit board including through-hole vias and blind vias
US6092226A (en) Fabrication of test logic for level sensitive scan on a circuit
WO2001053845A1 (en) A printed circuit assembly with configurable boundary scan paths
JPH01129432A (ja) 集積回路
US8203356B2 (en) Device, system and method for testing and analyzing integrated circuits
JPH05315411A (ja) テストヘッド
Turino Surface Mount Technology Guidelines
JPH03250641A (ja) Ｌｓｉ評価装置用プローブカード
JP2000284024A (ja) 半導体装置及び集積回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041112