CN113567838A - 一种基于转接板的电路测试结构及其制备方法 - Google Patents
一种基于转接板的电路测试结构及其制备方法 Download PDFInfo
- Publication number
- CN113567838A CN113567838A CN202110852565.2A CN202110852565A CN113567838A CN 113567838 A CN113567838 A CN 113567838A CN 202110852565 A CN202110852565 A CN 202110852565A CN 113567838 A CN113567838 A CN 113567838A
- Authority
- CN
- China
- Prior art keywords
- test
- test board
- board
- pcb
- interposer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 150
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 238000012546 transfer Methods 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 239000011521 glass Substances 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 16
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 239000003292 glue Substances 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 abstract description 5
- 238000004806 packaging method and process Methods 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- WEJZHZJJXPXXMU-UHFFFAOYSA-N 2,4-dichloro-1-phenylbenzene Chemical compound ClC1=CC(Cl)=CC=C1C1=CC=CC=C1 WEJZHZJJXPXXMU-UHFFFAOYSA-N 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开一种基于转接板的电路测试结构及其制备方法，属于集成电路封装测试领域。该电路测试结构包括PCB测试板、转接测试板和测试插座；转接测试板固定在所述PCB测试板上，实现小节距电路与PCB测试板之间的转接；测试插座组装在所述转接测试板上；其中转接测试板可以为硅转接测试板或玻璃转接测试板。本发明通过在传统PCB测试板上采用转接板进行测试转接，获得一种新型电路测试结构，弥补了传统PCB测试板受布线密度限制的不足，可满足小节距电路测试的应用需求；另外采用晶圆级再布线技术制备转接测试板，可提高布线密度、降低制作成本。
Description
技术领域
本发明涉及集成电路封装测试技术领域，特别涉及一种基于转接板的电路测试结构及其制备方法。
背景技术
随着集成电路向小型化、多功能化、高可靠等方向发展，电路封装密度进一步提高，尤其芯片尺寸封装（CSP）、晶圆级扇出封装（Fan-out）技术的出现，使得引脚间距不断缩小、I/O数量不断增加，但这也带来了小节距电路KGD测试的挑战。
晶圆级再布线技术是在晶圆表面沉积金属层和介质层并形成相应的金属布线图形，可实现更小线宽、更小线距的高密度布线。随着封装体引脚间距不断缩小，迫使测试板所需的布线层数、布线密度不断增加。但传统PCB制备技术受到工艺水平的限制，制备多层、小节距板子难度很大，已无法满足小节距、高密度测试板的制备需求。所以为了满足目前小节距电路的KGD测试需求，亟需开发一种高密度的新型电路测试结构。
发明内容
本发明的目的在于提供一种基于转接板的电路测试结构及其制备方法，以现在满足小节距电路测试的应用需求。
为解决上述技术问题，本发明提供了一种基于转接板的电路测试结构，包括：
PCB测试板；
转接测试板，固定在所述PCB测试板上，实现小节距电路与PCB测试板之间的转接；
测试插座，组装在所述转接测试板上。
可选的，所述转接测试板包括晶圆衬底，和采用晶圆级再布线工艺制作在所述晶圆衬底表面的多层高密度布线层。
可选的，所述晶圆衬底的材料包括硅、玻璃。
可选的，所述转接测试板上制作有通孔，所述测试插座通过所述通孔与定位螺丝实现所述测试插座的限位与定位。
可选的，所述转接测试板和所述PCB测试板之间通过键合丝或飞线实现信号互连。
可选的，所述PCB测试板上设有排针，通过所述排针与测试设备连接，所述排针的位置根据实际需求排布定义。
可选的，所述转接测试板通过粘接材料固定在所述PCB测试板上。
可选的，所述粘接材料包括胶材料。
本发明还提供了一种基于转接板的电路测试结构的制备方法，包括：
提供KGD测试插座；
制作转接测试板，将所述KGD测试插座组装在所述转接测试板的顶部表面；
将所述转接测试板的底部表面通过粘接材料固定在PCB测试板上。
可选的，通过如下方法制作转接测试板：
提供晶圆衬底，在所述晶圆衬底表面通过晶圆级再布线工艺制作多层高密度布线层；
采用标准刻蚀工艺在制作有高密度布线层的晶圆衬底上制作通孔；
通过标准划片工艺截取得到相应尺寸的转接测试板。
在本发明提供的基于转接板的电路测试结构及其制备方法中，该电路测试结构包括PCB测试板、转接测试板和测试插座；转接测试板固定在所述PCB测试板上，实现小节距电路与PCB测试板之间的转接；测试插座组装在所述转接测试板上；其中转接测试板可以为硅转接测试板或玻璃转接测试板。本发明通过在传统PCB测试板上采用转接板进行测试转接，获得一种新型电路测试结构，弥补了传统PCB测试板受布线密度限制的不足，可满足小节距电路测试的应用需求；另外采用晶圆级再布线技术制备转接测试板，可提高布线密度、降低制作成本。
附图说明
图1是本发明提供的基于转接板的电路测试结构示意图；
图2是本发明提供的转接测试板结构示意图；
图3是在晶圆衬底表面制作多层高密度布线层的示意图；
图4是在制作有高密度布线层的晶圆衬底上制作通孔的示意图；
图5是在制作有高密度布线层的晶圆衬底上制作通孔的俯视图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种基于转接板的电路测试结构及其制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种基于转接板的电路测试结构，其结构如图1所示，包括PCB测试板7、转接测试板和测试插座4。所述转接测试板通过粘接材料8固定在所述PCB测试板7上，实现小节距电路与PCB测试板之间的转接，满足小节距电路测试的应用需求；所述测试插座组装在所述转接测试板上；其中所述粘接材料8为胶材料或其他能够实现粘贴的材料。
如图2所示为所述转接测试板的结构示意图，包括晶圆衬底1，和通过晶圆级再布线工艺制作在所述晶圆衬底1表面的多层高密度布线层2；其中所述晶圆衬底1的材料可以为硅或玻璃等材料，当为硅材料时，转接测试板为硅转接测试板，当为玻璃材料时，则为玻璃转接测试板。请继续参阅图2，所述转接测试板上制作有通孔3，所述通孔3通过标准刻蚀工艺制作而成。所述测试插座4通过所述通孔3与定位螺丝9实现所述测试插座的限位与定位。
所述转接测试板和所述PCB板7之间设有连接线5，该连接线5为键合丝或飞线，用于实现所述转接测试板和所述PCB板7之间的信号互连。另外，所述PCB测试板7上设有排针6，通过所述排针与测试设备连接，所述排针的位置根据实际需求排布定义。
实施例二
本发明还提供了一种基于转接板的电路测试结构的制备方法，包括如下步骤：
如图3所示，提供晶圆衬底1，采用晶圆级再布线工艺在所述晶圆衬底1的表面制作多层高密度布线层2；所述晶圆衬底1的材料可以为硅或玻璃等其他材料；
如图4所示，采用标准刻蚀工艺在制作有高密度布线层2的晶圆衬底1上制作通孔3；通孔的尺寸大小根据具体产品而定，刻蚀深度应不超过晶圆衬底1的厚度；制作通孔后的俯视图如图5；
通过标准划片工艺截取得到相应尺寸的转接测试板，如图2所示。
提供测试插座4，将所述测试插座4组装在所述转接测试板上，通过所述通孔3与定位螺丝9实现所述测试插座4的限位和定位；所述测试插座4可以选用KGD测试插座；
提供PCB测试板7，转接测试板通过粘接材料8固定在所述PCB测试板7上，粘接材料8为胶材料或其他能够实现粘贴的材料；
最后通过连接线5实现转接测试板与PCB测试板7之间的信号互连，连接线5为键合丝或飞线，最终得到如图1所示的基于转接板的电路测试结构。
本发明通过转接测试板实现小节距电路与PCB测试板之间的转接，满足小节距电路测试的应用需求。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种基于转接板的电路测试结构，其特征在于，包括：
PCB测试板；
转接测试板，固定在所述PCB测试板上，实现小节距电路与PCB测试板之间的转接；
测试插座，组装在所述转接测试板上。
2.如权利要求1所述的基于转接板的电路测试结构，其特征在于，所述转接测试板包括晶圆衬底，和采用晶圆级再布线工艺制作在所述晶圆衬底表面的多层高密度布线层。
3.如权利要求2所述的基于转接板的电路测试结构，其特征在于，所述晶圆衬底的材料包括硅、玻璃。
4.如权利要求2所述的基于转接板的电路测试结构，其特征在于，所述转接测试板上制作有通孔，所述测试插座通过所述通孔与定位螺丝实现所述测试插座的限位与定位。
5.如权利要求1所述的基于转接板的电路测试结构，其特征在于，所述转接测试板和所述PCB测试板之间通过键合丝或飞线实现信号互连。
6.如权利要求1所述的基于转接板的电路测试结构，其特征在于，所述PCB测试板上设有排针，通过所述排针与测试设备连接，所述排针的位置根据实际需求排布定义。
7.如权利要求1所述的基于转接板的电路测试结构，其特征在于，所述转接测试板通过粘接材料固定在所述PCB测试板上。
8.如权利要求7所述的基于转接板的电路测试结构，其特征在于，所述粘接材料包括胶材料。
9.一种基于转接板的电路测试结构的制备方法，其特征在于，包括：
提供KGD测试插座；
制作转接测试板，将所述KGD测试插座组装在所述转接测试板的顶部表面；
将所述转接测试板的底部表面通过粘接材料固定在PCB测试板上。
10.如权利要求9所述的基于转接板的电路测试结构的制备方法，其特征在于，通过如下方法制作转接测试板：
提供晶圆衬底，在所述晶圆衬底表面通过晶圆级再布线工艺制作多层高密度布线层；
采用标准刻蚀工艺在制作有高密度布线层的晶圆衬底上制作通孔；
通过标准划片工艺截取得到相应尺寸的转接测试板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110852565.2A CN113567838A (zh) | 2021-07-27 | 2021-07-27 | 一种基于转接板的电路测试结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110852565.2A CN113567838A (zh) | 2021-07-27 | 2021-07-27 | 一种基于转接板的电路测试结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113567838A true CN113567838A (zh) | 2021-10-29 |
Family
ID=78168116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110852565.2A Pending CN113567838A (zh) | 2021-07-27 | 2021-07-27 | 一种基于转接板的电路测试结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113567838A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107792A (en) * | 1997-06-23 | 2000-08-22 | Samsung Electronics Co., Ltd. | Test board having a plurality of power supply wiring patterns |
| CN101533057A (zh) * | 2008-03-13 | 2009-09-16 | 安捷伦科技有限公司 | 用于测试电路导通性的装置和方法 |
| CN102299139A (zh) * | 2010-06-24 | 2011-12-28 | 安森美半导体贸易公司 | 半导体集成电路 |
| JP2012220438A (ja) * | 2011-04-13 | 2012-11-12 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
| CN107393900A (zh) * | 2017-08-08 | 2017-11-24 | 中国电子科技集团公司第五十八研究所 | 极多层布线的埋置型tsv转接板结构 |
| CN209821251U (zh) * | 2019-04-24 | 2019-12-20 | 上海安路信息科技有限公司 | 芯片测试装置 |
-
2021
- 2021-07-27 CN CN202110852565.2A patent/CN113567838A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107792A (en) * | 1997-06-23 | 2000-08-22 | Samsung Electronics Co., Ltd. | Test board having a plurality of power supply wiring patterns |
| CN101533057A (zh) * | 2008-03-13 | 2009-09-16 | 安捷伦科技有限公司 | 用于测试电路导通性的装置和方法 |
| CN102299139A (zh) * | 2010-06-24 | 2011-12-28 | 安森美半导体贸易公司 | 半导体集成电路 |
| JP2012220438A (ja) * | 2011-04-13 | 2012-11-12 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
| CN107393900A (zh) * | 2017-08-08 | 2017-11-24 | 中国电子科技集团公司第五十八研究所 | 极多层布线的埋置型tsv转接板结构 |
| CN209821251U (zh) * | 2019-04-24 | 2019-12-20 | 上海安路信息科技有限公司 | 芯片测试装置 |
Non-Patent Citations (1)
| Title |
|---|
| 孙瑜 等: "高速高密度光电共封装技术", 《高速高密度光电共封装技术》, vol. 24, no. 4, pages 27 - 32 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0220848Y2 (zh) | ||
| CN104037161B (zh) | 高密度有机桥器件和方法 | |
| US5404044A (en) | Parallel process interposer (PPI) | |
| KR100474241B1 (ko) | 회로기판과 그 제조방법, 그 회로기판을 사용한 범프식콘택트 헤드와 반도체 부품 실장모듈 | |
| US9006028B2 (en) | Methods for forming ceramic substrates with via studs | |
| JP6061937B2 (ja) | 積層された超小型電子装置を有する超小型電子パッケージ及びその製造方法 | |
| EP0460822A1 (en) | Integrated circuit packaging using flexible substrate | |
| EP0526133A2 (en) | Polyimide multilayer wiring substrate and method for manufacturing the same | |
| US20030197285A1 (en) | High density substrate for the packaging of integrated circuits | |
| US8076179B2 (en) | Fabrication method for integrated circuit chip component, multi-chip module, and their integration structure | |
| CN101154644A (zh) | 高速信号的电优化和结构保护的通孔结构及其制造方法 | |
| WO2021018014A1 (zh) | 一种基于tsv的多芯片的封装结构及其制备方法 | |
| US8436463B2 (en) | Packaging substrate structure with electronic component embedded therein and method for manufacture of the same | |
| KR101586495B1 (ko) | 인터포저 및 집적회로 칩 내장 인쇄회로기판 | |
| TW202042362A (zh) | 包含以一第一方向對齊之第一焊點互連件及以一第二方向對齊之第二焊點互連件之裝置 | |
| CN110531125B (zh) | 空间转换器、探针卡及其制造方法 | |
| CN110010511B (zh) | 一种射频芯片系统级封装模组的测试方式 | |
| US20160143139A1 (en) | Electronic component device and method for manufacturing the same | |
| CN111366839B (zh) | 一种晶圆测试用探针转接板及其制作方法 | |
| TW202137446A (zh) | 半導體封裝載板及其製法與封裝製程 | |
| CN113567838A (zh) | 一种基于转接板的电路测试结构及其制备方法 | |
| JP4324732B2 (ja) | 半導体装置の製造方法 | |
| KR102601582B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| WO2021149836A1 (ja) | 半導体装置及びその検査装置 | |
| US20230140738A1 (en) | Microelectronic test and package interface substrates, devices, and methods of manufacture thereof alignment improvement of interconnect on buildup redistribution layers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |