CN1769916A - 对不可达短路连接进行非接触测试和诊断的方法与装置 - Google Patents

对不可达短路连接进行非接触测试和诊断的方法与装置 Download PDF

Info

Publication number
CN1769916A
CN1769916A CNA2005100854192A CN200510085419A CN1769916A CN 1769916 A CN1769916 A CN 1769916A CN A2005100854192 A CNA2005100854192 A CN A2005100854192A CN 200510085419 A CN200510085419 A CN 200510085419A CN 1769916 A CN1769916 A CN 1769916A
Authority
CN
China
Prior art keywords
node
capacitive sensing
sensing signal
measured value
short circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100854192A
Other languages
English (en)
Inventor
肯尼思·P·帕克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of CN1769916A publication Critical patent/CN1769916A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/312—Contactless testing by capacitive methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种方法和装置，用于使用电容引线框架技术，对电子器件(例如，集成电路)的可达和不可达信号节点(例如，集成电路管脚)之间的短路进行检测。根据本发明的方法，用已知源信号激励被测可达节点。电容传感极板被容性耦合到该电子器件的可达节点和不可达节点中的至少一个，并且耦合到电容传感极板的测量设备容性感测出现在电子器件的可达节点和不可达节点中的至少一个上的信号。基于容性感测信号的值、已知的预期“无缺陷”容性感测信号测量值和/或预期“短路”容性感测信号测量值，可以确定在电子器件的可达节点和不可达节点之间是否存在短路故障。

Description

对不可达短路连接进行非接触测试和诊断的方法与装置
技术领域
本发明一般地涉及集成电路测试，更具体地说，涉及对不可达(inaccessible)集成电路短路连接进行非接触测试和诊断的方法和装置。
背景技术
在诸如印刷电路板(PCB)、多芯片模块(MCM)和其他封装层次结构之类的电路组件的制造期间，需要对诸如开路和短路的连接点或互连之类的互连缺陷执行测试。存在公知的电容引线框架(lead-frame)感测技术，这些技术可以检测集成电路(IC)的管脚和安装基板(一般是印刷电路板)之间的开路。实现电容传感器的电容探测组件的典型实现方式可以在下面的参考文献中找到，这些参考文献中的每个都通过对其教导的所有内容的引用而结合于此：授权给Kerschner等的题为“Capacitive ElectrodeSystem for Detecting Open Solder Joints in Printed Circuit Assemblies”的美国专利5,498,964、授权给Cilingiroglu的题为“Identification of Pin-OpenFaults By Capacitive Coupling Through the Integrated Circuit Package”的美国专利5,124,660、授权给Crook等的题为“Identification of Pin-OpenFaults By Capacitive Coupling Through the Integrated Circuit Package”的美国专利5,254,953和授权给Crook等的题为“Identification of Pin-OpenFaults By Capacitive Coupling Through the Integrated Circuit Package”的美国专利5,557,209。
由Parker等于2004年4月28日提交的、已转让给了本申请的受让人的题为“Methods And Apparatus For Non-contact Testing And DiagnosingOpen Connections”的美国专利申请(序列号未知)提供了一种方法，这种方法使用存在于连接器的管脚之间的固有的可用耦合电容器，对连接器和插座中的开路功率和地连接进行测试。当被测的信号管脚被耦合到邻近的地管脚时，该地管脚上的开路将使信号管脚的测量值上升。
为了更好地理解本发明，现在对电容引线框架测试技术作简要的介绍。参考附图，图1A是使用传统的电容引线框架测试技术对集成电路上开路的信号管脚进行测试的基本设置10a的横截面的侧视图。如图1A所示，测试设置10a包括信号源22，该信号源提供一般为8千赫兹(8KHz)、120毫伏(120mV)的交流(AC)信号。信号源22的输出被连接到测试探针21a，而该测试探针21a连接到印刷电路板40的节点41a。当被测连接点35a被正确电连接到印刷电路板40的节点41a时，如图1A所示，信号源22的输出也将被电连接到被测连接点35a。为了减少被测连接点35a和各个相邻连接点之间的杂散电容耦合(其干扰被测连接点的测量)的影响，优选通过将当前未被测试的所有相邻连接点35b、35c和35d连接至电路地23而接地，从而将它们隔离(guard)。
测试仪20包括测量设备24，该测量设备24例如是电流表、电压表或者可用来计算有效电容的其他计算装置。测量设备24被连接到电容测试探测器28，该电容测试探测器28包括电耦合至电容测试探测器28的传感极板26的接收缓存器25。电容测试探测器28被置于集成电路封装31之上。可以在集成电路封装31和电容测试探测器28的传感极板26之间放置薄电介质(未示出)。电容测试探测器28被连接至测量设备24，该测量设备24例如是电流表、电压表或者可用来计算有效电容的其他计算装置。
当执行测试时，信号源22被激活并被施加到印刷电路板40的节点41a，该节点应当通过被测连接点35a而被附接到集成电路引线34a。然后，源信号将从被测连接点35a传递到集成电路封装31的引线34a。通过引线34a(其形成一个极板)和电容测试探测器28的传感极板26之间的电容耦合，该信号被传递到电容测试探测器28的接收缓存器25，然后传递到测量设备24。如果测得的参数在预定的限度内，则被测连接点35a被连接到印刷电路板40的节点41a。如果被测连接点35a未被连接到印刷电路板40的节点41a，或者信号源22的输出与节点41a之间的导电路径断裂，则一个较小的信号将被传导到电容测试探测器28，并且测量设备24将不能测量出该信号的阈值电平，这指示存在开路故障。
图1B是示出了图1A的测试设置10a的等效电路10b的示意图。如图所示，信号源22和测量设备24共同连接到电路地23。在电容测试探测器28的传感极板26与被测连接点35a所连接到的引线框架34a之间形成有传感电容(Csense)。如果被测连接点35a未正确地连接到印刷电路板40的节点41a(如模型10b在开关12断开情况下所示)，则在引线框架34a与节点41a之间形成连接点电容Cjoint。但是，如果被测连接点35a正确地电连接到节点41a(如模型10b在开关12闭合情况下所示)，则不形成连接点电容Cjoint。
根据等效电路模型10b可以确定，测量出的正确焊接的(即，“好”)连接点的电容(其中开关12闭合)由下面的公式给出：
CGOOD_JOINT＝CSENSE，
并且测量出的开路(即，“坏”)连接点(其中开关12断开)的电容由下面的公式给出：
COPEN_JOINT＝CSENSE×CJOINT/(CSENSE+CJOINT)。
CGOOD_JOINT和COPEN_JOINT之间的差是可测量的，计算出的参数CGOOD_JOINT和COPEN_JOINT的值可以用来基于从被测器件获得的实际容性感测测量值来将连接点分类为开路的或闭合的。
上面的方法集中于检测集成电路器件的节点之间的开路条件。然而，使诸如集成电路管脚之类的节点短路连接到一起的缺陷一般不能应用电容引线框架测试。大多这种缺陷是使用标准短路测试或边界扫描(Boundary-Scan)方法测试的。然而，当集成电路器件的某些节点不可达时，就希望应用电容引线框架技术来检测集成电路器件的节点之间的短路。
发明内容
本发明是一种使用电容引线框架技术对电子器件(例如集成电路)的可达和不可达信号节点(例如集成电路管脚)之间的短路进行检测的方法。根据本发明的方法，用已知源信号激励被测可达节点。电容传感极板被容性耦合到该电子器件的可达节点和不可达节点中的至少一个，并且耦合到电容传感极板的测量设备容性感测出现在电子器件的可达节点和不可达节点中的至少一个上的信号。容性感测信号代表可达节点和不可达节点之间的有效电容。基于容性感测信号的值、已知的预期“无缺陷”容性感测信号测量值和/或预期“短路”容性感测信号测量值，可以确定在电子器件的可达节点和不可达节点之间是否存在短路故障。优选地，已知的预期“无缺陷”容性感测信号测量值和/或已知的预期“短路”容性感测信号测量值是分别根据在可达节点和不可达节点之间无缺陷和存在短路的电子器件的电路模型计算出的。
附图说明
结合附图参考下面的详细描述，本发明的更完整的价值及其许多优点将更清楚，并且也变得更好理解，其中相似的标号表示相同或相似的组件，其中：
图1A是使用传统的电容引线框架测试技术对集成电路管脚上的开路信号管脚进行测试的基本测试设置的横截面的侧视图；
图1B是示出了图1A的测试设置的等效电路的示意图；
图2示出了使用根据本发明的电容引线框架测试技术对集成短路的可达节点和不可达节点之间的短路进行测试的测试设置的示意图；
图3是当不可达连接点未被短接到激励可达连接点时图2的测量电路的电路模型；
图4是当不可达连接点被短接到激励可达连接点时图2的测量电路的电路模型；
图5是示出了图3的无缺陷模型和图4的短路模型中的有效电容之间的区别的曲线图；
图6A是示出了本发明优选方法的流程图，该方法用于对电子器件中的可达节点和不可达节点之间的短路进行检测；
图6B示出了基于容性感测信号的值，确定在电子器件的可达节点和不可达节点之间是否存在短路故障的示例性实施例。
具体实施方式
现在参考示例性实施方式对本发明进行详细描述，在示例性实施方式中，被测器件是集成电路，并且可达节点是输入和/或输出连接点(其形式是焊盘、管脚、线接合、焊块或者其他已知或将来开发的用于将集成电路的输入和/或输出节点接合到印刷电路板的电互连)。应当理解，本发明同样也可以被用于其他类型的电子器件或者电路组件(例如，连接器和插座)和其中的节点。这些示例性实施方式提供来作为示例，而不是限制，本发明应当仅由权利要求限制。
这里所使用的术语“节点”指在电子器件的等效示意图中形成单个电接点的电子器件的导电部分。节点可以是集成电路管芯的焊盘、管脚、连线、焊块、或者集成电路器件的其他互连连接点、印刷电路板的焊盘或线迹、印刷电路板上的组件的互连连接点、或者它们的任何组合。
现在描述本发明，图2示出了根据本发明的测试设置100，其中要被测试的器件130被连接到具有焊接连接点135a、135b和135c的电路板140。电容传感极板126位于被测器件130之上，并且利用传感电容CS152a、152b和152c耦合到每个连接点135a、135b和135c。连接点135a、135b和135c经由各个耦合电容CC 153a和153b耦合到邻近的连接点。存在一定数量的从电路板140到电容传感极板126的寄生电容耦合CSource151，这允许某些源信号出现在电容传感极板126上。假设由电容CSource151所导致的电流未主导测量，就可以将其忽略。(只有当测量值的最低有效位表示不是由电容CSource151所导致的电流时，由电容CSource151所导致的电流才会主导测量)。
连接点135a是测试过的连接点135，并且已知被正确地电连接到印刷电路板140上的节点141a。连接点135b是通过将其连接到电路地123而与测试隔离的邻近管脚。连接点135b也已知被正确地电连接到电路板140上的节点141a。连接点135c是连接点135a的相邻连接点，但是连接点135c对于测试仪120来说是不可达的，并且不能被接地。本发明允许利用其到连接点135a的寄生关系而对到连接点135a的短路进行测试。
如图2所示，利用电容CC 153b，在器件自身内连接点135a耦合到连接点135c。也有可能存在由电路板140自身导致的电容耦合，标作CB154。也有可能存在从连接到连接点135c的信号到地的较大电容，如标号CG 155所示。连接点135c及其关联的连线是影响这些电容耦合大小的原因。也可能存在其他的器件附接到这条连线。这里的讨论考虑最有可能的情形，即这条连线只连接到到其他集成电路的连接点。由于电容引线框架测试技术使用非常小的激励电压(stimulus voltages)，所以这些器件连接点不能被正向偏置，并且因此它们自己不能消耗电流。如果诸如无源组件(例如，端接电阻器)之类的其他器件连接到该连接点，则在该电路模型中必须考虑这类其他器件。然而，为了简化分析，在实施例中没有考虑诸如无源组件之类的器件。
考虑两种情形：
(1)连接点135c与连接点135a之间未短路，如图3中的模型102所示(无缺陷的情形)，和
(2)连接点135c与连接点135a之间短路，如图4中的模型104所示。
在图3示出的无缺陷模型102中，用向测量设备124提供电流的阻抗162a、162c、163b、164和165(AC电压源频率和电容大小将确定这些阻抗的实际值)的网络对各种电容耦合进行建模。(注意，这些阻抗162a、162c、163b、164和165是由于具有相同下标的各个耦合电容152a、152c、153b、154和155所致)。在这种系统中，有两个一般的电流路径。第一电流路径直接通过由传感电容CS 152a导致的阻抗ZS在激励连接点135a到测量设备124之间流动。第二电流路径通过由阻抗ZC 163b、ZB164和ZG 165、ZS 162c组成的分压器在连接点135c和测量设备124之间流动，其中第二阻抗ZS 162c代表传感电容CS 152c的阻抗。如果连接点135c是可达的，并已接地，则不会有该第二路径的电流流向测量设备124，而是已被转移到地123去了。因为连接点135c不能接近，并且未接地，所以连接点135a和135c之间的电容耦合导致了该电流流动，这使在对连接点135b进行测试而连接点135c被连接时所观察到的电流IS升高。在分压器处观察到的电压VG与电源电压V的关系由下式给出：
VG＝V×(ZG×ZS/(ZG+ZS))/(ZB×ZC/(ZB+ZC)+(ZG×ZS/(ZG+ZS)))。
测得的电流(IS)可以根据下面的公式计算出：
IS＝(V+VG)/ZS。
通过用V去除电流IS，可以将该电流测量值转换回电容，在这里称作该电路的有效电容CEff。
图4示出了当连接点135c和连接点135a之间短路时测量电路的模型104。如图4所示，在激励连接点135a和测量设备124之间存在两条相等的电流流动路径。该电流IS由下面的公式给出：
IS＝2×V/ZS。
和前面一样，用源电压V去除IS，可以计算出在连接点135c被短接时测得的有效电容CEff。在图5中的曲线图中图示出了图3的无缺陷模型和图4的短路模型的CEff之间的比较。
图5示出了CEff与CB/CG的比值之间的关系曲线。假定CB和CG都远大于CS或CC。在图5的示例性实施例中CS的值为15fF。
如图5最上面的直线所示，图4的短路模型所产生的CEff电容测量值为CS电容测量值的两倍，并且图中的曲线是平直的。图3(CC设置为CS的1倍、5倍和10倍)的无缺陷模型(较低的曲线)的曲线几乎是重合的，都从大约是CS的1倍缓慢上升，以渐近线方式逐渐接近短路情形。随着CB相对于CG增大，测得的电容逐渐接近短路情形。实际上，在许多情形中我们都希望CB应小于CG，所以该曲线图的左侧部分更加有用。
最后，考虑如果存在另一个连接点135d，该连接点被隔离，并且与不可达的连接点135c邻近会发生什么。连接点135d将利用电容CC和另一个电容CB耦合到连接点135c，其中这些电容通过隔离而被直接分流到地。在无缺陷情形中，这将产生更多的分流衰减，这导致图中的曲线慢得多地接近它们的渐进线。这意味着在不可达的管脚周围的隔离管脚将使短路检测更加容易。
图3-图5的分析在实践中可以用来检测电子器件中的节点之间的短路故障。图6A是示出了本发明优选方法的流程图，该方法用于对电子器件中的可达节点和不可达节点之间的短路进行检测。在本方法中，首先优选隔离(例如，接地)可达相邻节点(步骤201)。将电容传感极板容性耦合到电子器件的可达节点和不可达节点中的至少一个(步骤202)。然后，用已知源信号激励可达节点(步骤203)。耦合到电容传感极板的测量设备容性感测(capacitively sensing)出现在电子器件的可达节点和不可达节点中所述的至少一个上的信号(步骤204)。容性感测信号表示可达节点和不可达节点之间的有效电容。基于容性感测信号的值，短路故障检测功能模块106(图2)可以确定在电子器件的可达节点和不可达节点之间是否存在短路故障(步骤205)。
具体地说，图6B示出了基于容性感测信号的值，确定在电子器件的可达节点和不可达节点之间是否存在短路故障的示例性实施例。在优选实施方式中，对处于无缺陷情形中的包括电子器件的可达节点和不可达节点、激励源和测量设备的电子电路进行建模，该模型包括被建模的电路的各个节点之间的可能电容耦合(步骤206)。在图3中示出了该步骤应用于图2的电子器件100的连接点135a和135b的图示，并给出了关于其的讨论。也对处于短路情形中的包括电子器件的可达节点和不可达节点、激励源和测量设备的电子电路进行建模，该模型包括被建模的电路的各个节点之间的可能电容耦合，并且假定可达节点和不可达节点被短接在一起(步骤207)。在图4中示出了该步骤应用于图2的电子器件100的连接点135a和135b的图示，并给出了关于其的讨论。由测量设备124测量的预期无缺陷容性感测信号测量值(有效电容、电流或电压)103(图2)可以使用根据无缺陷电路模型(在步骤206中建模的)的用于无缺陷情形的电路理论计算出(步骤208)，并且由测量设备124测量的预期短路容性感测信号测量值(有效电容、电流或电压)105(图2)可以使用根据短路电路模型(在步骤207中建模的)的用于短路情形的电路理论计算出(步骤209)，并且与实际的容性感测信号测量值相比较(步骤210)。或者，通过对一块或者多块已知的好电路板(即，已知无缺陷的被测器件)进行测量，并且将这些一个或多个测量值(或者计算出的这些测量值的平均值，或者从这些测量值导出的其他统计量)用作预期“无缺陷”容性感测信号测量值103，从而可以学习到预期“无缺陷”容性感测信号测量值103(步骤210)。类似地，通过对一个或者多个已知的存在短路缺陷的器件进行测量，并且将这些一个或多个测量值(或者计算出的这些测量值的平均值，或者从这些测量值导出的其他统计量)用作预期“短路”容性感测信号测量值105，从而可以学习到期望的“短路”容性感测信号测量值105。然后，如果实际容性感测信号测量值基本接近(即，在其保护带(guard band)内)预期“无缺陷”容性感测信号测量值，则分类器108将可达的节点和不可达的节点分类为“未短路的”，如果实际容性感测信号测量值基本接近(即，在其保护带内)预期“短路”容性感测信号测量值，则分类为“短路的”(步骤211)。最后，在可替换的方案中，可以从某种其他源(例如，模拟的设计计算、专家知识等)获得预期无缺陷容性感测信号测量值103和/或预期短路容性感测信号测量值105。基于对前面的讨论的观察，在存在短路的情况下测得的电流IS或有效电容CEff将大于在不存在短路的情况下测得的，在非常简单的测试中，短路故障检测功能模块106可以仅仅只将来自被测器件的实际容性感测信号测量值101与预期无缺陷容性感测信号测量值103相比较。如果实际容性感测信号测量值101大于(考虑测量误差)预期无缺陷容性感测信号测量值103，则短路故障检测功能模块106可以得出结论：在被测的可达节点和不可达节点之间存在短路。
尽管为了说明目的公开了本发明的这个优选实施方式，但是本领域的技术人员应当理解，可以作出各种修改、添加和替换，而不脱离在所附权利要求中公开的本发明的范围和精神。随着时间的推移，当前公开的发明的其他优点和用途将会变得清楚。

Claims (20)

1.一种用于对电子器件的可达节点与所述电子器件的不可达节点之间的短路故障进行检测的方法，所述方法包括以下步骤：
用已知源信号激励所述电子器件的所述可达节点；
容性感测代表所述可达节点和所述不可达节点之间的有效电容的信号；和
基于所述容性感测信号，确定在所述电子器件的所述可达节点和所述不可达节点之间是否存在短路故障。
2.如权利要求1所述的方法，包括以下步骤：
隔离与所述可达节点和所述不可达节点相邻的可达节点。
3.如权利要求1所述的方法，其中：
所述电子器件包括集成电路；并且
所述可达节点包括所述集成电路的输入和/或输出连接点。
4.如权利要求1所述的方法，其中，基于所述容性感测信号来确定在所述电子器件的所述可达节点和所述不可达节点之间是否存在短路故障的步骤包括以下步骤：
获得预期无缺陷容性感测信号测量值和预期短路容性感测信号测量值中的至少一个；
将所述容性感测信号与所述预期无缺陷容性感测信号测量值和所述预期短路容性感测信号测量值中所述的至少一个相比较；和
基于所述比较步骤的结果，将所述可达节点分类为短接到所述不可达节点或未短接到所述不可达节点。
5.如权利要求4所述的方法，其中，所述获得所述预期无缺陷容性感测信号测量值和所述预期短路容性感测信号测量值中的至少一个的步骤包括以下步骤：
如果获得所述预期无缺陷容性感测信号测量值，则：
对无缺陷电子电路建模，该无缺陷电子电路包括所述可达节点、
所述不可达节点、所述激励源和所述测量设备，其中所述可达节点和
所述不可达节点未被短接在一起；
计算将由所述无缺陷电路模型中的所述测量设备测量的所述无缺陷电路模型的所述预期无缺陷容性感测信号测量值；和如果获得预期短路容性感测信号测量值，则：
对短路电子电路建模，该短路电子电路包括所述可达节点、所述不可达节点、所述激励源和所述测量设备，其中所述可达节点和所述不可达节点被短接在一起；
计算将由所述短路电路模型中的所述测量设备测量的所述短路电路模型的所述预期短路容性感测信号测量值。
6.如权利要求4所述的方法，其中，所述获得所述预期无缺陷容性感测信号测量值和所述预期短路容性感测信号测量值中的至少一个的步骤包括以下步骤：
如果获得所述预期无缺陷容性感测信号测量值，则：
获得与所述电子器件的设计相同的已知好电子器件的一个或多个
无缺陷容性感测信号测量值，其中已经知道所述已知好电子器件的所
述各个可达节点和不可达节点未被短接在一起；并且
基于所述一个或多个无缺陷容性感测信号测量值的统计组合，获
得所述预期无缺陷容性感测信号测量值；和如果获得所述预期短路容性感测信号测量值，则：
获得与所述电子器件的设计相同的已知坏电子器件的一个或多个短路容性感测信号测量值，其中已经知道所述已知坏电子器件的所述各个可达节点和不可达节点被短接在一起；并且
基于所述一个或多个短路容性感测信号测量值的统计组合，获得所述预期短路容性感测信号测量值。
7.如权利要求4所述的方法，其中所述分类步骤包括：
如果所述容性感测信号基本接近所述预期无缺陷容性感测信号测量值，则将所述可达节点分类为未短接到所述不可达节点；和
如果所述容性感测信号基本接近所述预期短路容性感测信号测量值，则将所述可达节点分类为短接到所述不可达节点。
8.如权利要求4所述的方法，其中，所述容性感测代表所述可达节点和所述不可达节点之间的所述有效电容的所述信号的步骤包括以下步骤：
将电容传感极板容性耦合到所述可达节点和不可达节点中的至少一个；
将测量设备耦合到所述电容传感极板；和
用所述测量设备对出现在所述电子器件的所述可达节点和不可达节点中的至少一个上的信号进行感测。
9.如权利要求4所述的方法，其中：
所述电子器件包括集成电路；并且
所述可达节点包括所述集成电路的输入和/或输出连接点。
10.如权利要求1所述的方法，其中，所述容性感测代表所述可达节点和所述不可达节点之间的所述有效电容的所述信号的步骤包括以下步骤：
将电容传感极板容性耦合到所述可达节点和不可达节点中的至少一个；
将测量设备耦合到所述电容传感极板；和
用所述测量设备对出现在所述电子器件的所述可达节点和不可达节点中的至少一个上的信号进行感测。
11.如权利要求10所述的方法，其中：
所述电子器件包括集成电路；并且
所述可达节点包括所述集成电路的输入和/或输出连接点。
12.一种用于对电子器件的可达节点与所述电子器件的不可达节点之间的短路故障进行检测的装置，包括：
信号源，其用已知源信号激励所述电子器件的所述可达节点；
电容感测探测器，其对代表所述可达节点和所述不可达节点之间的有效电容的信号进行容性感测；和
短路故障检测功能模块，其基于所述容性感测信号，确定在所述电子器件的所述可达节点和所述不可达节点之间是否存在短路故障。
13.如权利要求12所述的装置，其中所述电容感测探测器包括：
容性耦合到可达节点和不可达节点中的至少一个的电容传感极板；和
耦合到所述电容传感极板的测量设备。
14.如权利要求13所述的装置，包括：
分类功能模块，其接收预期无缺陷容性感测信号测量值和预期短路容性感测信号测量值中的至少一个，将所述容性感测信号与所述预期无缺陷容性感测信号测量值和所述预期短路容性感测信号测量值中所述的至少一个相比较，基于所述比较的结果，将所述可达节点分类为短接到所述不可达节点或未短接到所述不可达节点。
15.如权利要求14所述的装置，其中：
如果所述容性感测信号基本接近所述预期无缺陷容性感测信号测量值，则所述分类功能模块将所述可达节点分类为未短接到所述不可达节点；并且
如果所述容性感测信号基本接近所述预期短路容性感测信号测量值，则将所述可达节点分类为短接到所述不可达节点。
16.如权利要求14所述的装置，其中：
所述电子器件包括集成电路，
所述可达节点包括所述集成电路的输入和/或输出连接点，并且所述不可达节点包括所述集成电路的内部节点。
17.一种方法，用于生成可测量参数，以确定在被测电子器件的可达节点和不可达节点之间是否存在短路故障，所述方法包括以下步骤：
对无缺陷电子电路建模，该无缺陷电子电路包括所述被测电子器件的所述可达节点和所述不可达节点、施加到所述可达节点上的已知激励源，以及容性耦合到所述可达节点的测量设备，其中所述可达节点和所述不可达节点未被短接在一起；
计算或学习将由所述无缺陷电路模型中的所述测量设备测量的所述无缺陷电路模型的预期无缺陷容性感测信号测量值；
对短路电子电路建模，该短路电子电路包括所述被测电子器件的所述可达节点和所述不可达节点、所述施加到所述可达节点上的所述已知激励源，以及容性耦合到所述可达节点的所述测量设备，其中所述可达节点和所述不可达节点被短接在一起；以及
计算或学习将由所述短路电路模型中的所述测量设备测量的所述短路电路模型的预期短路容性感测信号测量值。
18.如权利要求17所述的方法，还包括以下步骤：
将所述被测电子器件的一个或多个实际容性感测信号测量值与所述预期无缺陷容性感测信号测量值和所述预期短路容性感测信号测量值中的至少一个相比较；和
基于所述比较，将所述被测电子器件的所述可达节点分类为短接到或者未短接到所述被测电子器件的所述不可达节点。
19.如权利要求17所述的方法，其中：
所述电子器件包括集成电路。
20.如权利要求19所述的方法，其中：
所述可达节点包括所述集成电路的输入和/或输出连接点。
CNA2005100854192A 2004-11-02 2005-07-18 对不可达短路连接进行非接触测试和诊断的方法与装置 Pending CN1769916A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/979,590 US7224169B2 (en) 2004-11-02 2004-11-02 Methods and apparatus for non-contact testing and diagnosing of inaccessible shorted connections
US10/979,590 2004-11-02

Publications (1)

Publication Number Publication Date
CN1769916A true CN1769916A (zh) 2006-05-10

Family

ID=36385606

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100854192A Pending CN1769916A (zh) 2004-11-02 2005-07-18 对不可达短路连接进行非接触测试和诊断的方法与装置

Country Status (4)

Country Link
US (1) US7224169B2 (zh)
CN (1) CN1769916A (zh)
SG (1) SG121982A1 (zh)
TW (1) TW200615560A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108169664A (zh) * 2017-12-29 2018-06-15 大族激光科技产业集团股份有限公司 电路板故障检测方法和装置、计算机设备和存储介质
CN109975687A (zh) * 2019-03-14 2019-07-05 大族激光科技产业集团股份有限公司 一种基于ic键合引线的质量检测装置及方法
CN112689768A (zh) * 2018-09-14 2021-04-20 泰瑞达公司 用于集成电路中焊丝测试的方法和装置
CN113711064A (zh) * 2019-04-10 2021-11-26 Iee国际电子工程股份公司 多通道电容感测测量电路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928591B2 (en) * 2005-02-11 2011-04-19 Wintec Industries, Inc. Apparatus and method for predetermined component placement to a target platform
US20070187844A1 (en) 2006-02-10 2007-08-16 Wintec Industries, Inc. Electronic assembly with detachable components
US7307427B2 (en) * 2005-07-23 2007-12-11 Agilent Technologies, Inc. Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards
US7818698B2 (en) * 2007-06-29 2010-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Accurate parasitic capacitance extraction for ultra large scale integrated circuits
EP2344897B1 (en) * 2008-11-14 2015-06-17 Teradyne, Inc. Method and apparatus for testing electrical connections on a printed circuit board
US8760185B2 (en) * 2009-12-22 2014-06-24 Anthony J. Suto Low capacitance probe for testing circuit assembly
US8310256B2 (en) 2009-12-22 2012-11-13 Teradyne, Inc. Capacitive opens testing in low signal environments
CN105093057A (zh) * 2015-09-23 2015-11-25 武汉安科新能电力科技有限公司 电路模块故障的诊断测试方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557209A (en) 1990-12-20 1996-09-17 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5254953A (en) 1990-12-20 1993-10-19 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5124660A (en) 1990-12-20 1992-06-23 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5274336A (en) 1992-01-14 1993-12-28 Hewlett-Packard Company Capacitively-coupled test probe
DE69229389T2 (de) 1992-02-25 1999-10-07 Hewlett Packard Co Testsystem für Schaltkreise
US5696451A (en) 1992-03-10 1997-12-09 Hewlett-Packard Co. Identification of pin-open faults by capacitive coupling
US5420500A (en) 1992-11-25 1995-05-30 Hewlett-Packard Company Pacitive electrode system for detecting open solder joints in printed circuit assemblies
US6087842A (en) 1996-04-29 2000-07-11 Agilent Technologies Integrated or intrapackage capability for testing electrical continuity between an integrated circuit and other circuitry
US6998849B2 (en) * 2003-09-27 2006-02-14 Agilent Technologies, Inc. Capacitive sensor measurement method for discrete time sampled system for in-circuit test
US20050253616A1 (en) * 2004-04-30 2005-11-17 Parker Kenneth P Method and apparatus for testing and diagnosing electrical paths through area array integrated circuits

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108169664A (zh) * 2017-12-29 2018-06-15 大族激光科技产业集团股份有限公司 电路板故障检测方法和装置、计算机设备和存储介质
CN108169664B (zh) * 2017-12-29 2021-01-01 深圳市大族数控科技有限公司 电路板故障检测方法和装置、计算机设备和存储介质
CN112689768A (zh) * 2018-09-14 2021-04-20 泰瑞达公司 用于集成电路中焊丝测试的方法和装置
CN109975687A (zh) * 2019-03-14 2019-07-05 大族激光科技产业集团股份有限公司 一种基于ic键合引线的质量检测装置及方法
CN109975687B (zh) * 2019-03-14 2022-07-08 深圳市大族封测科技股份有限公司 一种基于ic键合引线的质量检测装置及方法
CN113711064A (zh) * 2019-04-10 2021-11-26 Iee国际电子工程股份公司 多通道电容感测测量电路
CN113711064B (zh) * 2019-04-10 2024-03-08 Iee国际电子工程股份公司 多通道电容感测测量电路

Also Published As

Publication number Publication date
US20060103391A1 (en) 2006-05-18
US7224169B2 (en) 2007-05-29
SG121982A1 (en) 2006-05-26
TW200615560A (en) 2006-05-16

Similar Documents

Publication Publication Date Title
CN1769916A (zh) 对不可达短路连接进行非接触测试和诊断的方法与装置
CN100523844C (zh) 对电路器件进行不加电测试的方法和装置
US7075307B1 (en) Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements
CN1186643C (zh) 测试集成电路晶片和晶片测试器间信号通路的方法和设备
US5254953A (en) Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5557209A (en) Identification of pin-open faults by capacitive coupling through the integrated circuit package
CN1690723A (zh) 非接触式测试与诊断电通路的方法和装置
CN1690722A (zh) 集成电路插座发运操纵封盖中的测试结构及测试方法
CN1900728A (zh) 实现用于测试印刷电路板的可测性插头的方法和装置
US8896336B2 (en) Testing techniques for through-device vias
US7208957B2 (en) Method for non-contact testing of fixed and inaccessible connections without using a sensor plate
US7362106B2 (en) Methods and apparatus for non-contact testing and diagnosing of open connections on non-probed nodes
TWI281545B (en) Methods and apparatus for characterizing board test coverage
CN108693459A (zh) 用于各种电路板的双点vi曲线扫描比对故障诊断方法
JP7224313B2 (ja) 電子デバイスを自動テストするための装置及び方法
US20050090996A1 (en) Method and system for analyzing quiescent power plane current (IDDQ) test data in very-large scale integrated (VLSI) circuits
US6792385B2 (en) Methods and apparatus for characterizing board test coverage
CN106841991A (zh) 一种针模与电路板的对位检测方法、装置和对位系统
KR100622071B1 (ko) 집적회로의 핀간 결함 측정방법
JP2966185B2 (ja) 故障検出方法
JPH10142281A (ja) 回路基板検査方法
JPS6371669A (ja) 電子回路装置の検査方法
JP2963234B2 (ja) 高速デバイス試験方法
JPH07287042A (ja) インサーキット検査方法
CN117907798A (zh) 一种集成电路测试方法、检测装置、驱动芯片及控制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20060510