JPS6381968A - 半導体モジユ−ル装置 - Google Patents
半導体モジユ−ル装置Info
- Publication number
- JPS6381968A JPS6381968A JP22598086A JP22598086A JPS6381968A JP S6381968 A JPS6381968 A JP S6381968A JP 22598086 A JP22598086 A JP 22598086A JP 22598086 A JP22598086 A JP 22598086A JP S6381968 A JPS6381968 A JP S6381968A
- Authority
- JP
- Japan
- Prior art keywords
- decoupling
- capacitors
- monitor
- chip
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000003990 capacitor Substances 0.000 claims abstract description 42
- 238000012544 monitoring process Methods 0.000 claims description 5
- 238000007689 inspection Methods 0.000 claims description 3
- 230000002950 deficient Effects 0.000 abstract description 8
- 238000011990 functional testing Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009659 non-destructive testing Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- CVOFKRWYWCSDMA-UHFFFAOYSA-N 2-chloro-n-(2,6-diethylphenyl)-n-(methoxymethyl)acetamide;2,6-dinitro-n,n-dipropyl-4-(trifluoromethyl)aniline Chemical compound CCC1=CC=CC(CC)=C1N(COC)C(=O)CCl.CCCN(CCC)C1=C([N+]([O-])=O)C=C(C(F)(F)F)C=C1[N+]([O-])=O CVOFKRWYWCSDMA-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体モジュール装置に関し、特に半導体モ
ジュール装置のデカップリング・チップ・コンデンサの
非破壊接続検査技術に関するものである。
ジュール装置のデカップリング・チップ・コンデンサの
非破壊接続検査技術に関するものである。
一般に、半導体モジュール装置のデカップリング・チッ
プ・コンデンサの各電極は、第５図に示すように、半導
体装置のチップ内電源電圧Ｖｃｃ（例えば、回路の動作
電圧５ボルト）及びチップ内の基準電圧Ｖｓｓ（例えば
、回路接地電位Ｏボルト）のそれぞれの線に接続されて
いる。この接続は、例えば、プラスチック・リードレス
・チップ・キャリア（ＰＬＣＣ）型等の半導体装置とデ
カップリング・チップ・コンデンサＣを一度のりフロー
で半田付を行っている。
プ・コンデンサの各電極は、第５図に示すように、半導
体装置のチップ内電源電圧Ｖｃｃ（例えば、回路の動作
電圧５ボルト）及びチップ内の基準電圧Ｖｓｓ（例えば
、回路接地電位Ｏボルト）のそれぞれの線に接続されて
いる。この接続は、例えば、プラスチック・リードレス
・チップ・キャリア（ＰＬＣＣ）型等の半導体装置とデ
カップリング・チップ・コンデンサＣを一度のりフロー
で半田付を行っている。
しかしながら、かかる技術を検討した結果、前記デカッ
プリング・チップ・コンデンサＣの電源接続では、配線
基板の容量が大きいためにリードビンからどのコンデン
サが断線等による不良を起こしているのかを検査できな
いため、半導体装置を取り外して検査しなければならな
いという問題点を見い出した。
プリング・チップ・コンデンサＣの電源接続では、配線
基板の容量が大きいためにリードビンからどのコンデン
サが断線等による不良を起こしているのかを検査できな
いため、半導体装置を取り外して検査しなければならな
いという問題点を見い出した。
本発明の目的は、半導体モジュール装置において、デカ
ップリング・チップ・コンデンサの電気的接続の検査を
非破壊的に行うことができる技術を提供することにある
。
ップリング・チップ・コンデンサの電気的接続の検査を
非破壊的に行うことができる技術を提供することにある
。
本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、複数個のデカップリング・チップ・コンデン
サ及び半導体装置を有する半導体モジュール装置であっ
て、前記各デカップリング・チップ・コンデンサにモニ
タ用端子を設け、デカップリング・チップ・コンデンサ
の接続検査時には、前記モニタ用端子を用いてその検査
を行い、半導体装置の動作時にはこのデカップリング・
チップ・コンデンサをモニタ用端子を介して電源回路に
接続するようにしたものである。
サ及び半導体装置を有する半導体モジュール装置であっ
て、前記各デカップリング・チップ・コンデンサにモニ
タ用端子を設け、デカップリング・チップ・コンデンサ
の接続検査時には、前記モニタ用端子を用いてその検査
を行い、半導体装置の動作時にはこのデカップリング・
チップ・コンデンサをモニタ用端子を介して電源回路に
接続するようにしたものである。
前記した手段によれば、各デカップリング・チップ・コ
ンデンサにそれぞれモニタ用端子を設け、デカップリン
グ・チップ・コンデンサの接続検査時には、前記モニタ
用端子を用いてその検査を行い、半導体装置の動作時に
はこのデカップリング・チップ・コンデンサをモニタ用
端子を介して電源回路に接続すようにしたことにより、
デカップリング・チップ・コンデンサの個々にモニタ用
端子を設けているので１機能試験時の特性不良時に、デ
カップリング・チップ・コンデンサが不良か、あるいは
デバイスの他の部分が不良かを半導体装置を破壊するこ
となく検出することができる。
ンデンサにそれぞれモニタ用端子を設け、デカップリン
グ・チップ・コンデンサの接続検査時には、前記モニタ
用端子を用いてその検査を行い、半導体装置の動作時に
はこのデカップリング・チップ・コンデンサをモニタ用
端子を介して電源回路に接続すようにしたことにより、
デカップリング・チップ・コンデンサの個々にモニタ用
端子を設けているので１機能試験時の特性不良時に、デ
カップリング・チップ・コンデンサが不良か、あるいは
デバイスの他の部分が不良かを半導体装置を破壊するこ
となく検出することができる。
また、抜き取り検査（試験）でなく全チップに対して容
易に非破壊検査ができるので、信頼性の向上がはかれる
。
易に非破壊検査ができるので、信頼性の向上がはかれる
。
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
る。
なお、実施例を説明するための全回において。
同一機能を有するものは同一符号を付け、その繰り返し
の説明は省略する。
の説明は省略する。
第１図は１本発明の一実施例の半導体モジュール装置の
概略構成を示す正面図、 第２図は、第１図の側面図。
概略構成を示す正面図、 第２図は、第１図の側面図。
第３図は、第１図の■−■切断線で切った断面図。
第４図は、第１図に示すデカップリング・チップ・コン
デンサと電源回路との電気的接続を説明するための説明
図である。
デンサと電源回路との電気的接続を説明するための説明
図である。
本実施例の半導体モジュール装置は、第１図乃至第４図
に示すように、配線基板１上に複数のＰＬＣＣ型半導体
装！！！２が塔載され、半導体装！！２のリード２Ａと
配線基板１に設けられている配線端子とが半田３で電気
的に接続され、固定されている。そして、半導体装ｒ！
１２と配線基板１との間にデカップリング・チップ・コ
ンデンサ４が設けられている。これらのデカップリング
・チップ・コンデンサ４の電極４Ａ及び４Ｂには、第４
図に示すように、それぞれモニタ用端子５Ａ及び５Ｂが
設けられている。モニタ用端子５ＡにはＶｃｃが印加さ
れ、モニタ用端子５ＢにはＶｓｓが印加される。
に示すように、配線基板１上に複数のＰＬＣＣ型半導体
装！！！２が塔載され、半導体装！！２のリード２Ａと
配線基板１に設けられている配線端子とが半田３で電気
的に接続され、固定されている。そして、半導体装ｒ！
１２と配線基板１との間にデカップリング・チップ・コ
ンデンサ４が設けられている。これらのデカップリング
・チップ・コンデンサ４の電極４Ａ及び４Ｂには、第４
図に示すように、それぞれモニタ用端子５Ａ及び５Ｂが
設けられている。モニタ用端子５ＡにはＶｃｃが印加さ
れ、モニタ用端子５ＢにはＶｓｓが印加される。
前記配線基板１の側辺部に設けられている配線端子ＩＡ
及びモニタ用端子５Ａ、５Ｂには、それぞれリードビン
６が電気的に接続され固定されている。このリードビン
６は、実装基板７に設けられているソケット８に挿入さ
れるようになっている。そして、前記モニタ用端子５Ａ
、５Ｂがそれぞれ半導体装置２のＶｃｃ、Ｖｓｓに電気
的に接続されるような配線が実装基板７のソケット８間
に設けられている。
及びモニタ用端子５Ａ、５Ｂには、それぞれリードビン
６が電気的に接続され固定されている。このリードビン
６は、実装基板７に設けられているソケット８に挿入さ
れるようになっている。そして、前記モニタ用端子５Ａ
、５Ｂがそれぞれ半導体装置２のＶｃｃ、Ｖｓｓに電気
的に接続されるような配線が実装基板７のソケット８間
に設けられている。
このように構成することにより、デカップリング・チッ
プ・コンデンサ４の接続検査時には、前記モニタ用端子
５Ａと５Ｂ間の静電容量を測定し、規定の静電容量値に
なっているかどうかの検査を行い、断線の有無をチェッ
クする。また、半導体装置の動作時にはこのデカップリ
ング・チップ・コンデンサ４のモニタ用端子５Ａ及び５
ＢをＶｃｃ及びＶｓｓからなる電源回路に接続する。
プ・コンデンサ４の接続検査時には、前記モニタ用端子
５Ａと５Ｂ間の静電容量を測定し、規定の静電容量値に
なっているかどうかの検査を行い、断線の有無をチェッ
クする。また、半導体装置の動作時にはこのデカップリ
ング・チップ・コンデンサ４のモニタ用端子５Ａ及び５
ＢをＶｃｃ及びＶｓｓからなる電源回路に接続する。
これにより、機能試験時の特性不良時に、デカップリン
グ・チップ・コンデンサ４が不良か、あるいはデバイス
の他の部分が不良かを半導体装置２を破壊することなく
検出することができる。
グ・チップ・コンデンサ４が不良か、あるいはデバイス
の他の部分が不良かを半導体装置２を破壊することなく
検出することができる。
また、抜き取り検査（試験）でなく全チップに対して容
易に非破壊検査ができるので、信頼性の向上がはかれる
。
易に非破壊検査ができるので、信頼性の向上がはかれる
。
以上、本発明を実施例にもとすき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
複数個のデカップリング・チップ・コンデンサ及び半導
体装置を有する半導体モジュール装置であって、前記各
デカップリング・チップ・コンデンサにそれぞれモニタ
用端子を設け、デカップリング・チップ・コンデンサの
接続検査時には、前記モニタ用端子を用いてその検査を
行い、半導体装置の動作時にはこのデカップリング・チ
ップ・コンデンサをモニタ用端子を介して電源回路に接
続するようにしたことにより、デカップリング・チップ
・コンデンサの個々にモニタ用端子を設けているので、
機能試験時の特性不良時に、デカップリング・チップ・
コンデンサが不良か、あるいはデバイスの他の部分が不
良かを半導体装置を破壊することなく検出することがで
きる。
体装置を有する半導体モジュール装置であって、前記各
デカップリング・チップ・コンデンサにそれぞれモニタ
用端子を設け、デカップリング・チップ・コンデンサの
接続検査時には、前記モニタ用端子を用いてその検査を
行い、半導体装置の動作時にはこのデカップリング・チ
ップ・コンデンサをモニタ用端子を介して電源回路に接
続するようにしたことにより、デカップリング・チップ
・コンデンサの個々にモニタ用端子を設けているので、
機能試験時の特性不良時に、デカップリング・チップ・
コンデンサが不良か、あるいはデバイスの他の部分が不
良かを半導体装置を破壊することなく検出することがで
きる。
また、抜き取り検査（試験）でなく全チップに対して容
易に非破壊検査ができるので、信頼性の向上がはかれる
。
易に非破壊検査ができるので、信頼性の向上がはかれる
。
第１図は、本発明の一実施例の半導体モジュール装置の
概略構成を示す正面図、 第２図は、第１図の側面図、 第３図は、第１図の■−■切断線で切った断面図、 第４図は、第１図に示すデカップリング・チップ・コン
デンサと電源回路との電気的接続を説明するための説明
図。 第５図は、従来の半導体モジュール装置のデカップリン
グ・チップ・コンデンサの接続検査の問題点を説明する
ための説明図である。 図中、１・・・配線基板、２・・・半導体装置、３・・
・半田、４・・・デカップリング・チップ・コンデンサ
、４Ａ、４Ｂ・・・電極、５Ａ、５Ｂ・・・モニタ用端
子。 ６・・・リードピン、フ・・・実装基板、８・・・ソケ
ットである。
概略構成を示す正面図、 第２図は、第１図の側面図、 第３図は、第１図の■−■切断線で切った断面図、 第４図は、第１図に示すデカップリング・チップ・コン
デンサと電源回路との電気的接続を説明するための説明
図。 第５図は、従来の半導体モジュール装置のデカップリン
グ・チップ・コンデンサの接続検査の問題点を説明する
ための説明図である。 図中、１・・・配線基板、２・・・半導体装置、３・・
・半田、４・・・デカップリング・チップ・コンデンサ
、４Ａ、４Ｂ・・・電極、５Ａ、５Ｂ・・・モニタ用端
子。 ６・・・リードピン、フ・・・実装基板、８・・・ソケ
ットである。
Claims (1)
- 【特許請求の範囲】 １、複数個のデカップリング・チップ・コンデンサ及び
半導体装置を有する半導体モジュール装置であって、前
記各デカップリング・チップ・コンデンサにそれぞれモ
ニタ用端子を設け、デカップリング・チップ・コンデン
サの接続検査時には、前記モニタ用端子を用いてその検
査を行い、半導体装置の動作時にはこのデカップリング
・チップ・コンデンサをモニタ用端子を介して電源回路
に接続するようにしたことを特徴とする半導体モジュー
ル装置。 ２、前記デカップリング・チップ・コンデンサのモニタ
用端子と電源回路との接続は、実装基板を介して行うこ
とを特徴とする特許請求の範囲第１項又は第２項に記載
の半導体モジュール装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22598086A JPS6381968A (ja) | 1986-09-26 | 1986-09-26 | 半導体モジユ−ル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22598086A JPS6381968A (ja) | 1986-09-26 | 1986-09-26 | 半導体モジユ−ル装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6381968A true JPS6381968A (ja) | 1988-04-12 |
Family
ID=16837903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22598086A Pending JPS6381968A (ja) | 1986-09-26 | 1986-09-26 | 半導体モジユ−ル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6381968A (ja) |
-
1986
- 1986-09-26 JP JP22598086A patent/JPS6381968A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7129729B2 (en) | Socket connection test modules and methods of using the same | |
| US7307426B2 (en) | Methods and apparatus for unpowered testing of open connections on power and ground nodes of circuit devices | |
| US7307427B2 (en) | Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards | |
| US7075307B1 (en) | Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements | |
| US20050242826A1 (en) | Methods for testing continuity of electrical paths through connectors of circuit assemblies | |
| US20050099186A1 (en) | Methods and apparatus for diagnosing defect locations in electrical paths of connectors of circuit assemblies | |
| EP0862061A2 (en) | Circuit board inspection apparatus and method | |
| JPH07191080A (ja) | 電気接続の完全性を測定するための装置と方法 | |
| US7280370B2 (en) | Electronic package and circuit board having segmented contact pads | |
| JPS6381968A (ja) | 半導体モジユ−ル装置 | |
| JPH1164428A (ja) | 部品検査装置 | |
| JP2004221574A (ja) | バイパスコンデンサの実装・非実装検査方法および多層基板のスルーホール断線検出方法 | |
| JP4292013B2 (ja) | 回路基板検査装置 | |
| JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 | |
| JP4114294B2 (ja) | 半導体装置およびその検査方法 | |
| JPS5942707Y2 (ja) | ハンドリング装置の電極子 | |
| JPH07287042A (ja) | インサーキット検査方法 | |
| JPH03244142A (ja) | 半導体デバイスの検査方法 | |
| JPS6371669A (ja) | 電子回路装置の検査方法 | |
| JPH10190181A (ja) | プリント基板及びその検査方法 | |
| JPH039280A (ja) | Ｉｃの検査方法 | |
| JPH0252262A (ja) | マルチチップパッケージの電気検査方法 | |
| JPH0347581B2 (ja) | ||
| JP2003139820A (ja) | マルチチップモジュール及びそのチップ間接続テスト方法 | |
| JP2001210681A (ja) | 半導体装置および実装判定方法 |