JPH03244142A - 半導体デバイスの検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体デバイスの検査方法に関する。

（従来の技術） 近年、半導体デバイスは、高集積化される傾向にあり、
このため半導体デバイスの信号入力電極（以下入力ピン
と称する）および信号出力電極（以下出力ピンと称する
）は、多ピン化、狭ピッチ化されつつある。また、これ
に伴って半導体デバイスのパッケージもフラットパッケ
ージが多く採用されるようになりつつある。

ところで、」１記半導体デバイスをプリント基板上に配
置する際には、半導体デバイスの入力ピンおよび出力ピ
ンと、基板上に形成された配線パタンとを半田付けして
いる。ところが、実装された半導体デバイスの入力ピン
および出力ピンが、多ピン化、狭ピッチ化されているた
め、次第に半田付けが困難になり、半田付は不良も多く
発生している。

このような半田付は不良は、従来目視による検査によっ
て発見していた。しがしながら、上述した半導体デバイ
スの入力ピンおよび出力ピンの多ビン化、狭ピッチ化に
伴いこのような半田付（す不良は、目視により発見する
ことが困難になっている。

また、従来から行われているインサーキットテスタによ
る検査では、半導体デバイスが設けられたプリント基板
上の導体パターンを介して、半導体デバイスにテストパ
ターンを与え、同じく、プリント基板上の導体パターン
を介して半導体デバイスから所定の電気信号パターンが
出力されるか否かを調べている。

このような評価法により、半導体デバイスの入力ピンお
よび出力ピンの半田付は不良をある程度発見することか
できる。

（発明が解決しようとする課題） しかしながら、このような検査では、例えば入力ピンに
半田付は不良があるのか、出力ピンに半田付は不良があ
るのかを決定することができないという問題があり、ま
た、複雑な構成の半導体デバイスにおいては、検査を行
うためのテストパターンを作ることが困難であるという
問題もあった。

本発明は、かかる従来の事情に対処してなされたもので
、半導体デバイスの入力ピンおよび出力ピンの半田付は
不良を容易に検出することができ、生産性の向上を図る
ことのできる半導体デバイスの検査方法を提供しようと
するものである。

［発明の構成］ （課題を解決するための手段） すなわち本発明は、基板上に設けられた複数の入力ピン
および出力ビシを有する半導体デバイスを検査するにあ
たり、予め半導体デバイスに、テスト用入力ピンと、こ
のテスト用入力ピンに入力された信号に応じて前記入力
ビンおよび出力ピンの状態を制御するテスト用回路とを
設けておき、前記テスト用入力ピンから所定の信号を供
給して前記入力ピンおよび出力ピンの状態を変化させ、
これらの入力ピンおよび出力ピンの検査を行うことを特
徴とする。

（作　用） 本発明の基板に実装された半導体デバイスの検査方法で
は、予め、半導体デバイスの入力電極端子から入力され
た信号に応じて残りの電極端子の電圧を所定のレベルに
させるようにしておく。

すなわち、例えば、半導体デバイスに２本のテスト用入
力ピンと、これらのテスト用入力ピンに入力された信号
（旧／ＬＯ）の４つの組合せにより、各入力ビンおよび
出力ピンの状態を４種類の状態、例えばＮＯＲＭＡＬ　
（通常状態）　、＋１１２　　（ハイインピーダンス状
態）　、Ｈｌ　（ハイ状態）　、１０　（ロー状態）に
制御するテスト用回路とを設けておく。

そして、例えばインサーキットテスタにより、半導体デ
バイスが実装さけた基板上の導体パターンを介してテス
ト用入力ピンに信号を送り、同じく基板上の導体パター
ンを介して各入力ビンおよび出力ピンの状態が所定の状
態となっているか否かを検出する。

したがって、半導体デバイスの入力ビンおよび出力ピン
の′ｆ［］付は不良を容易に検出することができ、生産
性の向上を図ることかできる。

（実施例） 以下、本発明をプリント基板上に実装された半導体デバ
イスの検査工程に適用した一実施例について説明する。

第１図に示す如（、被試験体であるプリント基板１上に
は、複数の半導体デバイス例えばフラットパッケージン
グされたＬＳＩ　２．３．４が設けられており、基板１
上に設けられた導体パターン５を介してインサーキット
テスタ６により検査を実施する。

また、上記ＬＳＩ　２．３．４には、予め例えば第２図
に示すような２本のテスト用入力ピンＣ０ＮＴｌ、Ｃ０
ＮＴ２と、入力ビンおよび出力ピンの状態を制御するた
めのテスト用回路とが設けられている。

この実施例では、Ｃ０ＮＴｌ　、　Ｃ０ＮＴ２に入力さ
れた信号（旧／１．０）の４つの組合せにより、各入力
ビンおよび出力ピンの状態を４ｉｉ類の状態、例えばＮ
ＯＩ？ＭＡＬ　（通常状Ｈ）　、１１１２　　（ハイイ
ンピーダンス状態）、旧（ハイ状態）　、１０　（ロー
状態）に制御可能に構成されている。

また、通常のＬＳＩには、大別して入力ピン、出力ピン
、ハイインピーダンス機能付き出力ピンの３抽類のピン
か設けられているが、上記ＬＳＩ　２．３．４には、上
述した如＜　Ｃ０ＮＴｌ　ＸＣ０ＮＴ２に入力された信
号に応じて各ピンの状態を制御可能とするため、飼えば
第３図に示すように構成された入力ピン７、例えば第４
図に示すように構成された出力ピン８、例えば第５図に
示すように構成されたハイインピーダンス機能付き出力
ピン９が設けられている。

そして、例えば第１図に示す被試験基板１上のＬＳＩ　
３について各入力ピン７、出力ピン８、ノ＼イインピー
ダンス機能付き出力ピン９の検査を行う場合は、まず、
ＬＳＩ　２．４の信号の影響をなくすために、ＬＳＩ　
２．４のＣ０ＮＴｌ　５ＣＯＮＴ２に、インサーキット
テスタ６から各入力ピン７、出力ピン８、ハイインピー
ダンス機能付き出力ピン９をＩ（ＩＺとする信号を与え
る。

そして、１．、Ｓｌ　２．４の各入力ピン７、出力ピン
８、ハイインピーダンス機能付き出力ピン９を１１１Ｚ
に保持した状態で、ＬＳＩ　３のＣ０ＮＴｌ　、Ｃ０Ｎ
Ｔ２に、インサーキットテスタ６から各入力ピン７、出
力ピン８、ハイインピーダンス機能付き出力ピン９をＩ
Ｉｌとする信号およびＬＯとする信号を与え、実際に各
入力ピン７、出力ピン８、）＼イインピーダンス機能付
き出力ピン９が旧あるいはＬＯとなっているか否かを確
認する。

この確認の結果、どの電極端子例えばピンに不具合が生
じているかを容易に決定することができ、例えば半田付
は不良がどのピンで生じているか等を容易に見い出すこ
とができる。

なお、Ｃ０ＮＴｌ　、　Ｃ０ＮＴ２のピンに半田付は不
良が生じている場合は、各入力ピン７、出力ピン８、ハ
イインピーダンス機能付き出力ピン９の検査結果が不良
になるので間接的に見い出すことができる。

すなわち、この実施例の半導体デバイスの検査方法では
、複雑な構成の半導体デバイスであっても、従来のよう
にある人カバターンに対してどのような出カバターンが
得られるか等を調べて、それぞれの半導体デバイスに応
じたテストパターンを作成する必要がなく、容易に検査
を実施することができる。また、半［１」付は不良が入
力ピン７に生じているのか、出力ピン８に生じているの
かも決定することができる。

［発明の効果コ 以上説明したように、本発明の基板に実装された半導体
デバイスの検査方法によれば、半導体デバイスの入力ピ
ンおよび出力ピンの半田付は不良を容易に検出すること
ができ、生産性の向上を図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の半導体デバイスの検査方法
を説明するための図、第２図はテスト用入力ピンおよび
テスト用回路の構成の例を示す図、第３図は入力ピンの
構成の例を示す図、第４図は出力ピンの構成の例を示す
図、第５図は／＼イインピーダンス機能付き出力ピンの
構成の例を示す図である。 １・・・・・被試験基板、２．３．４・・・・・ＬＳＩ
　、　５・・・・・導体パターン、６・・・・インサー
キットテスタ、７・・・・入力ピン、８・・・・・・出
力ピン、９・・・・・・ハイインピーダンス機能付き出
力ピン、Ｃ０ＮＴｌ　、　Ｃ０ＮＴ２・・・・・・テス
ト用入力ピン。

Claims (1)

【特許請求の範囲】
1. （１）基板上に設けられた複数の入力ピンおよび出力ピ
   ンを有する半導体デバイスを検査するにあたり、 予め半導体デバイスに、テスト用入力ピンと、このテス
   ト用入力ピンに入力された信号に応じて前記入力ピンお
   よび出力ピンの状態を制御するテスト用回路とを設けて
   おき、前記テスト用入力ピンから所定の信号を供給して
   前記入力ピンおよび出力ピンの状態を変化させ、これら
   の入力ピンおよび出力ピンの検査を行うことを特徴とす
   る半導体デバイスの検査方法。