CN111183517B - 具有中介层的并行prbs测试的ic裸片 - Google Patents

具有中介层的并行prbs测试的ic裸片 Download PDF

Info

Publication number
CN111183517B
CN111183517B CN201880064221.1A CN201880064221A CN111183517B CN 111183517 B CN111183517 B CN 111183517B CN 201880064221 A CN201880064221 A CN 201880064221A CN 111183517 B CN111183517 B CN 111183517B
Authority
CN
China
Prior art keywords
prbs
die
parallel
interposer
traces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880064221.1A
Other languages
English (en)
Other versions
CN111183517A (zh
Inventor
C·雄·方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Credo Technology Group Ltd
Original Assignee
Credo Technology Group Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Credo Technology Group Ltd filed Critical Credo Technology Group Ltd
Publication of CN111183517A publication Critical patent/CN111183517A/zh
Application granted granted Critical
Publication of CN111183517B publication Critical patent/CN111183517B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318385—Random or pseudo-random test pattern
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

因此，提供一种改进的中介层连接测试技术，所述中介层连接测试技术采用并行伪随机位序列(PRBS)发生器来并行测试所有互连件并且同时检测任何可校正缺陷。在一个实施例中，微电子组件包含以倒装芯片配置电连接到起始IC(集成电路)裸片和目标IC裸片的中介层，衬底具有用于所述IC裸片之间的并行通信总线的多条导线迹线。所述起始IC裸片具有第一并行PRBS(伪随机二进制序列)发生器，以跨越中介层迹线并行驱动具有不同相位的测试PRBS。所述目标IC裸片具有第二并行PRBS发生器，用于创建具有不同相位的参考PRBS；以及按位比较器，所述按位比较器耦合成从所述中介层迹线接收所述测试PRBS并且将所述测试PRBS与所述参考PRBS相比较，以针对所述迹线中的每一条提供同时故障监视。

Description

具有中介层的并行PRBS测试的IC裸片
背景技术
集成电路(“IC”)并入多个电子装置中。IC封装已发展成可以将多个IC以所谓的三维(“3D”)封装竖直地结合在一起，以便节省印刷电路板(“PCB”)上的水平区域。称为2.5DIC封装的另一封装方法并入有中介层，所述中介层可以由例如硅的半导体材料形成，以将一个或多个裸片耦合到PCB。在中介层上将多个裸片封装在一起的能力具有许多潜在优势。与各种功能实施方式需要适合于相同制造工艺的单片解决方案相比，可以用最适合每个裸片的功能的不同工艺技术来制造不同裸片，所述功能例如，模拟、数字、存储器、变换器等。此外，由于裸片正实施特定功能，因此个别裸片可以更小，这样通常提供改进的制造良率并相应地降低制造成本，这足以抵消2.5D IC装置封装的封装成本。
裸片之间的互连通过中介层上的导线迹线形成。由于中介层本身具有极少集成装置或不具有集成装置，并且由于特征尺寸要求一般更宽松，因此可以使用成熟的工艺技术来制造中介层以将提供导电迹线和接触垫的金属层图案化。IC裸片和中介层上的微凸块用于在IC裸片上的导线迹线与接触垫之间形成电连接。微凸块可能很小(例如，凸块直径为20um并且间距为40μm)，因此往往会遭受制造故障率增加(大部分开路)。中介层可以配备有冗余迹线，例如，可以为每16位连接添加额外迹线，因此17条迹线可用于并行传送16位信息。如果连接中的一个连接发生故障，则可以将16位映射到要在故障连接周围传送的功能迹线。以此方式，冗余使封装装置能够在存在有限数目的故障的情况下也正确地操作。
为了确保检测到故障并适当地使用功能迹线，制造商在已将IC裸片安装到中介层之后测试连接。现有测试分阶段执行，其中仅当验证测试失败时，才在初始验证测试之后进行后续阶段。后续阶段以冗长的逐个连接测试顺序进行测试，随后是编程阶段以将信息重新映射到功能迹线。
发明内容
因此，本文公开一种改进的中介层连接测试技术，所述中介层连接测试技术采用并行伪随机位序列(PRBS)发生器来并行测试所有互连件并且同时检测任何可校正缺陷，从而实现在不需要另外测试阶段的情况下执行重新映射。在一个实施例中，微电子组件包含以倒装芯片配置电连接到起始IC(集成电路)裸片和目标IC裸片的中介层，衬底具有用于起始IC裸片与目标IC裸片之间的并行通信总线的多条导线迹线。起始IC裸片具有第一并行PRBS(伪随机二进制序列)发生器，以跨越多条导电迹线并行驱动具有不同相位的测试PRBS。目标IC裸片具有：第二并行PRBS发生器，用于创建具有不同相位的参考PRBS；以及按位比较器，所述按位比较器耦合成从多条导电迹线接收测试PRBS并且将测试PRBS与参考PRBS相比较，以针对多条导电迹线中的每一条提供同时故障监视。
在微电子组件测试方法的说明性实施例中，所述方法包含：(a)在将起始IC裸片耦合到目标IC裸片的多条中介层迹线中的每一条上同步地接收开始模式；(b)在检测到所述开始模式后初始化并行PRBS发生器；(c)执行来自所述并行PRBS发生器的参考PRBS与经由所述多条中介层迹线接收到的测试PRBS的按位比较；(d)基于所述按位比较识别多条中介层迹线中的哪些(如果存在的话)发生故障；以及(e)如果检测到故障中介层，则配置所述起始IC裸片和所述目标IC裸片以避免使用所述故障中介层迹线。
说明性IC裸片实施例包含：一组输入复用器，所述输入复用器沿着将所述IC裸片连接到另一IC裸片的N+1条中介层迹线映射N个位；一组测试复用器，所述测试复用器在所述中介层迹线中的每一个上插入多个测试PRBS中的对应一个；以及并行PRBS发生器，所述并行PRBS发生器并行于所述一组测试复用器提供多个测试PRBS，所述多个测试PRBS具有不同相位。
前述实施例中的每一个可以单独地或联合地实施，并且可以以任何合适的组合与以下特征中的任何一个或多个一起实施：(1)在测试PRBS之前是开始模式。(2)所述开始模式具有在多条导电迹线中的每一条上同时发送的至少一个“0”，接着是在多条导电迹线中的每一条上同时发送的“l”。(3)从种子值开始迭代第一并行PRBS发生器。(4)当在多条导电迹线上检测到开始模式时，用种子值初始化第二并行PRBS发生器。(5)第一和第二并行PRBS发生器各自为扩展数目的并行序列提供回显PRBS。(6)并行通信总线的宽度为N个位。(7)衬底的多条导电迹线包含至少一条额外迹线，以提供针对故障迹线的冗余保护。(8)起始IC裸片和目标IC裸片中的任一个或两个包含复用器阵列，所述复用器阵列实现在故障迹线周围路由并行通信总线的信号。(9)目标IC裸片包含校正控制器，所述校正控制器耦合到按位比较器以识别多条导电迹线中的哪些(如果存在的话)发生故障并且响应性地确定用于复用器阵列中的至少一个的设置以在故障周围路由。(10)初始化包含将预定种子值存储在寄存器中，作为并行PRBS发生器的初始状态。(11)所述方法还包含：(f)迭代以在每个时钟循环从寄存器中的当前状态产生后续状态；(g)从寄存器中的每个位导出参考PRBS中的对应一个；以及(h)回显从寄存器位导出的参考PRBS中的至少一个以提供参考PRBS中的至少一个额外参考PRBS。(12)所述配置包含编程复用器阵列以使用一条或多条冗余中介层迹线在故障迹线周围路由通信信号。(13)一组输出复用器，所述输出复用器将来自N+1条中介层迹线的接收信号映射到N个输出位通道，接收信号包含在测试期间的输入测试PRBS。(14)按位比较器，所述按位比较器将输入测试PRBS中的每一个与对应参考PRBS相比较。(15)第二并行PRBS发生器，所述第二并行PRBS发生器与按位比较器并行提供参考PRBS，所述参考PRBS具有不同相位。(16)并行PRBS发生器包含前导码复用器，以在多个测试PRBS之前插入开始模式。(17)并行PRBS发生器针对扩展数目的并行序列回显多个测试PRBS中的一个或多个。(18)一组锁存器，所述锁存器由时钟信号同步地驱动，所述时钟信号还通过专用中介层迹线传送。
附图说明
在附图中：
图1示出说明性计算机网络。
图2是说明性收发器的功能框图。
图3是说明性微电子组件的部分截面。
图4是用于中介层连接的说明性并行PRBS测试电路的示意图。
图5是用于中介层连接的说明性并行PRBS测试方法的流程图。
图6是用于并行PRBS的说明性回显技术的示意图。
然而，应理解，在附图和具体实施方式中给出的具体实施例不限制本公开。相反，所述具体实施例为普通技术人员提供识别涵盖在所附权利要求书的范围中的替代形式、等效物和修改的基础。
命名法
特定术语在整个以下描述和权利要求书中用于指代特定的系统组件和配置。如本领域普通技术人员将理解，公司可以用不同的名称来指代同一组件。本文档无意区分名称不同但功能相同的组件。在以下讨论中并且在权利要求书中，术语“包含”和“包括”以一种开放式方式使用，并且因此应解释为意指“包含但不限于......”。此外，术语“耦合”意指间接或直接的电气或物理连接。因此，在各种实施例中，如果第一装置耦合到第二装置，则所述连接可以通过直接电连接、通过经由其它装置和连接的间接电连接、通过直接物理连接，或通过经由其它装置和连接的间接物理连接。
集成电路(“IC”)裸片是IC晶片的切块单元。(本文中，“裸片”将用作裸片的复数形式。)易于焊接或以其它电连接方式并入到较大电路或系统中的具有节点、插脚、支柱、垫片、端子、引线、凸块，或其它电触点(在本文中共同地称为“触点”)的单个IC裸片的封装形式可以称为IC芯片。当多个IC裸片封装在一起，例如，作为多芯片模块或系统级封装时，封装单元在本文中称为“微电子组件”。多个IC裸片可以直接附接到封装衬底，所述封装衬底可以采用层压电路板或陶瓷、玻璃或半导体衬底的形式，并且通常具有显著大于(数量级)IC裸片上的迹线的印刷或蚀刻迹线。由于这种尺寸差异会不利地影响IC裸片之间的通信性能，因此至少一些微电子组件采用所谓的2.5D或3D技术。在3D技术中，IC裸片彼此堆叠在顶上以提供相邻裸片之间的直接电连接。然而，这种堆叠可能使封装难以提供足够的散热。在2.5D技术中，至少一些IC裸片附接到“中介层”，所述中介层又可以附接到封装衬底。中介层可以是硅衬底，所述硅衬底采用硅通孔(TSV)以在其上表面(用于IC裸片)以及其下表面(用于封装衬底)上提供触点。中介层上的迹线可以更紧密地匹配IC裸片上的迹线的尺寸以改进裸片之间的通信性能，并且可以并入有意的电感和电容元件以提供与封装衬底上的触点和迹线的更佳阻抗匹配。只要限制有源装置的密度和功耗，就可以将有限数目的有源装置(例如，晶体管)并入到中介层中，而不会面临3D技术的散热困难。
当不合格时，术语“衬底”可以指封装衬底、中介层、IC裸片或任何其它形式的平台，所述平台提供用于将裸片的集成电路元件电连接到微电子组件的其它元件或外部触点的触点。
“N”用于指示表示并行数据总线的宽度的正整数值，通常为2的幂，例如，24、25、26或27。
具体实施方式
所公开的设备和方法在其可以在其中运行的较大环境的背景下得到最佳理解。因此，图1示出说明性通信网络100，所述通信网络具有将节点102、104、106(表示交换机、路由器、基站、网关，以及其它形式的通信设备)互连的通信链路108，所述节点在终端节点110至122(其可以表示移动装置、便携式计算机、工作站、服务器、网络附加存储系统，以及其它此类通信源和目的地)之间引导和中继通信信号。例如，通信网络100可以是或包含互联网、广域网，或局域网。
通信链路108可以是具有光纤束的光纤电缆，每个光纤束在对应信道上载送多个调制光信号。许多光纤电缆具有多束光纤，其中每根光纤载送多个信道。通过这种密集的信息信号填充，高度集成的通信收发器对于与通信设备的有效接口连接是有利的。期望将用于多个发射器模块和多个接收器模块的集成电路组合成单个装置，例如，2.5D IC装置封装。
图2示出耦合到终端节点203中的说明性收发器202的个别光纤200。(束中每根光纤可以耦合到终端节点中的不同收发器。)光连接器204将光纤200耦合到光环行器206。环行器206将入射光信号转发到信道分路器208，所述信道分路器分离各种信道并将一个信道提供到每个检测器210。多个检测器210各自将光信号中的一个转换成电气接收信号。集成的多信道接收器212对电气接收信号进行操作以提取对应的数字数据流。根据标准I/O总线协议，接口模块214缓冲数字数据流并将数字数据流转换成用于终端节点的内部总线216的通信的合适格式。在一些实施例中，由接口模块214执行的转换包含误差校正和有效载荷提取。
接口模块214还从内部总线216接受数字数据以进行传输。在至少一些实施例中，接口模块214通过适当的标头和帧结束标记对数据进行分组，从而任选地增加一层误差校正译码和/或校验和。多信道发射器222从接口模块214接受传输数据流，并且将数字信号转换成发射体220的模拟电气驱动信号，从而使发射体产生耦合到信道耦合器218的光学信号。信道耦合器218将所述光学信号作为组合的光学信号提供到环行器206，所述环行器将所述组合的光学信号作为输出信号转发到光纤200。
在图2的实施例中，多信道接收器212、多信道发射器222和接口模块214一起封装在多芯片模块中，优选地实施为2.5D封装230中的中介层上的IC裸片。图3是具有多个IC裸片302A、302B的说明性2.5D微电子组件的截面，其中处于倒装芯片配置(即，其中裸片衬底翻转以邻近于安装表面定位图案化区域和触点)的集成电路304通过微凸块308附接到中介层306的上触点。中介层306的下触点通过C4(“可控塌陷芯片连接”)凸块312附接到封装衬底310的内部(上)触点。TSV(硅通孔)穿透中介层衬底，以实现上表面上的图案化金属层与下表面上的图案化金属层之间的电连接。下表面上的图案化金属层包含C4凸块附接到的中介层的下触点。
当封装并入到较大系统中时，封装衬底310的外部(下)触点314通过焊料凸块320附接到电路板318(或其它系统衬底)上的焊接触点316。在电路板318上的印刷电路迹线322，以及在封装衬底310的上表面和下表面上的通孔328和印刷电路迹线324、326将C4凸块312电连接到电路板318上的其它组件。
尽管图式未按比例绘制，但是说明性微凸块直径将为约20微米。IC裸片302A、302B和中介层306的厚度可以低至约0.2mm或稍小，尽管更典型的值将是此最小厚度的两倍。当然，中介层306具有足以容纳所有所需IC裸片的长度和宽度尺寸，并且封装衬底又具有足以容纳中介层的尺寸。典型C4凸块直径为约100微米，间距为约160微米。
根据建立的半导体装置制造技术，IC裸片上的电路由电介质层、多晶硅层和/或在扩散掺杂剂区上沉积并图案化的金属层形成。预期的集成电路包含在每个裸片上的测试电路，用于检测互连缺陷并且在可能的情况下围绕互连缺陷路由。图4提供此种测试电路的说明性示意图，所述测试电路采用并行PRBS发生器来同时检查多个中介层迹线的连接故障。
在图4的电路中，一组N+1个输入复用器402A至402D接收标记为B0至BN-1的N个输入位。输入复用器(除了边缘处的那些输入复用器之外)中的每一个接收对应输入位和相邻输入位，由此通过所述一组输入复用器402A至402D向每个输入位提供两个可能路径。每个输入复用器402A至402D耦合(间接)到中介层上的N+1条迹线410中的对应一条迹线。控制寄存器REG0将选择信号提供到输入复用器402A至402D，以跨越N+1条中介层迹线410中的N条操纵N个输入位。
如先前所提及，输入复用器402A至402D不直接耦合到迹线410。实际上，来自输入复用器402A至402D的输出各种耦合到对应的测试复用器404A至404D，所述测试复用器在来自输入复用器的数据与来自并行PRBS发生器(下文进一步论述)的一组测试输入中的一个之间选择。将TEST信号作为选择输入提供到测试复用器404A至404D中的每一个，以在互连测试过程期间替代测试输入。
一组锁存器406A至406D从测试复用器404A至404D接收输出。时钟信号CLK耦合到所述组中的每个锁存器，从而导致同步地更新锁存器。一组驱动器408A至408D提供足够的电流和/或电压，以将锁存器内容从起始IC裸片跨越微凸块及时地传送到中介层上的导电迹线410，并由此通过微凸块传送到目标IC裸片。在目标IC裸片处，一组接收缓冲器412A至412D检测接收到的信号。一组接收锁存器414A至414D响应于时钟信号CLK同步地捕获接收到的信号，通过驱动器409将所述时钟信号从起始裸片传送到中介层迹线411和接收缓冲器413。
一组N个输出复用器416A至416D接收N+1个接收锁存器414A至414D的输出，从而从可以在其上接收位的两个路径中选择每个位(B0至BN-1)。控制寄存器REG1以补偿输入复用器402A至402D的操纵操作的方式将选择信号提供到输出复用器，由此即使在中介层迹线410中的一个发生故障时也能够进行数据通信。
为了检测任何故障并且确定用于输入和输出复用器的适当设置，采用并行PRBS发生器。用于此类发生器的设计技术由E.Laskin在MASc论文“用于高速英语的片上自测试电路块”，多伦多大学，2006年中描述，所述论文特此以引用方式并入本文中。此类发生器包含在图4中表示为存储器寄存器430、440的一组锁存器或其它存储器元件，包含发生器的当前状态的二进制表示。控制器432、442可以使用预定种子值来设置发生器的初始状态。此后，一组逻辑门434、444从当前状态以及此后的每个后续状态导出后续状态，由此通过最长伪随机二进制序列(PRBS)驱动存储器寄存器中的每个位。PRBS针对每个寄存器位相同，但是彼此具有不同相位。
存储器寄存器的大小确定最长PRBS的长度，以及可以并行提供的不同序列的数目。较大寄存器并行提供更多序列，其中每个序列较长，因此高阶发生器(较大寄存器)可以是优选的。然而，收益递减，因此出于大部分目的，在5与40之间的范围内的寄存器大小预期是足够的。尽管出于测试目的，PRBS发生器的一个完整循环(足以将寄存器返回到其初始状态的迭代)预期是足够的，但是用于测试的PRBS循环的数目是可以视需要变化的设计参数。在迹线数目超过并行序列的数目的情况下，产生的序列可以被“回显”，即被复制并且任选地延迟时钟循环，从而提供每个中介层迹线的序列。图6示出使用附加寄存器430A、430B将并行PRBS序列的数目增至三倍，以将由寄存器430提供的并行PRBS的初始集合回显到长序列和更多并行序列的实例。
寄存器位通过前导码复用器436从寄存器430并行提供给测试复用器404A至404B的测试输入；以及通过前导码复用器446从寄存器440提供给比较器448的参考输入。在控制器432、442设置初始状态并开始迭代地产生PRBS之前，控制器提供前导码以发信号通知PRBS的开始。例如，前导码可以采用预设数目个0，后面跟着一个1的形式，并且在每条迹线410上同时发送前导码。
在目标裸片处，将接收锁存器414A至414D的输出提供到比较器448的测试输入，所述比较器将输出按位与提供给其参考输入的PRBS相比较。由控制器442监视按位比较结果以识别迹线410中的哪些(如果存在的话)发生故障。如果检测到多于一个故障连接，则将输入复用器402和输出复用器416设置成选择用于故障迹线上方的位的第一路径，以及用于故障迹线下方的位的第二路径，从而使故障迹线未使用。控制器442可以将检测到的故障的位置传送到测试控制器，所述测试控制器对非易失性寄存器REG0、REG1进行编程。如果在每组迹线410中存在多于一个故障，则测试控制器确定微电子组件有缺陷并丢弃所述微电子组件。
目标IC裸片中的控制器442依赖于对前导码的检测，以为存储器寄存器440提供种子并且产生用于比较器448的参考PRBS。因此，由控制器442产生的“前导码”在所有线路上可以简单地为零。在比较器448验证在至少N条迹线上接收到的信号在至少预设时钟循环数(例如，31)内具有匹配的零之后，控制器开始监视“全零参考”与控制器432用于指示前导码的结束的“全一”之间的至少N条迹线上的失配。(缺陷可能会阻止所有N+1条中介层迹线410载送正确信息，并且多于一个缺陷在任何情况下不可校正。)在检测到至少N条迹线的这种失配后，控制器442起始产生参考PRBS。
图5是用于中介层连接的说明性并行PRBS测试方法的流程图。在框502中，制造商将包含并行PRBS发生器的测试电路提供到将通过中介层互连每个IC裸片。在框504中，制造商将IC裸片安装在中介层上，优选地中介层具有连接冗余，由此产生微电子组件。在框506中，测试设备起始微电子组件的测试。此外，测试过程包含使IC裸片(下文称为“起始IC裸片”)中的至少一个将前导码发送到IC裸片(下文称为“目标IC裸片”)中的另一个，以通知目标裸片并行PRBS的传输开始。在框508中，起始IC裸片并行发送PRBS，以同时测试中介层迹线410中的每一个的功能。目标IC裸片执行通过中介层迹线410传送的测试PRBS与对应参考PRBS的按位比较，以同时测试每条迹线的连接故障。
在框510中，测试控制器确定迹线中是否存在太多故障，并且如果是，则在框512中，测试控制器将组件标记为有缺陷并且丢弃所述组件。否则，在框514中，测试控制器对IC裸片中的非易失性寄存器进行编程，从而使复用器阵列能够围绕任何检测到的故障操纵数据。
出于说明性目的，已在特定上下文中论述前述原理。然而，读者将认识到，所述原理可适用于更广泛的上下文。一旦完全理解以上公开内容，许多替代形式、等效物和修改对于本领域的技术人员将变得显而易见。例如，前面的描述集中于在形成点对点总线的一组中介层迹线上具有单向通信的实施方案，但是可以容易地适用于双向通信总线以及在多个IC裸片之间共享的总线。尽管已将IC裸片描述为起始IC裸片或目标IC裸片，但是给定的IC裸片有可能是起始IC裸片和目标IC裸片两者。预期将权利要求书解释为涵盖所附权利要求书的范围内包含的所有此类替代形式、等效物和修改。

Claims (20)

1.一种微电子组件，包括：
衬底，所述衬底以倒装芯片配置电连接到起始集成电路IC裸片和目标IC裸片，
所述衬底具有多条导电迹线，用于所述起始IC裸片与所述目标IC裸片之间的并行通信总线，
所述起始IC裸片具有第一并行伪随机二进制序列PRBS发生器，以跨越所述多条导电迹线并行驱动具有不同相位的测试PRBS，
所述目标IC裸片具有：
第二并行PRBS发生器，用于创建具有不同相位的参考PRBS；以及
按位比较器，所述按位比较器耦合成从所述多条导电迹线接收所述测试PRBS并且将所述测试PRBS与所述参考PRBS相比较，以针对所述多条导线迹线中的每一条提供同时故障监视。
2.根据权利要求1所述的组件，其中所述测试PRBS之前具有开始模式，所述开始模式具有在所述多条导电迹线中的每一条上同时发送的至少一个“0”，接着是在所述多条导电迹线中的每一条上同时发送的“1”。
3.根据权利要求1所述的组件，其中从种子值开始迭代第一并行PRBS发生器，并且其中当在所述多条导电迹线上检测到开始模式时，用所述种子值初始化所述第二并行PRBS发生器。
4.根据权利要求1所述的组件，其中所述第一并行PRBS发生器和所述第二并行PRBS发生器各自为扩展数目的并行序列提供回显PRBS。
5.根据权利要求1所述的组件，其中所述并行通信总线的宽度是N个位，并且其中所述衬底的所述多条导电迹线包含至少一条额外迹线，以提供针对故障迹线的冗余保护。
6.根据权利要求5所述的组件，其中所述起始IC裸片和所述目标IC裸片中的每一个包含复用器阵列，所述复用器阵列实现围绕所述故障迹线路由所述并行通信总线的信号。
7.根据权利要求6所述的组件，其中所述目标IC裸片包含校正控制器，所述校正控制器耦合到所述按位比较器以在所述多条导电迹线中的任何导电迹线发生故障的情况下识别所述多条导电迹线中的哪些导电迹线发生故障并且响应性地确定用于所述复用器阵列中的至少一个的设置以围绕所述故障路由。
8.一种微电子组件测试方法，包括：
在将起始IC裸片耦合到目标IC裸片的多条中介层迹线中的每一条上同步地接收开始模式；
在检测到所述开始模式后初始化并行PRBS发生器；
执行来自所述并行PRBS发生器的参考PRBS与通过所述多条中介层迹线接收到的测试PRBS的按位比较；
如果所述多条中介层迹线中的任何中介层迹线发生故障，则基于所述按位比较识别所述多条中介层迹线中的哪些中介层迹线发生故障；以及
如果检测到故障中介层迹线，则配置所述起始IC裸片和所述目标IC裸片，以避免使用所述故障中介层迹线。
9.根据权利要求8所述的方法，其中所述开始模式包括在所述多条中介层迹线中的每一条上同时发送的至少一个“0”，接着是在所述多条中介层迹线中的每一条上同时发送的“1”。
10.根据权利要求9所述的方法，其中所述初始化包含将预定种子值存储在寄存器中，作为所述并行PRBS发生器的初始状态。
11.根据权利要求10所述的方法，进一步包括：
迭代以在每个时钟循环上从所述寄存器中的当前状态产生后续状态；
从所述寄存器中的每个位导出所述参考PRBS中的对应一个；以及
回显从所述寄存器位导出的所述参考PRBS中的至少一个，以提供所述参考PRBS中的至少一个附加参考PRBS。
12.根据权利要求8所述的方法，其中所述起始IC裸片和所述目标IC裸片中的每一个包含复用器阵列，并且其中所述配置包含对所述复用器阵列进行编程，以使用一个或多个冗余中介层迹线围绕所述故障迹线路由通信信号。
13.一种IC裸片，包括：
一组输入复用器，所述输入复用器沿着将所述IC裸片连接到另一IC裸片的N+1条中介层迹线映射N个位；
一组测试复用器，所述测试复用器在所述中介层迹线中的每一条上插入多个测试PRBS中的对应一个；以及
并行PRBS发生器，所述并行PRBS发生器与所述一组测试复用器并行提供所述多个测试PRBS，所述多个测试PRBS具有不同相位。
14.根据权利要求13所述的IC裸片，还包括：
一组输出复用器，所述输出复用器将来自N+1条中介层迹线的接收信号映射到N个输出位通道，所述接收信号包含在测试期间的输入测试PRBS；以及
按位比较器，所述按位比较器将所述输入测试PRBS中的每一个与对应参考PRBS相比较。
15.根据权利要求14所述的IC裸片，还包括：
第二并行PRBS发生器，所述第二并行PRBS发生器与所述按位比较器并行提供所述参考PRBS，所述参考PRBS具有不同相位。
16.根据权利要求13所述的IC裸片，其中所述并行PRBS发生器包含前导码复用器，以在所述多个测试PRBS之前插入开始模式。
17.根据权利要求16所述的IC裸片，其中所述开始模式包括在所述中介层迹线中的每一条上同时发送的至少一个“0”，接着是在所述中介层迹线中的每一条上同时发送的“1”。
18.根据权利要求13所述的IC裸片，其中用预定种子值初始化所述并行PRBS发生器。
19.根据权利要求13所述的IC裸片，其中所述并行PRBS发生器针对扩展数目的并行序列回显所述多个测试PRBS中的一个或多个。
20.根据权利要求13所述的IC裸片，还包括一组锁存器，所述锁存器由时钟信号同步地驱动，所述时钟信号还通过专用中介层迹线传送。
CN201880064221.1A 2018-01-17 2018-01-17 具有中介层的并行prbs测试的ic裸片 Active CN111183517B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2018/014045 WO2019143327A1 (en) 2018-01-17 2018-01-17 Ic dies with parallel prbs testing of interposer

Publications (2)

Publication Number Publication Date
CN111183517A CN111183517A (zh) 2020-05-19
CN111183517B true CN111183517B (zh) 2023-06-16

Family

ID=67302394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880064221.1A Active CN111183517B (zh) 2018-01-17 2018-01-17 具有中介层的并行prbs测试的ic裸片

Country Status (3)

Country Link
US (1) US11199584B2 (zh)
CN (1) CN111183517B (zh)
WO (1) WO2019143327A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019143327A1 (en) 2018-01-17 2019-07-25 Credo Technology Group Limited Ic dies with parallel prbs testing of interposer
CN115020266B (zh) * 2022-08-04 2022-11-04 南京邮电大学 一种2．5D Chiplet绑定后测试电路
CN117172202B (zh) * 2023-09-05 2024-05-07 苏州异格技术有限公司 一种芯粒自检及芯粒间通信恢复方法、装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1900728A (zh) * 2005-07-23 2007-01-24 安捷伦科技有限公司 实现用于测试印刷电路板的可测性插头的方法和装置
CN101213520A (zh) * 2005-05-05 2008-07-02 赛普雷斯半导体公司 并行输入/输出自测试电路和方法
JP2013019830A (ja) * 2011-07-13 2013-01-31 Kawasaki Microelectronics Inc 半導体集積回路および半導体集積回路のテスト方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617427A (en) 1994-10-18 1997-04-01 Matsushita Electcric Industrial Co., Ltd. Method for generating test sequences for detecting faults in target scan logical blocks
US20010021987A1 (en) 1999-07-14 2001-09-13 Madabusi Govindarajan Method and apparatus for performance monitoring of data transparent communication links
US6760873B1 (en) * 2000-09-28 2004-07-06 Lsi Logic Corporation Built-in self test for speed and timing margin for a source synchronous IO interface
US6816992B2 (en) 2001-02-28 2004-11-09 Tektronix, Inc. Test generator having a poisson distribution error signal
US6961317B2 (en) 2001-09-28 2005-11-01 Agilent Technologies, Inc. Identifying and synchronizing permuted channels in a parallel channel bit error rate tester
JP2003185710A (ja) * 2001-10-03 2003-07-03 Matsushita Electric Ind Co Ltd マルチチップモジュール、半導体チップ及びマルチチップモジュールのチップ間接続テスト方法
US7219113B2 (en) 2003-09-26 2007-05-15 International Business Machines Corporation Pseudo-random binary sequence checker with automatic synchronization
US20050154953A1 (en) 2004-01-12 2005-07-14 Norskog Allen C. Multiple function pattern generator and comparator having self-seeding test function
US7477100B2 (en) 2004-04-27 2009-01-13 Broadcom Corporation Method and system for single ended to differential ended demodulation
US7822110B1 (en) 2005-10-04 2010-10-26 Oracle America, Inc. Eye diagram determination during system operation
US7620858B2 (en) 2006-07-06 2009-11-17 Advantest Corporation Fabric-based high speed serial crossbar switch for ATE
CN101843019A (zh) 2007-09-14 2010-09-22 西姆特科有限公司 高速串行器、相关组件、系统和方法
CN101500253B (zh) 2008-01-29 2014-09-17 大唐移动通信设备有限公司 基站上行传输信道性能的测试系统及装置和方法
US8352842B2 (en) 2008-06-18 2013-01-08 Acterna Llc Determining contribution of burst noise to data errors
EP2391000B1 (en) * 2010-05-26 2020-07-08 Integrated Device Technology, Inc. Digital Signal Generator
JP5658601B2 (ja) 2010-06-04 2015-01-28 ルネサスエレクトロニクス株式会社 通信試験回路及び半導体集積回路、電子機器
US8622752B2 (en) 2011-04-13 2014-01-07 Teradyne, Inc. Probe-card interposer constructed using hexagonal modules
US20120324305A1 (en) * 2011-06-20 2012-12-20 Texas Instruments Incorporated Testing interposer method and apparatus
US8860444B2 (en) 2011-08-18 2014-10-14 Infineon Technologies Austria Ag Communication line driver protection circuitry, systems and methods
TWI432755B (zh) 2012-01-13 2014-04-01 Wistron Corp 測試系統及印刷電路板組件之測試方法
CN102664765B (zh) 2012-04-01 2014-11-26 Ut斯达康通讯有限公司 Ptn仿真业务中伪随机序列自收发测试系统及方法
US8898526B1 (en) 2012-07-23 2014-11-25 Google Inc. Using forward error correction coding to diagnose communication links
CN104205647A (zh) 2012-08-29 2014-12-10 华为技术有限公司 用于前向纠错(fec)码的性能评估的方法和设备
US9124462B2 (en) 2012-10-25 2015-09-01 Texas Instruments Incorporated Flexible PRBS architecture for a transceiver
US20140241727A1 (en) 2013-02-27 2014-08-28 Hock Gin Lim Communication between transceivers using in-band subcarrier tones
US9411701B2 (en) * 2013-03-13 2016-08-09 Xilinx, Inc. Analog block and test blocks for testing thereof
US9497056B2 (en) * 2014-06-09 2016-11-15 Allen LeRoy Limberg Conveying metadata by modulation of pilot carriers in COFDM broadcasting
US9474034B1 (en) * 2015-11-30 2016-10-18 International Business Machines Corporation Power reduction in a parallel data communications interface using clock resynchronization
WO2019143327A1 (en) 2018-01-17 2019-07-25 Credo Technology Group Limited Ic dies with parallel prbs testing of interposer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101213520A (zh) * 2005-05-05 2008-07-02 赛普雷斯半导体公司 并行输入/输出自测试电路和方法
CN1900728A (zh) * 2005-07-23 2007-01-24 安捷伦科技有限公司 实现用于测试印刷电路板的可测性插头的方法和装置
JP2013019830A (ja) * 2011-07-13 2013-01-31 Kawasaki Microelectronics Inc 半導体集積回路および半導体集積回路のテスト方法

Also Published As

Publication number Publication date
CN111183517A (zh) 2020-05-19
WO2019143327A1 (en) 2019-07-25
US20200379044A1 (en) 2020-12-03
US11199584B2 (en) 2021-12-14

Similar Documents

Publication Publication Date Title
US8832511B2 (en) Built-in self-test for interposer
TWI690713B (zh) 半導體記憶體裝置
US9164147B2 (en) Method and apparatus for 3D IC test
US8847615B2 (en) Method, apparatus and system of parallel IC test
US7466158B2 (en) Multilayer semiconductor device
CN111183517B (zh) 具有中介层的并行prbs测试的ic裸片
JP5098644B2 (ja) 半導体装置、および半導体チップ
US7067910B2 (en) Method and apparatus for using capacitively coupled communication within stacks of laminated chips
US8618541B2 (en) Semiconductor apparatus
JP5845256B2 (ja) デバイス貫通バイアのための試験技法
KR101977699B1 (ko) 멀티 칩 반도체 장치 및 그것의 테스트 방법
US6876221B2 (en) Fault tolerant semiconductor system
US9349610B2 (en) Assembly structure for connecting multiple dies into a system-in-package chip and the method thereof
US11336286B2 (en) Scalable micro bumps indexing and redundancy scheme for homogeneous configurable integrated circuit dies
EP2790027B1 (en) Two-step interconnect testing of semiconductor dies
CN109388826B (zh) 使能2.5d器件级静态时序分析的管芯接口
KR102433331B1 (ko) 집적회로 칩
US20200219582A1 (en) Integrated circuit chip and die test without cell array
KR101903520B1 (ko) 반도체 장치
US9335369B2 (en) Semiconductor integrated circuit
KR100687687B1 (ko) 멀티칩 모듈 패키징 방법
US20230116320A1 (en) Stacked Integrated Circuit Device
CN109387765B (zh) 用于标识通道错误的器件、方法和集成电路
JP5638738B2 (ja) 半導体装置
CN111987061B (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant