CN109387765B - 用于标识通道错误的器件、方法和集成电路 - Google Patents

用于标识通道错误的器件、方法和集成电路 Download PDF

Info

Publication number
CN109387765B
CN109387765B CN201710666379.3A CN201710666379A CN109387765B CN 109387765 B CN109387765 B CN 109387765B CN 201710666379 A CN201710666379 A CN 201710666379A CN 109387765 B CN109387765 B CN 109387765B
Authority
CN
China
Prior art keywords
prbs
bit
parallel
generated
checker
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710666379.3A
Other languages
English (en)
Other versions
CN109387765A (zh
Inventor
李中楠
戴逸飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Credo Technology Group Ltd
Original Assignee
Credo Technology Group Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Credo Technology Group Ltd filed Critical Credo Technology Group Ltd
Priority to CN201710666379.3A priority Critical patent/CN109387765B/zh
Priority to US16/044,065 priority patent/US10605860B2/en
Publication of CN109387765A publication Critical patent/CN109387765A/zh
Application granted granted Critical
Publication of CN109387765B publication Critical patent/CN109387765B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31717—Interconnect testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请公开了使用伪随机二进制序列来标识通道错误。一种器件，包括第一管芯，所述第一管芯包括在并行通道上输出测试信号的伪随机二进制序列(“PRBS”)发生器。所述器件进一步包括第二管芯，所述第二管芯包括将所述测试信号的至少一部分与参考信号进行比较以标识与错误相关联的特定通道的PRBS校验器。

Description

用于标识通道错误的器件、方法和集成电路
技术领域
本发明涉及使用伪随机二进制序列来标识通道错误。
背景技术
集成电路(“IC”)被结合到许多电子设备中。IC封装已经演变成使得多个IC可以在所谓的三维(“3D”)封装体中竖直地结合在一起，以便节省印刷电路板(“PCB”)上的水平面积。另一种封装方法(称为2.5D IC封装)结合内插件，所述内插件可以由半导体材料(如硅)形成，以便将一个或多个管芯耦合至PCB。然而，2.5D IC的存储器和逻辑测试可能是昂贵且低效的，从而涉及IC芯片上的大面积以及用于生成测试信号的外部器件。此外，这种测试可能仅定位总体问题区域而不是具体的错误位置。
发明内容
因此，为了标识特定的通道错误，本文中公开了使用伪随机二进制序列(“PRBS”)的系统、方法和器件。一种说明性器件，包括第一管芯，所述第一管芯包括伪随机二进制序列(“PRBS”)发生器，所述PRBS发生器在并行通道上输出测试信号。所述器件进一步包括第二管芯，所述第二管芯包括PRBS校验器，所述PRBS将所述测试信号的至少一部分与参考信号进行比较以标识与错误相关联的特定通道。
一种方法，包括生成测试信号，所述测试信号包括PRBS的至少一部分。所述方法进一步包括在并行通道上传输所述测试信号。所述方法进一步包括将所述测试信号的至少一部分与参考信号进行比较。所述方法进一步包括基于所述比较来标识与错误相关联的特定通道。
一种2.5维集成电路，包括第一管芯，所述第一管芯包括PRBS发生器，所述PRBS发生器在并行通道上输出测试信号。所述集成电路进一步包括第二管芯，所述第二管芯包括PRBS校验器，所述PRBS校验器将所述测试信号的至少一部分与参考信号进行比较以标识与错误相关联的特定通道。所述集成电路进一步包括内插件，所述内插件耦合至印刷电路板，所述内插件耦合至所述第一和第二管芯，所述内插件包括所述并行通道。
附图说明
在各个公开的实施例的以下详细描述中，将参照这些附图，在附图中：
图1是配置有用于测试的内建自测试电路系统的管芯对的框图；
图2A是串联PRBS发生器的电路图连同其输出序列；
图2B是并联PRBS发生器的电路图连同其转移矩阵；
图3是包括PRBS发生器和PRBS校验器的器件的框图；并且
图4是使用PRBS来标识通道错误的方法的流程图。
然而，应理解的是，附图及其详细说明中所给出的特定实施例不限制本公开。相反，它们为普通技术人员提供辨别与所附权利要求书的范围内的给定实施例中的一个或多个实施例包含在一起的替代形式、等效物和修改方案的基础。
符号和术语
贯穿以下说明书和权利要求书所使用的某些术语指特定系统部件和配置。如普通技术人员将理解的，厂家可通过不同名称来指称部件。本文不旨在区分开名称不同而非功能不同的部件。在以下讨论中且在权利要求书中，以开放式方式使用术语“包括(including)”和“包括(comprising)”，并且因此应被解释为表示“包括但不限于……”。而且，术语“耦合(couple)”或“耦合(couples)”旨在表示间接或直接的电连接或物理连接。因此，在各个实施例中，如果第一设备耦合至第二设备，则所述连接可以通过直接电连接、通过经由其他设备和连接的间接电连接、通过直接物理连接、或者通过经由其他设备和连接的间接物理连接。
具体实施方式
公开了改进的内建自测试(“BIST”)电路、设备和方法，所述电路、设备和方法通过标识引起错误的特定通道而非一组通道来有利地使得测试时间减少且测试准确度更大。此外，BIST电路、设备和方法减少测试电路系统所需要的面积开销量，以及减少常规2.5D集成电路(“IC”)测试电路经历的速度退化。
图1是使用这种BIST电路以利用PRBS来标识包含错误的特定通道的器件100的框图。器件100包括耦合至第一管芯102和第二管芯104的半导体内插件10(例如，硅内插件)。在多芯片模块配置中，内插件10充当至PCB的接口。第一和第二管芯102、104中的每一个包括被配置用于执行多种功能的内部逻辑电路系统106、108。每个管芯102、104还包括BIST电路系统110、112。这种BIST电路系统110、112被配置用于生成并接收测试信号，使管芯102、104完全相同，但是为了清晰起见，在本文中所使用的示例中，管芯104将用于测试其与管芯102之间的通信通道。具体地，BIST电路系统110(“发射电路系统”)被配置用于生成测试信号，所述测试信号经由导电凸块12被传输至内插件10，并且BIST电路系统112(“捕获电路系统”)被配置用于作为响应从导电凸块16接收信号。内插件10包括导电互连14(例如，迹线和过孔)，所述导电互连提供多个通信通道以用于路由管芯102、104在凸块12和16之间发送和接收的信号。
发射电路系统110包括伪随机二进制序列(“PRBS”)发生器111，并且捕获电路系统112包括PRBS校验器113。PRBS是二进制序列，所述二进制序列当使用确定性算法生成时展现类似于真正随机序列(如噪声)的统计学特性。如此，PRBS足够鲁棒以用于测试目的，但是为确定性的从而使得由发生器111生成的PRBS可以在给定同一初始条件的情况下由校验器113重新产生。具体地，PRBS由PRBS发生器111生成，通过通道14传输并由捕获电路系统112接收。第二PRBS由PRBS校验器113产生，所述PRBS校验器与PRBS发生器111使用相同的初始条件。如果捕获电路系统112接收的PRBS匹配PRBS校验器113产生的PRBS，则通道没有错误。如果捕获电路系统112接收的PRBS不匹配PRBS校验器113产生的PRBS，则如以下讨论的标识引起不匹配的每个特定通道。图2A和图2B分别展示了串联和并联PRBS发生器。
图2A展示了串联PRBS发生器200连同输出表206，所述串联PRBS发生器充当具有线性反馈功能的移位寄存器，所述线性反馈功能使移位寄存器在重复之前输出具有某一长度的PRBS。发生器200包括用作移位寄存器的存储器元件的触发器202以及用作用于实施反馈的加法器的异或门204。尽管反馈功能被展示为异或门204，但是在其他实施例中，使用一个或多个其他逻辑门，例如，与门、或非门、或门、与非门等。
如所展示的，发生器200在重复之前生成127位长的PRBS，但是在各个实施例中，可以通过调节移位寄存器的长度和反馈功能来生成任何合适长度的PRBS。如输出表206中所示出的，在第一时钟周期期间，触发器202产生127位PRBS的位1、2、3、4、5、6和7。在第二时钟周期期间，触发器202产生位2、3、4、5、6、7和8等等。
在公开文献中可以发现其他PRBS发生器实施方式，并且其也将是合适的。例如，图2B展示了并联PRBS发生器250，所述并联PRBS发生器使用触发器252作为存储器元件并且使用异或门254作为加法器。图2B还示出了相应转移矩阵258。在其他并联发生器实施例中，使用其他逻辑门，例如，与门、或非门、或门、与非门等。并联PRBS发生器可以并行地产生若干经移位的序列，并且使用转移矩阵T 258来表示电路是方便的，所述转移矩阵表示数据如何在发生器250的存储器元件之间转移。如果U(j)是表示n级PRBS发生器在第j个时钟周期处的状态(所述状态存储在每个存储器元件中)的n×1二进制位向量，则T 258是可以用于发现发生器在下一个时钟周期处的状态的n×n矩阵。T 258的列与存储在PRBS发生器250的级中的数据相对应。T 258的行与级之间存在的连接相对应。为了清晰起见，已经示出了少量的行、列、门和触发器。在实践中，期望将采用多于五个存储器元件。PRBS发生器250包括用于生成鲁棒PRBS以便在测试系统(如图3的测试系统)中使用的适当数量的元件。
图3是用于使用PRBS来标识包含错误的特定互连或通道的系统300的框图。系统300包括第一管芯306，所述第一管芯包括如以上所描述的PRBS发生器310，所述PRBS发生器在并行通道318上输出测试信号。系统300还包括第二管芯308，所述第二管芯包括将所述测试信号的至少一部分与参考信号进行比较以标识与错误相关联的特定通道318的PRBS校验器312。参考信号可以包括由与PRBS发生器310分离的PRBS校验器312产生的PRBS。第一管芯306和第二管芯308耦合至内插件304，所述内插件耦合至PCB 302。内插件304包括导电互连318(例如，迹线和过孔)，所述导电互连提供用于路由管芯102、104发送和接收的信号的通信通道。
测试信号包括由所述PRBS发生器310生成并且并行传输的n位PRBS，每通道318有一位，其中，n是二的次幂。当n是二的次幂时，可以抽取PRBS，从而使得并行传输结构导致同一PRBS出现在每个通道318上，除了相对于其他通道318相移的之外。因此，通过一次选择一个互连来有效地抽取测试信号。具体地，抽取被定义为通过取{ak}的每个第n位而从PRBS{ak}中形成序列{ank}，其中，n是正整数。对任何PRBS的抽取形成另一个PRBS。然而，当n是2的次幂时，以n进行抽取不改变PRBS中位的顺序，如从http://www.eecg.toronto.edu/～sorinv/theses/laskin_MASc_thesis.pdf处检索的、由拉斯金(Laskin)，E.(2006)，On-Chip Self-Test Circuit Blocks for High-Speed Applications(用于高速应用的片上自测试电路块)(论文)所证明的，所述论文通过引用结合在此。也就是说，如果{ak}是PRBS，则{ank}以与{ak}相差至多某个相移，其中，n＝1，2，4，8，……。抽取器314从每个通道形成这种{ank}序列。具体地，第二管芯308包括抽取器314，所述抽取器针对每个通道318形成一个字。通过选择由PRBS发生器310生成的PRBS的每个第n位作为字的一位来形成每个字。如此，每个字的第一选择的位基于待校验的通道318而被确定，并且选择随后位，因为它们针对所述通道与之前所选的位相距n位。例如，抽取器314使用通道D0形成字；字的第一位是PRBS的第一位，字的第二位是PRBS的第n+1位，字的第三位是PRBS的第2n+1位，以此类推。抽取器还使用通道D1形成字；所述字的第一位是PRBS的第二位，所述字的第二位是PRBS的第n+2位，所述字的第三位是PRBS的第2n+2位，以此类推。以此方式，使用每个通道形成字，并且所述字中的每个字是由PRBS发生器310生成的PRBS的相移。在至少一个实施例中，每个通道的字也长为n位。在另一个实施例中，每个通道的字与由PRBS发生器310生成的PRBS一样长。在一些设想的实施例中，字长等于PRBS发生器中的存储器元件的数量，以便促进字与PRBS发生器状态的按位比较。在各个实施例中，字长可被定制为像错误标识所必需的那样长或那样短。
抽取器314包括耦合至并行通道318的复用器320，所述复用器形成这种字并且输出在任何一个所选通道318上依次接收的位。抽取器314还包括耦合至所述复用器320和所述PRBS校验器312的串并行转换器316，所述串并行转换器从所述复用器320接收串行位并且将所述位并行输出到所述PRBS校验器312。具体地，通道选择信号使复用器320能够将特定字从一个通道318发送到转换器316。在由转换器316并行化之后，针对由PRBS校验器产生的PRBS对字进行校验。在各个实施例中，如果字匹配PRBS的所有或部分，则通道没有错误。在各个实施例中，如果字不匹配PRBS的所有或部分，则特定通道被标识为具有错误。类似地，可以校验每个通道的错误。以此方式，特别关于特定通道而不是一般关于一组通道来标识错误的位置。由PRBS校验器312生成的同一PRBS可以用于校验每个通道318的错误，因为每个通道提供同一PRBS的所有或部分，其相对于其他通道仅发生相移。
图4展示了一种使用PRBS标识与错误相关联的特定通道的方法400。在402处，PRBS发生器生成测试信号，所述测试信号包括PRBS或PRBS的一部分。在404处，发射电路系统在并行通道(如位于内插件上的并行通道)上传输测试信号。在406处，捕获电路系统抽取测试信号。例如，捕获电路系统可以针对每个通道从PRBS中形成n位字，所述n位字的第一选择的位基于所述待校验的通道而被确定，其中，n是二的次幂。
在408处，捕获电路系统将测试信号的至少一部分(例如，从一个或多个通道中形成的一个或多个字)与由PRBS校验器产生的参考信号(例如，与由PRBS发生器生成的PRBS分开但是根据同一初始条件产生的PRBS)进行比较。基于一个或多个字与分开产生的PRBS的部分或所有之间的不匹配，在410处，捕获电路系统标识与错误相关联的一个或多个特定通道。对特定通道的这种标识是比定位一般问题区域更便宜且更有效的测试方法。
在一些方面，根据以下示例中的一个或多个示例提供用于标识通道错误的系统、器件和方法：
示例1：一种器件，包括第一管芯，所述第一管芯包括PRBS发生器，所述PRBS发生器在并行通道上输出测试信号。所述器件进一步包括第二管芯，所述第二管芯包括PRBS校验器，所述PRBS校验器将所述测试信号的至少一部分与参考信号进行比较以标识与错误相关联的特定通道。
示例2：一种方法，包括生成测试信号，所述测试信号包括PRBS的至少一部分。所述方法进一步包括在并行通道上传输所述测试信号。所述方法进一步包括将所述测试信号的至少一部分与参考信号进行比较。所述方法进一步包括基于所述比较来标识与错误相关联的特定通道。
示例3：一种2.5维集成电路，包括第一管芯，所述第一管芯包括PRBS发生器，所述PRBS发生器在并行通道上输出测试信号。所述集成电路进一步包括第二管芯，所述第二管芯包括PRBS校验器，所述PRBS校验器将所述测试信号的至少一部分与参考信号进行比较以标识与错误相关联的特定通道。所述集成电路进一步包括内插件，所述内插件耦合至印刷电路板，所述内插件耦合至所述第一和第二管芯，所述内插件包括所述并行通道。
以下特征可以合并到以上所描述的各个实施例中，这种特征单独或与其他特征中的一个或多个特征结合地合并。所述测试信号可以包括由所述PRBS发生器生成并且并行输出的n位PRBS，每通道有一位，其中，n是二的次幂。所述第二管芯可以包括向所述PRBS校验器输出n位字的抽取器，所述n位字通过选择由所述PRBS发生器生成的PRBS的每个第n位作为所述n位字中的一位而形成，所述n位字的第一被选择的位基于所述待校验的通道而被确定，其中，n是二的次幂。所述第二管芯可以包括抽取器，所述抽取器包括耦合至所述并行通道的复用器，所述复用器输出在任何一个所选通道上依次接收的n位，其中，n是二的次幂。所述抽取器可以包括耦合至所述复用器和所述PRBS校验器的串并行转换器，所述串并行转换器从所述复用器接收n个串行位并且并行地将所述n位输出到所述PRBS校验器。所述参考信号可以包括由与PRBS发生器分离的PRBS校验器生成的PRBS。由所述PRBS校验器生成的同一PRBS可以用于对每个通道校验错误。所述器件可以包括耦合至所述第一管芯和所述第二管芯的内插件，所述内插件包括所述并行通道。所述方法可以包括抽取所述测试信号。抽取所述信号可以包括形成n位字作为所述n位字中的一位，所述n位字的第一被选择的位基于所述待校验的通道而被确定，其中，n是二的次幂。将所述测试信号与所述参考信号进行比较可以包括将所述n位字同与所述测试信号分开生成的PRBS进行比较。所述参考信号可以包括与所述测试信号分开生成的PRBS。将所述测试信号与所述参考信号进行比较可以包括将所述分开生成的PRBS与每通道的一个n位字进行比较。
对本领域技术人员来说，一旦完全理解了上述公开，那么众多其他修改方案、等效物和替代方案将变得显而易见。旨在将以下权利要求书解释为在适用情况下涵盖所有这种修改方案、等效物和替代方案。

Claims (12)

1.一种用于标识通道错误的器件，所述器件包括：
第一管芯，所述第一管芯包括伪随机二进制序列PRBS发生器，所述PRBS发生器在并行通道上输出测试信号，所述测试信号包括由所述PRBS发生器生成并且被并行地输出的n位PRBS，每通道有一位，其中，n是二的次幂；以及
第二管芯，所述第二管芯包括PRBS校验器，所述PRBS校验器将所述测试信号的至少一部分与参考信号进行比较以标识与错误相关联的特定通道，
其中，所述参考信号包括由与所述PRBS发生器分离的所述PRBS校验器生成的第二PRBS，所述PRBS校验器与所述PRBS发生器使用相同的初始条件，且由所述PRBS校验器生成的同一第二PRBS用于对每个通道校验错误。
2.如权利要求1所述的器件，其中，所述第二管芯包括抽取器，所述抽取器向所述PRBS校验器输出n位字，所述n位字通过选择由所述PRBS发生器生成的PRBS的每个第n位作为所述n位字中的一位而形成，所述n位字的第一被选择的位基于待校验的通道而被确定，其中，n是二的次幂。
3.如权利要求1所述的器件，其中，所述第二管芯包括抽取器，所述抽取器包括耦合至所述并行通道的复用器，所述复用器输出在任何一个所选通道上依次接收的n位，其中，n是二的次幂。
4.如权利要求3所述的器件，其中，所述抽取器包括耦合至所述复用器和所述PRBS校验器的串并行转换器，所述串并行转换器从所述复用器接收n个串行位并且并行地将所述n位输出到所述PRBS校验器。
5.如权利要求1所述的器件，进一步包括耦合至所述第一管芯和所述第二管芯的内插件，所述内插件包括所述并行通道。
6.一种用于标识通道错误的方法，所述方法包括：
生成测试信号，所述测试信号包括伪随机二进制序列PRBS的至少一部分；
在并行通道上传输所述测试信号，所述测试信号包括n位PRBS并且被并行地传输，每通道有一位，其中，n是二的次幂；
将所述测试信号的至少一部分与参考信号进行比较；以及
基于所述比较来标识与错误相关联的特定通道，
其中，所述参考信号包括与所述测试信号分开生成的第二PRBS，且其中，所述n位PRBS与所述第二PRBS使用相同的初始条件生成，且将所述测试信号与所述参考信号进行比较包括：将所述分开生成的第二PRBS与每通道的一个n位字进行比较。
7.如权利要求6所述的方法，进一步包括：在并行通道上传输所述测试信号和将所述测试信号的至少一部分与参考信号进行比较之间抽取所述测试信号，其中，抽取所述信号包括通过在待校验的通道上依次接收n位且并行提供所述n位来形成n位字，其中，n是二的次幂。
8.如权利要求7所述的方法，其中，将所述测试信号与所述参考信号进行比较包括：将所述n位字同与所述测试信号分开生成的第二PRBS进行比较。
9.一种2.5维集成电路，包括：
第一管芯，所述第一管芯包括伪随机二进制序列PRBS发生器，所述PRBS发生器在并行通道上输出测试信号，所述测试信号包括由所述PRBS发生器生成并且并行输出的n位PRBS，每通道有一位，其中，n是二的次幂；
第二管芯，所述第二管芯包括PRBS校验器，所述PRBS校验器将所述测试信号的至少一部分与参考信号进行比较以标识与错误相关联的特定通道的；以及
内插件，所述内插件耦合至印刷电路板，所述内插件耦合至所述第一和第二管芯，所述内插件包括所述并行通道，
其中，所述参考信号包括由与所述PRBS发生器分离的所述PRBS校验器生成的第二PRBS，所述PRBS校验器与所述PRBS发生器使用相同的初始条件，且由所述PRBS校验器生成的同一第二PRBS用于对每个通道校验错误。
10.如权利要求9所述的集成电路，其中，所述第二管芯包括抽取器，所述抽取器向所述PRBS校验器输出n位字，所述n位字通过选择由所述PRBS发生器生成的PRBS的每个第n位作为所述n位字中的一位而形成，所述n位字的第一被选择的位基于待校验的通道而被确定，其中，n是二的次幂。
11.如权利要求9所述的集成电路，其中，所述第二管芯包括抽取器，所述抽取器包括耦合至所述并行通道的复用器，所述复用器输出在任何一个所选通道上依次接收的n位，其中，n是二的次幂。
12.如权利要求11所述的集成电路，其中，所述抽取器包括耦合至所述复用器和所述PRBS校验器的串并行转换器，所述串并行转换器从所述复用器接收n个串行位并且并行地将所述n位输出到所述PRBS校验器。
CN201710666379.3A 2017-08-07 2017-08-07 用于标识通道错误的器件、方法和集成电路 Active CN109387765B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710666379.3A CN109387765B (zh) 2017-08-07 2017-08-07 用于标识通道错误的器件、方法和集成电路
US16/044,065 US10605860B2 (en) 2017-08-07 2018-07-24 Identifying lane errors using a pseudo-random binary sequence

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710666379.3A CN109387765B (zh) 2017-08-07 2017-08-07 用于标识通道错误的器件、方法和集成电路

Publications (2)

Publication Number Publication Date
CN109387765A CN109387765A (zh) 2019-02-26
CN109387765B true CN109387765B (zh) 2021-12-21

Family

ID=65231452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710666379.3A Active CN109387765B (zh) 2017-08-07 2017-08-07 用于标识通道错误的器件、方法和集成电路

Country Status (2)

Country Link
US (1) US10605860B2 (zh)
CN (1) CN109387765B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110321102B (zh) * 2019-05-09 2021-06-18 苏州浪潮智能科技有限公司 一种prbs码型确定方法、系统及电子设备和存储介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617427A (en) * 1994-10-18 1997-04-01 Matsushita Electcric Industrial Co., Ltd. Method for generating test sequences for detecting faults in target scan logical blocks
CN1642118A (zh) * 2004-01-12 2005-07-20 安捷伦科技有限公司 具有自播种测试功能的多功能样式发生器和比较器
CN101213520A (zh) * 2005-05-05 2008-07-02 赛普雷斯半导体公司 并行输入/输出自测试电路和方法
CN101485146A (zh) * 2006-07-06 2009-07-15 爱德万测试株式会社 基于高速串行纵横开关的回送模块
US7822110B1 (en) * 2005-10-04 2010-10-26 Oracle America, Inc. Eye diagram determination during system operation
CN102340362A (zh) * 2010-06-04 2012-02-01 瑞萨电子株式会社 通信测试电路、电子器件、接收电路、发送电路和晶片
CN102664765A (zh) * 2012-04-01 2012-09-12 Ut斯达康通讯有限公司 Ptn仿真业务中伪随机序列自收发测试系统及方法
CN103460365A (zh) * 2011-04-13 2013-12-18 泰拉丁公司 用六边形模块构造的探针卡插入件
CN104737508A (zh) * 2012-10-25 2015-06-24 德州仪器公司 用于收发器的灵活prbs架构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6816992B2 (en) * 2001-02-28 2004-11-09 Tektronix, Inc. Test generator having a poisson distribution error signal
US6961317B2 (en) * 2001-09-28 2005-11-01 Agilent Technologies, Inc. Identifying and synchronizing permuted channels in a parallel channel bit error rate tester
US7093172B2 (en) * 2002-08-07 2006-08-15 Broadcom Corporation System and method for determining on-chip bit error rate (BER) in a communication system
US7219113B2 (en) * 2003-09-26 2007-05-15 International Business Machines Corporation Pseudo-random binary sequence checker with automatic synchronization
US7995679B2 (en) * 2004-04-27 2011-08-09 Broadcom Corporation Method and system for charge sensing with variable gain, offset compensation, and demodulation
US7477100B2 (en) * 2004-04-27 2009-01-13 Broadcom Corporation Method and system for single ended to differential ended demodulation
CN101843019A (zh) * 2007-09-14 2010-09-22 西姆特科有限公司 高速串行器、相关组件、系统和方法
US8514955B2 (en) * 2009-03-24 2013-08-20 Megachips Corporation Communication system, data transmitter, and data receiver capable of detecting incorrect receipt of data
US8832511B2 (en) 2011-08-15 2014-09-09 Taiwan Semiconductor Manufacturing Co., Ltd. Built-in self-test for interposer
US20140241727A1 (en) * 2013-02-27 2014-08-28 Hock Gin Lim Communication between transceivers using in-band subcarrier tones

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617427A (en) * 1994-10-18 1997-04-01 Matsushita Electcric Industrial Co., Ltd. Method for generating test sequences for detecting faults in target scan logical blocks
CN1642118A (zh) * 2004-01-12 2005-07-20 安捷伦科技有限公司 具有自播种测试功能的多功能样式发生器和比较器
CN101213520A (zh) * 2005-05-05 2008-07-02 赛普雷斯半导体公司 并行输入/输出自测试电路和方法
US7822110B1 (en) * 2005-10-04 2010-10-26 Oracle America, Inc. Eye diagram determination during system operation
CN101485146A (zh) * 2006-07-06 2009-07-15 爱德万测试株式会社 基于高速串行纵横开关的回送模块
CN102340362A (zh) * 2010-06-04 2012-02-01 瑞萨电子株式会社 通信测试电路、电子器件、接收电路、发送电路和晶片
CN103460365A (zh) * 2011-04-13 2013-12-18 泰拉丁公司 用六边形模块构造的探针卡插入件
CN102664765A (zh) * 2012-04-01 2012-09-12 Ut斯达康通讯有限公司 Ptn仿真业务中伪随机序列自收发测试系统及方法
CN104737508A (zh) * 2012-10-25 2015-06-24 德州仪器公司 用于收发器的灵活prbs架构

Also Published As

Publication number Publication date
US20190041455A1 (en) 2019-02-07
US10605860B2 (en) 2020-03-31
CN109387765A (zh) 2019-02-26

Similar Documents

Publication Publication Date Title
US8832511B2 (en) Built-in self-test for interposer
US7882465B2 (en) FPGA and method and system for configuring and debugging a FPGA
US7272756B2 (en) Exploitive test pattern apparatus and method
US8914695B2 (en) synthesizing circular decompressors
JP5536298B2 (ja) オフセット・テスト・パターン装置および方法
Gupta et al. UART realization with BIST architecture using VHDL
Pomeranz Computation of seeds for LFSR-based diagnostic test generation
US20200349988A1 (en) Data transmission code and interface
CN109387765B (zh) 用于标识通道错误的器件、方法和集成电路
US8527822B2 (en) System and method for single terminal boundary scan
CN111183517B (zh) 具有中介层的并行prbs测试的ic裸片
US8037377B1 (en) Techniques for performing built-in self-test of receiver channel having a serializer
US6883151B2 (en) Method and device for IC identification
CN116324439A (zh) 基于高速功能协议的测试和调试
US9726722B1 (en) Systems and methods for automatic test pattern generation for integrated circuit technologies
US20240055067A1 (en) Semiconductor chip and sequence checking circuit
CN109670343A (zh) 随机数产生系统及其随机数产生方法
CN115097288A (zh) 一种dft复位电路、复位装置以及复位方法
Limones-Mora Test Modules Design for a SerDes Chip in 130 nm CMOS technology
Ali et al. Test processor chip design with complete simulation result including reseeding technique
KR100735567B1 (ko) 반도체 장치의 입출력 테스트 방법 및 장치
JP3244125B2 (ja) 時分割インタフェース回路および電子部品試験装置
Lim et al. A Hybrid Test Scheme for Automotive IC in Multisite Testing
Li Digital testing with multi-valued logic signals
KR102011139B1 (ko) 시스템 온 칩의 초기화 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant